JP2019096902A - 半導体部品を製造するための方法および半導体部品 - Google Patents

Abstract

【課題】１つまたは複数の半導体部品を製造するための著しく柔軟性に富む方法を特定し、さらに、単純かつコスト効率的に製造可能な半導体部品を提供する。【解決手段】第１の半導体層２１と第２の半導体層２２と活性領域２３とを有する半導体積層体が基板上に設けられ、第１および第２の半導体層を電気的に接触させるための接触構造が形成され、半導体積層体に補助基板１４が設けられることにより、半導体積層体が補助基板と基板の間に配置され、基板が半導体積層体から取り外され、半導体積層体は、半導体本体を隔てるトレンチ２０を形成することによって複数の半導体本体へと構造化され、トレンチおよび半導体本体の垂直面を覆うように固着層８が形成され、トレンチを覆う領域の固着層を構造化することとで複数のテザー８３が形成され、テザーが補助基板から切り離されるような形で、スタンプ８２によって選択的に拾い上げられる。【選択図】図１３

Description

本発明は、半導体部品を製造するための方法、および半導体部品に関する。

ＬＥＤを用いたエリア照明には、多数の小型ＬＥＤを支持体にダイボンディングすることが必要となる。標準的なＬＥＤ製造方法を利用し、標準的なダイボンディング技法を利用した場合、このことに長い時間と多くの費用が費やされる。

本発明の目的は、１つまたは複数の半導体部品を製造するための著しく柔軟性に富む方法を特定し、さらに、単純かつコスト効率的に製造可能な半導体部品を特定することである。

この目的は、独立請求項の主題によって達成される。従属請求項は、さらなる構成や発展に関するものである。

１つまたは複数の半導体部品を製造する方法の一実施形態では、基板が用意される。基板は、パターンを形成することも、平坦にすることも可能である。例えば、基板は、放射透過性、特に、透明なものとなる。基板は、例えば、この場合は特に、サファイアまたはシリコンで構成されるかサファイアまたはシリコンを含有し得る、成長基板となる。

半導体部品を製造する方法の少なくとも一実施形態によれば、第１の半導体層と、第２の半導体層と、活性領域とを有する半導体積層体が、基板上に、例えばエピタキシャル成長させるなどして設けられる。

半導体積層体は、基板に面する第１の主表面と、基板とは反対側を向く第２の主表面とを有する。第１の主表面は、例えば、基板の表面に面する。第１および第２の主表面は、特に、半導体積層体を垂直方向に区切るものとなる。垂直方向とは、活性領域の主延在平面に対して横断方向に、例えば鉛直に進む方向を意味するものと理解される。横方向とは、活性領域の主延在平面に対し、平行に進む方向である。特に、横方向と垂直方向は、互いに直角の関係となる。

例えば、第１の半導体層はｎ伝導層として形成され、第２の半導体層はｐ伝導層として形成される。この逆とすることも可能である。活性領域は、例えば、第１の半導体層と第２の半導体層との間に配置される。特に、活性領域は、半導体部品の動作中に電磁放射を発生させるか検出するために設けられる、ｐｎ接合域となる。

半導体積層体は、例えば、第１３族から少なくとも１つの元素（例えば、Ａｌ、Ｇａ、Ｉｎなど）、および第１５族から少なくとも１つの元素（例えば、Ｎ、Ｐ、Ａｓなど）を含む、ＩＩＩ−Ｖ族化合物半導体材料系となる。特に、「ＩＩＩ−Ｖ族化合物半導体材料」という用語は、例えば窒化物化合物半導体やリン化物化合物半導体など、第１３族の少なくとも１つの元素と第１５族の少なくとも１つの元素とを含有する二元化合物、三元化合物、および四元化合物から成る群を包含するものである。ｎ伝導層およびｐ伝導層は、それぞれ、半導体材料を適切にドープすることによって製造可能である。半導体積層体は、ＩＩ−ＶＩ族化合物半導体材料系とすることもできる。

方法の少なくとも一実施形態によれば、少なくとも第１の接触域と、第２の接触域と、バイアとを備える接触構造が、第２の主表面側に形成される。バイアは、例えば、第１の接触域に電気的に接続される。第１の半導体層と電気的に接触するために、バイアは、第２の主表面から、第２の半導体層および活性領域を貫通するように延び、第１の半導体層にまで達し得る。バイアは、第１の半導体層を貫通して延びてもよい。第２の接触域は、例えば、第２の半導体層に電気的に接続される。

特に、バイアは、半導体積層体に形成された凹部の垂直面を覆う。横方向において、凹部は、半導体積層体により、例えば完全に囲繞される。凹部は、第２の半導体層および活性領域を貫通して延び、第１の半導体層にまで達し、および／または第１の半導体層を貫通してもよい。凹部は、エッチング法（例えば、ドライエッチング法）によって形成され得る。複数の凹部と複数のバイアが形成されてよい。

方法の少なくとも一実施形態によれば、半導体積層体が、基板から離れた側にパターンを形成されることにより、基板から離れた、半導体積層体のパターン形成された第２の主表面が形成される。第２の主表面は、複数のマイクロプリズムを備え得る。特に、第２の主表面は、接触構造を形成するステップの前に（例えば、接触構造の第１の接触域と第２の接触域を形成する前に）パターン形成される。

方法の少なくとも一実施形態によれば、パターン形成された第２の主表面の上に、ミラー層が設けられる。ミラー層は、特に、少なくとも所々において、パターン形成された第２の主表面を再現する。半導体積層体の第１の主表面が、放射出口領域として形成されてよい。第２の主表面方向に放出された放射を、ミラー層により、第１の主表面に向けて反射させることができる。

方法の少なくとも一実施形態によれば、半導体積層体に補助基板が設けられることにより、半導体積層体が、補助基板と基板の間に配置される。接触構造の第１の接触域および第２の接触域は、特に、補助基板と半導体積層体との間に完全に配置される。補助基板は、ポリマを含み得る。ポリマは、その温度依存性のため、一時的な接合処理に特に適している。

補助基板は、接続層により、半導体積層体に機械的に固定（特に、一時的に接合）され得る。例えば、接続層は、スピンコーティング法によって半導体積層体に塗布することのできる、接合材を含む。例えば、接続層は、補助基板を半導体積層体に一時的に接合する、スピンオン接合材を含有する。このとき、接続層は、補助基板を半導体積層体から適時に解放することが可能となる。接続層は、例えば、温度依存性の粘着力を有する熱分解性のスピンオン接合材を含む。接続層には、他の好適な材料を使用することも可能である。例えば、接続層は、フォトレジスト材料から形成されてよい。フォトレジスト材料を使用することにより、接続層は、例えばフォトリソグラフィ工程により、単純な方法で溶解させることができる。

方法の少なくとも一実施形態によれば、基板が、半導体積層体から取り外される。特に、補助基板が、基板の取り外し処理の前に設けられる。凹部とバイア、または複数の凹部とバイアが、基板の取り外し前または取り外し後に形成され得る。

方法の少なくとも一実施形態によれば、半導体積層体が、複数の半導体本体へと構造化される。半導体積層体は、例えば、半導体本体を横方向に隔てる少なくとも１つまたは複数のトレンチを形成することにより、複数の半導体本体へと分割され得る。半導体積層体の構造化は、例えば、メサトレンチまたは複数のトレンチを形成するためのエッチングおよび／またはレーザ分離法によって進めることができる。トレンチは、第１の主表面から、半導体積層体を貫通して接続層にまで延びても、接続層を貫通して補助基板にまで延びてもよい。一例として、トレンチまたは複数のトレンチは、補助基板が部分的に露出するように形成される。半導体積層体を構造化した後、補助基板上に配置された半導体本体は、特に、互いに電気的に絶縁される。半導体積層体を複数の半導体本体へと構造化するステップは、補助基板を半導体積層体に固定する処理の前に行うことも可能である。

方法の少なくとも一実施形態によれば、半導体積層体が、パターン形成されていない（例えば、平坦または平面な）基板表面上に設けられることにより、初めは、半導体積層体の第１の主表面がパターンのないものとなり得る。基板の取り外し後、半導体本体の第１の主表面を、例えば、エッチング法によってパターン形成することができる。半導体積層体を複数の半導体本体へと構造化、および半導体本体の第１の主表面のパターン形成は、共通の処理ステップで実現することも、直に続く２つのステップで実現することも可能である。一方、基板にはパターン表面を設けることができ、その基板のパターン表面上に半導体積層体を設けることができる。半導体積層体の第１の主表面は、特に、基板を取り外す前にパターン形成される。例えば、第１の主表面は、基板のパターン表面を再現する。

方法の少なくとも一実施形態によれば、固着層が、構造化された半導体積層体の上に設けられる。このとき、固着層は、トレンチまたは複数のトレンチ、および半導体本体の垂直面を覆う。特に、固着層は、補助基板と直接物理的に接触する。固着層は、例えば、酸化ケイ素または窒化ケイ素などのシリコンを含有する誘電層とすることができる。固着層は、例えば、化学的または物理的な蒸着など、スパッタリングまたはコーティングによって半導体本体に設けることができる。固着層は、フォトレジスト層によって形成されてもよい。フォトレジスト材料を使用することにより、固着層は、例えばフォトリソグラフィ工程により、単純な仕方で構造化することができる。

方法の少なくとも一実施形態によれば、複数のテザーが、トレンチを覆う領域において固着層を構造化することによって形成される。特に、テザーが、トレンチまたは複数のトレンチ内に形成される。この場合、テザーは、平面視において、半導体本体の活性領域から横方向に配置される。テザーまたは複数のテザーは、固着層をエッチングすることによって形成され得る。フォトレジスト材料を含有する複数のテザーを形成するために、フォトリソグラフィ工程を利用することができる。

方法の少なくとも一実施形態によれば、固着層が構造化されることにより、異なる半導体本体に付随するテザーが切り離される。トレンチまたは複数のトレンチを覆う領域における固着層を構造化することにより、半導体本体の間に、少なくとも固着バーを形成することも可能である。このとき、半導体本体は、テザーによって固着バーに接続されている。固着バーは、例えば、半導体本体を隔てる少なくとも１つのトレンチに沿って延在する。また、固着バーは、半導体本体から補助基板を取り外すステップの間、半導体本体を定位置に固定する助けとなる。

方法の少なくとも一実施形態によれば、補助基板が、半導体本体から局部的に取り外される。補助基板を半導体本体から局部的に取り外すということは、特に、活性領域または半導体本体によって覆われる補助基板の少なくとも当該領域において、補助基板が半導体本体から切り離されるという意味である。ただし、半導体本体は、例えば、少なくとも部分的に半導体本体から側方に配置されるテザーにより、補助基板に間接的に接続されたままにすることが可能である。補助基板の局部的な取り外しは、補助基板と半導体本体の間の機械的接続を、接続層において溶解させることによって達成することができる。この作業は、例えば、接続層を取り外すか、接続層の接着効果を時間的に変化させることによって行われる。

補助基板の局部的取り外しは、テザーの形成後に進められ得る。半導体本体から補助基板を局部的に取り外すステップの間、および同ステップの後、テザーは、特に、補助基板に直接的または間接的に取り付けられたままとなる。この場合、少なくとも補助基板を局部的に取り外すステップの間、半導体本体を定位置に固定することができる。半導体本体から補助基板を局部的に取り外すステップの後、活性領域または半導体本体によって覆われる補助基板の少なくとも当該領域において、補助基板は半導体本体から切り離されている。ただし、補助基板は、テザーにより、特にテザーによって覆われる補助基板の当該領域において、半導体本体に機械的かつ間接的に接続されることが好ましい。

方法の少なくとも一実施形態によれば、１つの第１の半導体層と、１つの第２の半導体層と、１つの活性領域とを、付随する接触構造と併せ持つ、少なくとも１つの半導体本体が、補助基板からテザーを切り離すことにより、選択的に拾い上げられる。補助基板からのテザーの切り離しは、テザーを機械的に破壊するか、補助基板からテザーを解放または溶解することによって行うことができる。その後、少なくとも１つの半導体本体は、補助基板から完全に切り離され、インターポーザまたは最終ボードなどの支持体に移送される。特にテザーだけで補助基板に機械的に接続されている、半導体本体は、半導体本体の第１の主表面側に取り付けられたスタンプによって選択的に取り外すことができる。補助基板から半導体本体を持ち上げることにより、半導体本体を補助基板に取り付けているテザーを機械的に破壊または解放することができる。それにより、半導体本体は、補助基板から完全に切り離される。補助基板から複数の半導体本体を取り外す作業は、一斉にまたは逐次的に行うこともできる。

各々が半導体本体を有する複数の半導体部品を製造する方法の少なくとも一実施形態によれば、半導体積層体が基板上に設けられ、このとき、半導体積層体は、第１の半導体層と、第２の半導体層と、第１および第２の半導体層の間に配置される活性領域とを備える。第１の半導体層と第２の半導体層を電気的に接触させるための、接触構造が形成される。第１の半導体層を電気的に接触させるために、一例として、接触構造は、第２の半導体層および活性領域を貫通して延びる、少なくとも１つのバイアまたは複数のバイアを備える。半導体積層体は、半導体本体を隔てる少なくとも１つのトレンチまたは複数のトレンチを形成することにより、複数の半導体本体へと構造化される。半導体積層体に補助基板が設けられることにより、半導体積層体が、補助基板と基板の間に配置される。後続のステップでは、基板が、半導体積層体から取り外される。トレンチまたは複数のトレンチおよび半導体本体の垂直面を覆うように、固着層が補助基板の上に設けられる。次のステップでは、トレンチまたは複数のトレンチを覆う領域の固着層を構造化することにより、複数のテザーが形成される。テザーの形成後、補助基板が半導体本体から局部的に取り外されるが、テザーは補助基板に取り付けられたままとなる。次いで、各半導体本体または複数の半導体本体を、補助基板からテザーを切り離すことによって補助基板から選択的に拾い上げることができる。このとき、半導体本体は、１つの第１の半導体層と、１つの第２の半導体層と、１つの活性領域とを、１つの付随する接触構造と併せ持つ。

テザーによる補助基板への結合を利用することにより（このとき、半導体本体に接続されたテザーは、半導体本体同士を隔てるか絶縁する複数のトレンチの形成後に形成される）、各半導体本体を、半導体本体から補助基板を局部的に取り外すステップの間、テザーによって定位置に固定することができる。後続のステップでは、半導体本体を、例えばスタンプにより、補助基板からテザーを破壊するか解放することで選択的に拾い上げることができる。半導体本体は、逐次的に、または多数を一斉に、インターポーザまたは最終ボードなどの支持体に移送することが可能である。

方法の少なくとも一実施形態によれば、半導体部品が、直接接合方法によって形成される。このとき、半導体部品の半導体本体および接触構造を備える本体が、半導体部品の支持体に直接接合される。直接接合とは、本体を支持体に接続する処理が、特に、接着材を一切使用しないことを意味する。

本体は、例えば、第１の接触域と第２の接触域に面する半導体本体側に形成される、絶縁層を備える。本体は、本体を垂直方向に区切る、平らな接続面を持ち得る。この平らな接続面は、表面、特に、第１の接触域と、第２の接触域と、絶縁層とから成る、露出した横面によって形成され得る。

支持体は、第１の接触パッドと、絶縁パッドと、絶縁パッドによって第１の接触パッドから横方向に離間した、第２の接触パッドとを備え得る。支持体は、例えば、表面、特に、第１の接触パッドと、第２の接触パッドと、絶縁パッドとから成る、露出した横面によって形成される、平らな接合面を有することが好ましい。平らな接合面と平らな接続面を直接重ねて、本体と支持体の間に共通の境界面を形成することができる。共通の境界面は、少なくとも局部的に平面である。共通の境界面は、所々において、平らな接合面と平らな接続面が直接接触することのない、穴を備え得る。共通の境界面は、全体的に平面であることが好ましい。特に、共通の境界面には、ステップやエッジが存在しない。

一例として、共通の境界面は、金属と金属の境界面と、絶縁体と絶縁体の境界面と、金属と絶縁体の境界面とによって部分的に形成される。そうすると、半導体部品は、支持体と本体の間の共通の境界面に接着材がなくても済む。このとき、支持体と本体は、特に、共通の境界面において相互に固定される。この場合、第１の接触域および第２の接触域は、それぞれ、第１の接触パッドおよび第２の接触パッドに直接、電気的に接触し得る。直接接合方法を利用することにより、本体と支持体の電気的相互接続は、本体に対する電気的トラックのワイヤボンディングまたはプレーティングなどの追加のステップなしに実現することができる。

直接接合方法において、各々が平らな表面を有する２つの物体は、好適な圧力と好適な温度で重ね合わされ、平らな表面上の原子同士のファンデルワールス相互作用または水素結合によって相互に機械的に接続される。平らな表面とは、特に、微視的平坦に形成された表面を意味するものと理解される。例えば、そのような平らな表面が持つ凹凸は、例えば５０ｎｍよりも小さく、例えば１０ｎｍよりも小さく、とりわけ１ｎｍよりも小さいものである。そのような平らな表面には、エッジがないことが好ましい。特に、この接合技法は、接着材またははんだ材などの接合材を全く使用する必要がない。このようにするのではなく、支持体および本体を、接合材を用いる代替的な方法によって相互接続することも可能である。

方法の少なくとも一実施形態によれば、平らな接合面を平らな表面に直接接合するステップの前に、接合面および接続面は、例えばプラズマ洗浄方法により、表面仕上げされ、平面化される。

半導体部品の少なくとも一実施形態によれば、部品が、本体および支持体を有する。本体は、支持体から離れた第１の主表面と、支持体に面する第２の主表面とを有する半導体本体を備える。半導体本体は、第１の半導体層、第２の半導体層、および第１の半導体層と第２の半導体層の間に配置される、活性領域を備える。本体は、第１の半導体層と電気的に接触するために、第２の主表面から、第２の半導体層および活性領域を貫通して延びるバイアを有する接触構造を備える。接触構造は、バイアに電気的に接続された第１の接触域と、第２の接触域とを、第２の主表面側にさらに備え、このとき、第１の接触域および第２の接触域は、絶縁層によって横方向に離間される。本体は、第１の接触域と、第２の接触域と、絶縁層との表面によって形成される、平らな接続面を備える。支持体は、平らな接合面を備え、この接合面が本体の平らな接続面と直接接触することにより、本体と支持体の間に共通の境界面が形成される。このとき、共通の境界面には、接着材が存在しない。共通の境界面は、特に、平らな接続面と平らな接合面とが重なる領域となる。

本体は、共通の境界面において、支持体に機械的に固定されることが好ましい。特に、共通の境界面には、肉眼で見える凹凸またはステップやエッジが存在しない。複数の本体を、単一で共通な支持体上に配置することが可能である。本体は、縦列と横列のある行列の形態で配置されてよい。

そのような半導体部品は、本明細書に記述される、半導体部品の製造方法によって製造することが可能である。したがって、１つまたは複数の半導体部品の製造方法に関連して記述される特徴は、半導体部品に対しても利用することが可能であり、その逆も同様である。

半導体部品の少なくとも一実施形態によれば、第２の主表面は、パターンを形成され、複数のマイクロプリズムを備える。半導体部品は、例えば、第２の主表面と支持体の間に配置され、好ましくは、少なくとも所々において、パターン形成された第２の主表面を再現する、ミラー層を備える。活性領域は、例えば、半導体部品の動作中に電磁放射を発生させるように構成される。電磁放射は、第１の主表面において、半導体部品から結合が解かれてよい。光出力結合の効率は、パターン形成されたミラー層によって改善され得る。なぜなら、パターン形成されたミラー層が電磁放射を様々な方向で第１の主表面に目がけて反射させる結果、第１の主表面における全内部反射による悪影響が抑えられるためである。

部品の少なくとも一実施形態によれば、支持体は、接合面から離れた背面を有する。このとき、垂直方向において、第１の接触パッドおよび第２の接触パッドが、接合面から、特に、支持体を貫通して背面にまで延びる。部品は、背面の上の第１および第２の接触パッドを通じて、外部電源へと電気的に接触させることが可能である。

部品の少なくとも一実施形態によれば、蛍光体粒子および／または散乱粒子が、第１の主表面を覆う層に埋め込まれる。蛍光体粒子は、活性領域によって放出された電磁放射を吸収し、蛍光体粒子が吸収した電磁放射よりもピーク波長が長い電磁放射を再放出することができる。その結果、部品は、合計した白色光を放出することが可能となる。

本明細書に記述される方法、および本明細書に記述される半導体部品について、例示的な実施形態と関連図面を参照しながら、以下でより詳細に説明する。

複数の半導体部品を製造する方法の、異なる段階における概略断面図である。 複数の半導体部品を製造する方法の、異なる段階における概略断面図である。 複数の半導体部品を製造する方法の、異なる段階における概略断面図である。 複数の半導体部品を製造する方法の、異なる段階における概略断面図である。 複数の半導体部品を製造する方法の、異なる段階における概略断面図である。 複数の半導体部品を製造する方法の、異なる段階における概略断面図である。 複数の半導体部品を製造する方法の、異なる段階における概略断面図である。 複数の半導体部品を製造する方法の、異なる段階における概略断面図である。 複数の半導体部品を製造する方法の、異なる段階における概略断面図である。 複数の半導体部品を製造する方法の、異なる段階における概略断面図である。 複数の半導体部品を製造する方法の、異なる段階における概略断面図である。 複数の半導体部品を製造する方法の、異なる段階における概略断面図である。 複数の半導体部品を製造する方法の、異なる段階における概略断面図である。 複数の半導体部品を製造する方法の、異なる段階における概略断面図である。 複数の半導体部品を製造する方法の、異なる段階における概略断面図である。 複数の半導体部品を製造する方法の、異なる段階における概略断面図である。 複数の半導体部品を製造する方法の、異なる段階における概略断面図である。 半導体部品の例示的な実施形態を示す図である。 半導体部品の例示的な実施形態を示す図である。 複数の半導体部品を製造する方法のさらなる実施形態の様々な方法段階の概略断面図である。 複数の半導体部品を製造する方法のさらなる実施形態の様々な方法段階の概略断面図である。 複数の半導体部品を製造する方法のさらなる実施形態の様々な方法段階の概略断面図である。 複数の半導体部品を製造する方法のさらなる実施形態の様々な方法段階の概略断面図である。 複数の半導体部品を製造する方法のさらなる実施形態の様々な方法段階の概略断面図である。 複数の半導体部品を製造する方法のさらなる実施形態の様々な方法段階の概略断面図である。 複数の半導体部品を製造する方法のさらなる実施形態の様々な方法段階の概略断面図である。 複数の半導体部品を製造する方法のさらなる実施形態の様々な方法段階の概略断面図である。 半導体部品の別の例示的な実施形態を示す図である。

同一または類似の要素、あるいは同様に作用する要素は、各図面において同一の参照番号を付して示す。いずれの場合も図面は概略図であるため、必ずしも縮尺が正しいとは限らない。むしろ、比較的小型な要素、とりわけ層厚については、説明のために過度に拡大して描写している場合がある。

図１では、基板９が用意される。基板９は、平坦な表面９１を有する。基板９は、パターン表面９１を備えることもある。基板９は、例えば、可視、赤外線、および／または紫外線のスペクトル範囲にある電磁放射に関して、放射透過性、特に、透明なものである。あるいは、基板９は、放射不透過性のものとすることができる。基板９は、窒化ガリウム、または炭化ケイ素、またはサファイアを含み得る。基板９は、特に、シリコン基板となる。

半導体積層体２００が、基板９の表面９１の上に設けられる。半導体積層体２００は、第１の半導体層２１、第２の半導体層２２、および第１の半導体層２１と第２の半導体層２２の間に配置される活性領域２３を備える。第１の半導体層２１はｎ伝導層とすることができ、第２の半導体層２２はｐ伝導層とすることができる。この逆とすることも可能である。活性領域２３は、例えば、電磁放射を発生させるように、または電磁放射を電気信号もしくはエネルギに吸収させ変換するように構成される。

半導体積層体２００は、基板９の上にエピタキシャル成長させてよい。半導体積層体２００は、基板９に面する第１の主表面２０１と、基板９から離れた第２の主表面２０２とを有する。半導体積層体２００というエピタキシャル半導体層の品質を向上させるために、基板９は、パターン表面９１を有してもよい。さらに、半導体積層体２００は、第１の主表面２０１が基板９のパターン表面９１を再現できるように、パターン表面９１の上に成長させてもよい。

ミラー層３が、基板９から離れた第２の主表面２０２の上に堆積される。ミラー層３は、互いが横方向に離間した、複数の小領域を備える。特に、ミラー層３は、複数の開口部３０を備える。ミラー層３の各小領域は、例えば、ミラー層３の開口部３０を少なくとも１つは備える、連続したものであってよい。

ミラー層３は、特に、導電性のものとなる。平面視において、ミラー層３は、例えば、同じく導電性である、連絡層４によって覆われる。ミラー層３および／または連絡層４には、アルミニウム、ロジウム、パラジウム、銀、金、またはプラチナなどの金属、またはこれらの元素の合金が含有されてよい。

図２では、例えば、窒化ケイ素層または酸化ケイ素層である誘電層５が、半導体積層体２００の上に設けられる。このとき、誘電層５が、連絡層４と、特に半導体積層体２００とを、完全に覆う。

図３では、複数の凹部２４が、ミラー層３の開口部３０の領域に形成される。垂直方向において、各凹部２４は、誘電層５、第２の半導体層２２、活性領域２３を貫通するように延び、第１の半導体層２１にまで達する。凹部２４は、半導体積層体２００に有底穴を形成する。このとき、横方向において、凹部２４は、半導体積層体２００により、例えば完全に囲繞される。凹部２４は、エッチング法（例えば、ドライエッチング法）によって形成され得る。

凹部２４の形成後、例えば、ＳｉＯ２などの酸化ケイ素層または窒化ケイ素層である不活性化層６１が、凹部２４の垂直面を覆うように形成される。不活性化層６１は、凹部２４および誘電層５を完全に覆うことが可能である。後続のステップにおいて、不活性化層６１は、部分的に除去され得る。不活性化層６１および誘電層５は、異なる誘電材料で構成されることが好ましい。一例として、誘電層５は窒化ケイ素を含有するか主成分とし、不活性化層６１は酸化ケイ素を含有するか主成分とする。

図４では、第１の半導体層２１が凹部２４の領域において露出するように、不活性化層６１が、例えばエッチングによって部分的に除去される。不活性化層６１を部分的に除去することにより、誘電層５も、少なくとも部分的に露出する。次のステップにおいて、誘電層５は、例えばエッチングにより、所々で除去される。その結果、誘電層５は、凹部２４の領域における第１の開口部５１に加え、凹部２４の横方向に配置される複数の第２の開口部５２を備える。第２の開口部５２では、連絡層４などの導電層が、部分的に露出する。

図５では、第１の接触域７１と、第２の接触域７２と、バイア７０とを備える接触構造７が、半導体積層体２００の第２の主表面２０２の側に形成される。第１の接触域７１および第２の接触域７２は横方向に離間しており、このようにすることで、互いが電気的に絶縁する。垂直方向において、第２の接触域７２は、誘電層５の第２の開口部５２を貫通して延びており、ミラー層３および連絡層４により、第２の半導体層２２に電気的に接続される。第１の接触域７１は、凹部２４の外側に堆積され、凹部２４の内部に配置されたバイア７０に電気的に接続される。垂直方向において、バイア７０は、少なくとも第２の主表面２０２から、第２の半導体層２２および活性領域２３を貫通するように延び、第１の半導体層２１にまで達する。凹部２４の中では、横方向において、バイア７０は、凹部２４の垂直面を覆う不活性化層６１により、第２の半導体層２２および活性領域２３から電気的に絶縁される。

図６では、絶縁層６が、半導体積層体２００の第２の主表面２０２の側に形成される。一例として、絶縁層６は、まず接触構造７を完全に覆う。後続のステップにおいて、絶縁層６は、略平坦な、特に、略平面な接続面６７が形成されるように平面化することができる。図６での接続面６７は、例えば、第１の接触域７１および第２の接触域７２の表面と、半導体積層体２００から離れた絶縁層６の表面とによって形成される。換言すれば、平面化が施された後、垂直方向において、絶縁層６の表面は、特に、第１の接触域７１および第２の接触域７２の表面と同一の高さになる。接続面６７において、第１の接触域７１および第２の接触域７２は部分的に露出する。凹部２４と、ミラー層３の小領域間の領域との外側では、接続面６７が平らな接続面として形成されることが好ましい。絶縁層６が凹部２４を完全に埋めてもよい。

図７では、補助基板１４が、接続層１３によって半導体積層体２００に一時的に固定される。その結果、半導体積層体２００は、補助基板１４と基板９の間に配置される。補助基板１４は、ポリマを含み得るか、ポリマ製のものとなる。接続層１３は、スピンコーティング法によって接続面６７に塗布することのできる接合材を含み得る。例えば、接続層１３は、補助基板１４を半導体積層体２００に一時的に接合し、適時に半導体積層体２００から補助基板１４を解放するスピンオン接合材を含有する。接続層１３は、例えば、温度依存性の粘着力を有する熱分解性のスピンオン接合材を含む。一例として、ｗａｆｅｒＢＯＮＤ（登録商標）処理（Ｂｒｅｗｅｒ Ｓｃｉｅｎｃｅ（登録商標））を利用すれば、補助基板１４を半導体積層体２００に一時的に接合し、その後、管理可能な時間を経た後で、補助基板１４が勝手に剥離するようにすることが可能である。

接続層１３には、他の好適な材料を使用することも可能である。例えば、接続層１３は、フォトレジスト材料から形成されてよい。フォトレジスト材料（特に、ポジ型フォトレジスト材料）を使用することにより、接続層１３は、例えばフォトリソグラフィ工程により、単純な方法で溶解させることができる。この場合、補助基板１４は、放射透過性の材料から形成され得る。それにより、フォトレジスト材料を含む接続層１３を、補助基板１４を通過する放射に曝すことが可能となる。補助基板１４の接続層１３から離れた側に、保護層１５が形成されることが好ましい。保護層１５は、例えば放射不透過性であり、接続層１３内のフォトレジスト材料の露出前に除去されてよい。例えば、保護層１５は、Ｋａｐｔｏｎ（登録商標）層となる。

図８では、基板９が、半導体積層体２００から切り離される。この切り離しは、例えば、機械的、化学的、または物理的な処理によってなされてよい。例えば、エッチング（特に、ドライエッチング）、研削、またはレーザ分離処理（レーザリフトオフ処理など）を利用することが可能である。基板除去のために、研削とエッチングを組み合わせて利用してもよい。

図９Ａでは、半導体積層体２００が横方向に構造化されて、複数の半導体本体２となる。横方向に構造化するということは、半導体積層体２００が、互いが横方向に間隔を有する複数の半導体本体２へと分割されることを意味する。メサトレンチ２０、または複数のトレンチ２０が、半導体本体２の間に形成される。垂直方向において、トレンチ２０は、半導体積層体２００を貫通し、接続層１３にまで延びる。トレンチ２０は、エッチング法により（例えば、ドライエッチング法、ウェットエッチング法、またはレーザエッチング法により）、特に、ミラー層３の小領域間の領域において形成され得る。トレンチ２０は、半導体積層体２００から側方に形成されてもよい。半導体積層体２００を複数の半導体本体２へと構造化するステップは、補助基板１４を固定し、基板９を除去する処理の前に行うことも可能である。

図９Ａでは、半導体本体２の第１の主表面２０１にパターンが形成され、その結果、最適な光抽出面２０１となる。トレンチ２０の形成および第１の主表面２０１のパターン形成は、共通の処理ステップで実現することも、直に続く２つのステップで実現することも可能である。とりわけ、トレンチ２０を形成するステップは、半導体積層体２００の第１の主表面２０１にパターンを形成するステップに続くものとなる。

図９Ｂに描かれた製造ステップは、実質的に、図９Ａに描かれた製造ステップに相当するものである。図９Ａと対照的なのは、基板９がパターン表面９１を有しており、その上に半導体積層体２００が設けられるということである。この場合、半導体積層体２００は、パターンが形成された、特に、基板９のパターン表面９１を再現した第１の主表面２０１を備える。基板９を除去し、半導体積層体２００を構造化した後、各半導体本体２は、パターン形成された第１の主表面２０１を備えたものとなる。

図１０では、補助基板１４がトレンチ２０の領域において露出するように、接続層１３が部分的に除去される。トレンチ２０の領域の接続層１３は、例えば、エッチング法やフォトリソグラフィ工程により、溶媒を用いて除去することができる。その結果、保護層１５が部分的または完全に除去され得る。

図１１では、固着層８が、例えばコーティング法により、半導体本体２および補助基板１４の上に設けられる。このとき、固着層８は、半導体本体２の垂直面と、半導体本体２の側方に配置された１つまたは複数のトレンチ２０とを覆う。固着層８は、半導体本体２を補助基板に固定する。固着層８は、補助基板１４と直接物理的に接触することが好ましい。図１１に示すように、固着層８は、半導体本体２の垂直面および／または第１の主表面２０１を完全に覆うことができる。補助基板１４を、半導体本体２に面するパターン表面（図示なし）を持たせて形成することが可能である。この場合、固着層８は、パターンが形成された補助基板１４に侵入することができるため、固着層８が最適な形で補助基板１４に固着される。なぜなら、表面がパターン形成されることによって補助基板１４と固着層８の境界面が拡大されており、かかるパターン表面の接着面積も増大しているからである。

固着層８は、酸化ケイ素もしくは窒化ケイ素などの誘電材料から、またはフォトレジスト材料から形成され得る。例えば、固着層８は、フォトレジスト材料を相当に含むか、フォトレジスト材料から成るものとなる。固着層８は、実質的に、低温（＜２２０℃）の誘電体から形成することや、低温の誘電体およびフォトレジスト材料によって形成することも可能である。

固着層８を設けた後、少なくとも、１つまたは複数のトレンチ２０を覆う領域の固着層８を構造化することにより、複数のテザー８３が形成される。テザー８３は、特に、固着層８の一部を成すものであり、付随する半導体本体２の横方向に配置される。補助基板１４を上面視した際、半導体本体２がテザー８３と一切重なりを持たない場合もある。テザー８３は、半導体本体２を補助基板１４に機械的に固定するように形成される。固着層８を構造化するために、フォトリソグラフィ工程および／またはエッチング処理が利用され得る。

図１１Ａでは、テザー８３を備える固着層８が、補助基板１４を平面視した状態で示されている。各半導体本体２の垂直面は、固着層８によって覆われている。固着層８は、異なる半導体本体２に付随する、横方向に離間した複数の固着層８へと構造化される。各半導体本体２は、その側面に、少なくとも１つまたは複数のテザー８３を備える。固着層８は、異なる半導体本体２に付随するテザー８３が切り離されるような形で、トレンチ２０を覆う領域において構造化される。これにより、個々の半導体本体２を持ち上げる処理が単純化され、隣接する半導体本体２に影響を与えることはなくなる。

図１１Ｂでは、固着層８の別部分として、固着バー８４が、半導体本体２の間に形成される。一例として、固着バー８４は、横方向に沿って半導体本体２の列に沿って延在する。テザー８３は、固着バー８４に接続する。この場合、隣接する半導体本体２は、テザー８３および固着バー８４によって互いが機械的に接続されたものとなり得るため、複数の半導体本体２を、単純かつ安全な方法で同時に持ち上げることが可能となる。

図１２では、補助基板１４が、半導体本体２から局部的に取り外される。しかし、半導体本体２は、テザー８３により、間接的に補助基板１４に接続されたままとなる。補助基板１４の局部的な取り外しは、補助基板１４と半導体本体２との間の機械的接続を、接続層１３において溶解させることによって達成することができる。この作業は、例えば、時間経過による接続層１３の溶媒剥離を利用するか、接続層１３の接着効果を時間的に変化させることによって行われる。接続層１３がフォトレジスト材料から形成される場合、接続層１３は、補助基板１４を透過可能な放射に曝すことによって溶解させることができる。テザー８３を形成するステップおよび補助基板１４を局部的に取り外すステップは、例えばフォトリソグラフィ工程により、共通の処理ステップで実現することが可能である。

図１３では、半導体本体２の第１の主表面２０１側に、スタンプ８２が取り付けられる。１つの第１の半導体層２１と、１つの第２の半導体層２２と、１つの活性領域２３とを、バイア７０を有する付随の接触構造７と併せ持つ半導体本体２は、テザー８３が補助基板１４から切り離されるような形で、スタンプ８２によって選択的に拾い上げられ、補助基板１４から持ち上げられてよい。例えば、テザー８３は、機械的に破壊されるか、補助基板１４から解放される。テザー８３、または少なくともテザー８３の何らかの残余物は、半導体本体２が完全に補助基板１４から取り去られた後も、固着層８がテザー８３、または少なくともテザー８３の何らかの残余物を備えたままとなるような形で、補助基板１４から取り外すことが可能である。複数の半導体本体２を、同時かつ選択的に拾い上げることも可能である。

図１４では、半導体本体２、ミラー層３、連絡層４、誘電層５、絶縁層６、不活性化層６１、および接触構造７を有する本体２１０が、スタンプ８２によって移送され、第１の接触パッド１７１と、絶縁パッド１６によって第１の接触パッド１７１から横方向に離間された第２の接触パッド１７２とを有する支持体１に、機械的に接続される。支持体１は、例えば、第１の接触パッド１７１と、第２の接触パッド１７２と、絶縁パッド１６との表面によって形成される、平らな接合面１０を備える。本体２１０は、少なくとも凹部２４の外側において、第１の接触域７１と、第２の接触域７２と、絶縁層６との表面によって形成される、平らな接続面６７を備える。凹部２４は、絶縁層６で完全に埋められてもよい。接合面１０および接続面６７は、例えばプラズマ洗浄方法により、表面仕上げされ、平面化されてよい。

特に、本体２１０および支持体１は、直接接合方法によって相互に接続される。この場合、接合面１０が接続面６７と直接接触することにより、本体２１０と支持体１の間に共通の境界面が形成される。このとき、共通の境界面は平らな表面であり、接着材は存在しない。共通の境界面は、特に、接続面６７と接合面１０の領域を直接重ねることによって形成される。特に、第１の接触域７１および第２の接触域７２は、それぞれ第１の接触パッド１７１および第２の接触パッド１７２と直接、電気的に接触する。例えば、共通の境界面は、金属と金属の境界面と、絶縁体と絶縁体の境界面と、金属と絶縁体の境界面とによって部分的に形成される（図１５）。これとは対照的に、本体２１０を、接着材を用いる方法によって支持体１に接続することも可能である。

図１５には、本明細書に記述される方法によって製造された、半導体部品１００が示されている。接続面６７と接合面１０が直接重なり合う領域によって形成された共通の境界面において、第１の接触パッド１７１と合わさる第１の接触域７１、および第２の接触パッド１７２と合わさる第２の接触域７２は、いずれの場合も、垂直方向にステップ（すなわち、ジャンプ）を形成する。このことは、各接触域および各接触パッドが単一で共通の製造ステップではなく、異なる製造ステップにおいて形成され、直接接合方法によって相互に接続されることを示唆している。図１５では、固着層８が、半導体部品１００から完全に取り外される。特に、封止層が半導体本体２に設けられてよい。この封止層には、例えば、同封止層のマトリックス材料に埋め込まれた蛍光体粒子および／または散乱粒子が含まれる。固着層８は、放射透過性または放射透明な材料によって形成された場合、取り外す必要のないものとなり、半導体層部品１００の封止層として機能し得る。

図１６は、半導体部品１００の別の例示的な実施形態を示す概略図である。この実施形態は、実質的に、図１５の半導体部品１００の実施形態に相当するものである。図１５の実施形態と対照的なのは、垂直方向において、第１の接触パッド１７１および第２の接触パッド１７２が、接合面１０から支持体１を貫通して基板の背面１０２にまで延びていることである。部品１００は、例えば、背面１０２上の第１および第２の接触パッド１７１および１７２を通じて、外部電源へと電気的に接触させることが可能である。第１の主表面２０１は、放射通過領域１０１として、特に部品の放射出口領域として形成される。放射出口領域は、さらなる層によって保護されてもよい。

図１７Ａから図１７Ｈは、複数の半導体部品１００を製造する方法に関する、いくつかの別のステップを示す図である。

図１７Ａに描かれた製造ステップは、本質的に、図１で説明した製造ステップに相当するものである。対照的なのは、半導体積層体２００には、基板９から離れた側にパターンが形成されており、その結果、半導体積層体２００が有するパターン形成された第２の主表面２０２は、複数のマイクロプリズム２２２を備える形で形成されていることである。また、連絡層４が横方向に離間した複数の小領域を有しており、それらはいずれの場合も、誘電層を貫通して延び、第２の半導体層２２と電気的に接触している。さらに、基板９と半導体層２との間に、中間層９２が形成されている。中間層９２は、エピタキシャル成長させる半導体本体２の品質を向上させることができる。特に、中間層９２は、半導体本体２の半導体層のバンドギャップよりもバンドギャップが低い導電層となる。

図１７Ｂでは、ミラー層３がパターン形成された第２の主表面２０２の上に設けられることにより、少なくとも所々で複数のマイクロプリズム２２２を形成している、パターン形成された第２の主表面２０２を、ミラー層３が再現する。ミラー層３は、連絡層４と電気的に接触する。絶縁層６にもパターンが形成される。

図１７Ｃでは、接触構造７の第１の接触域７１および第２の接触域７２が、基板９から離れた半導体積層体２００の側に形成される。このとき、平らな接続面６７が、第１の接触域７１と、第２の接触域７２と、絶縁層６との表面によって形成される。平らな接続面６７には、その全体にわたって凹凸が存在しない。

図１７Ｄおよび図１７Ｅに描かれた製造ステップは、本質的に、図８から図１０で説明した製造ステップに相当する。対照的なのは、凹部２４およびバイア７０が、基板９の取り外し後に形成されることである。垂直方向において、凹部２４は、第１の主表面２０１から、半導体積層体２００の全体を貫通し、第１の接触域７１にまで延びる。バイア７０は、第１の接触域７１から第１の主表面２０１へと垂直方向に延び、特に、第１の主表面２０１において、第１の半導体層２１と直接、電気的に接触する。

図１７Ｆおよび図１７Ｇに描かれた別の製造ステップは、本質的に、図１２および図１３で説明した製造ステップに相当する。ここでは、本体２１０のバイア７０が、半導体本体２を貫通して延びている。本体２１０は、テザー８３が機械的に破壊されるように、補助基板１４から選択的に持ち上げることが可能である。このとき、テザー８３、または少なくともテザー８３の何らかの残余物は、補助基板１４から取り外される。選択的に持ち上げられた本体２１０の固着層８は、補助基板１４から完全に取り外された後も、テザー８３、または少なくともテザー８３の何らかの残余物を備える。

図１７Ｈに描かれた製造ステップは、本質的に、図１４で説明した製造ステップに相当するものである。対照的なのは、平らな接続面６７に凹部２４が存在しないことである。この場合、平らな接続面６７には、特に、その全体にわたって凹凸が存在しない。

図１７Ｉは、図１７Ｇに描かれた本体２１０と、図１６に描かれた支持体１とを備える、半導体部品１００の例示的な別の実施形態を示す図である。この半導体部品１００は支持体１の接合面１０に配置された少なくとも１つのテザー８３またはテザー８３の残余物を有する固着層８を備える。固着層８は、半導体本体２の少なくとも１つの垂直面を覆う。このとき、テザー８３、またはテザー８３の残余物は、半導体本体２から側方に配置される。固着層８は、部分的または完全に取り外されてよい。特に、固着層８は、活性領域２３によって放出された放射に対して放射透過性または放射透明な材料から形成され得る。この場合、支持体１から離れた固着層８の表面は、部品の放射出口領域１０１として形成されてよい。図１７Ｉでは、凹部２４が、固着層８によって完全には埋められない。固着層８の材料または別の材料により、凹部２４を完全に埋めることも可能である。

半導体本体を補助基板に結合するためのテザーを、半導体本体を隔てるメサトレンチ内に形成する形で利用することにより、補助基板を取り外す処理の間、およびそれ以降、半導体本体を定位置に固定することができる。次いで、半導体本体を選択的に拾い上げ、支持体に直接接合することができる。このとき、支持体に対する半導体本体を電気的相互接続するための追加のステップは不要である。テザーを使用することにより、複数の半導体部品を製造する方法が単純化され、結果的に製造コストが抑えられる。

例示的な実施形態を参照しながら行った説明は、本発明をそれらの実施形態に限定するものではない。むしろ、本発明は、あらゆる新規の特徴と、特に請求項内の特徴のあらゆる組み合わせを含む、特徴の組み合わせの一切とを、たとえそれらの特徴またはそれらの組み合わせ自体が請求項または例示的な実施形態において明示されないものであったとしても、包含するものである。

本出願は、米国特許出願第６２／１１０，３６５号の優先権を主張するものであり、その開示内容は参照によって本明細書に組み込まれる。

Claims (17)

1. 支持体（１）の上に配置される本体（２１０）を有する半導体部品であって、
   前記本体（２１０）が、前記支持体（１）から離れた第１の主表面（２０１）と、前記支持体（１）に面する第２の主表面（２０２）とを有する半導体本体（２）を備え、
   前記半導体本体（２）が、第１の半導体層（２１）と、第２の半導体層（２２）と、前記第１の半導体層と前記第２の半導体層との間に配置される活性領域（２３）とを備え、
   前記本体（２１０）が、前記第１の半導体層（２１）と電気的に接触するために、前記第２の主表面（２０２）から、前記第２の半導体層（２２）および前記活性領域（２３）を貫通して延びるバイア（７０）を有する接触構造（７）を備え、
   前記接触構造（７）が、前記バイア（７０）に電気的に接続された第１の接触域（７１）と、第２の接触域（７２）とを、前記第２の主表面（２００）側に備え、
   前記第１の接触域（７１）および前記第２の接触域（７２）が、絶縁層（６）によって横方向に離間され、
   前記本体（２１０）が、前記第１の接触域（７１）と、前記第２の接触域（７２）と、前記絶縁層（６）との表面によって形成される、平らな接続面（６７）を備え、
   前記支持体（１）が、平らな接合面（１０）を備え、前記接合面（１０）が前記本体（２１０）の前記平らな接続面（６７）と直接接触することにより、前記本体（２１０）と前記支持体（１）との間に共通の境界面が形成され、前記共通の境界面には、接着材またははんだ材が一切存在しない、
   半導体部品。
2. 前記支持体（１）が、第１の接触パッド（１７１）と、絶縁パッド（１６）によって前記第１の接触パッド（１７１）から横方向に離間した第２の接触パッド（１７２）とを備え、
   前記平らな接合面（１０）が、前記第１の接触パッド（１７１）と、前記第２の接触パッド（１７２）と、前記絶縁パッド（１６）との表面によって形成され、
   前記共通の境界面が、金属と金属の境界面と、絶縁体と絶縁体の境界面と、金属と絶縁体の境界面とによって部分的に形成される、
   請求項１に記載の半導体部品。
3. 前記支持体（１）および前記本体（２１０）は、前記共通の境界面で互いに固定され、
   前記第１の接触域（７１）および前記第２の接触域（７２）はそれぞれ、前記第１の接触パッド（１７１）および前記第２の接触パッド（１７２）に直接、電気的に接触する、
   請求項２に記載の半導体部品。
4. 前記共通の境界面は、前記平らな接続面（６７）と前記平らな接合面（１０）の領域を直接重ねることによって形成され、全体的に平面であり、ステップやエッジが存在しない、
   請求項１〜３の何れか１項に記載の半導体部品。
5. 蛍光体粒子および／または散乱粒子は、前記第１の主表面（２０１）を覆う層に埋め込まれる、
   請求項１〜４の何れか１項に記載の半導体部品。
6. 前記第２の主表面（２０２）が、パターン形成され、複数のマイクロプリズム（２２２）を備え、
   ミラー層（３）が、前記第２の主表面（２０２）と前記支持体（１）との間に配置され、
   前記ミラー層（３）が、少なくとも所々において、前記パターン形成された第２の主表面（２０２）を再現する、
   請求項１〜５の何れか１項に記載の半導体部品。
7. 前記支持体（１）とは反対側を向いて、前記絶縁層（６）にパターンが形成され、
   前記絶縁層（６）の表面は、前記支持体（１）に面するように、前記第１の接触域（７１）および前記第２の接触域（７２）の表面と同一の高さにある、
   請求項６に記載の半導体部品。
8. 前記第１の主表面（２０１）から、前記半導体本体（２）の全体を貫通し、前記第１の接触域（７１）にまで延びる凹部（２４）を備える、
   請求項１〜７の何れか１項に記載の半導体部品。
9. 前記バイア（７０）は、前記凹部（２４）内に配置され、前記第１の接触域（７１）から前記第１の主表面（２０１）へと垂直方向に延び、前記第１の主表面（２０１）において前記第１の半導体層（２１）と直接、電気的に接触する、
   請求項８に記載の半導体部品。
10. 前記半導体本体（２）によって完全に囲繞され、前記半導体本体（２）に有底穴を形成する凹部（２４）を備え、
    前記バイア（７０）は、前記凹部（２４）の内側に配置され、前記第２の主表面（２０２）から前記第２の半導体層（２２）および前記活性領域（２３）を通って前記第１の半導体層（２１）まで延びる、
    請求項１〜７の何れか１項に記載の半導体部品。
11. 前記第１の接触域（７１）は、前記凹部（２４）の外側に堆積され、前記バイア（７０）に電気的に接続される、
    請求項１０に記載の半導体部品。
12. 前記支持体（１）の前記接合面（１０）に配置された少なくとも１つのテザー（８３）またはテザー（８３）の残余物を有する固着層（８）を備え、
    前記テザー（８３）または前記テザー（８３）の残部は、前記半導体本体（２）から側方に配置される、
    請求項１〜１１の何れか１項に記載の半導体部品。
13. 前記半導体本体（２）の垂直面は、前記固着層（８）によって覆われ、
    前記固着層（８）は、前記活性領域（２３）によって放出された放射に対して放射透過性または放射透明な材料から形成され、
    前記支持体（１）から離れた前記固着層（８）の表面は、部品の放射出口領域（１０１）を形成する、
    請求項１２に記載の半導体部品。
14. 前記固着層（８）は、放射透過性または放射透明な材料から形成され、前記半導体部品の封止層として機能する、
    請求項１２または１３に記載の半導体部品。
15. 支持体（１）の上に配置される本体（２１０）を有する半導体部品であって、
    前記本体（２１０）が、前記支持体（１）から離れた第１の主表面（２０１）と、前記支持体（１）に面する第２の主表面（２０２）とを有する半導体本体（２）を備え、
    前記半導体本体（２）が、第１の半導体層（２１）と、第２の半導体層（２２）と、前記第１の半導体層と前記第２の半導体層との間に配置される活性領域（２３）とを備え、
    前記本体（２１０）が、前記第１の半導体層（２１）と電気的に接触するために、前記第２の主表面（２０２）から、前記第２の半導体層（２２）および前記活性領域（２３）を貫通して延びるバイア（７０）を有する接触構造（７）を備え、
    前記接触構造（７）が、前記バイア（７０）に電気的に接続された第１の接触域（７１）と、第２の接触域（７２）とを、前記第２の主表面（２０２）側に備え、
    前記第１の接触域（７１）および前記第２の接触域（７２）が、絶縁層（６）によって横方向に離間され、
    前記本体（２１０）が、前記第１の接触域（７１）と、前記第２の接触域（７２）と、前記絶縁層（６）との表面によって形成される、平らな接続面（６７）を備え、
    前記支持体（１）が、第１の接触パッド（１７１）と、絶縁パッド（１６）によって前記第１の接触パッド（１７１）から横方向に離間した第２の接触パッド（１７２）とを備え、
    前記支持体（１）が、が、前記第１の接触パッド（１７１）と、前記第２の接触パッド（１７２）と、前記絶縁パッド（１６）との表面によって形成される平らな接合面（１０）を備え、
    前記支持体（１）および前記本体（２１０）は、接合材を用いて相互接続される、
    半導体部品。
16. 請求項１〜１５の何れか１項に記載の半導体部品（１００）を複数備えるデバイスであって、
    全ての前記半導体部品（１００）の前記支持体（１）が、単一で共通な支持体として形成される、
    デバイス。
17. 前記半導体部品（１００）のそれぞれは、前記単一で共通な支持体上に縦列と横列のある行列の形態で配置される本体（２１０）を備える、
    請求項１６に記載のデバイス。

Images