JP2019201032A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】半導体装置の信頼性を向上させる。【解決手段】まず、炭化珪素からなり、且つ、その表面上にｎ型の半導体層２が形成されたｎ型の半導体基板１を準備する。次に、半導体層２内に、相対的に高い不純物濃度を有するｎ型の半導体領域４を形成する。次に、半導体領域４に対して、レーザを用いた第１熱処理を行い、半導体領域４の表面に活性化領域９を形成する。活性化領域９では、半導体領域４が結晶化され、半導体領域４に含まれる不純物が活性化されている。次に、半導体領域４が保護膜１０で覆われた状態で、半導体領域４、半導体層２および半導体基板１に対して、高温の第２熱処理を行う。【選択図】図４

Description

本発明は、半導体装置の製造方法に関し、特に、炭化珪素を用いた半導体装置の製造方法に関する。

炭化珪素（以下、ＳｉＣと記す）は、バンドギャップが広く、最大絶縁電界がシリコンと比較して約一桁大きいことから、ＳｉＣは、パワーデバイスの材料として注目されている。

半導体に不純物を導入する方法として、拡散法およびイオン注入法が知られているが、ＳｉＣは、不純物拡散係数が小さいため、拡散法による不純物の導入が難しい。そのため、ＳｉＣでは、所定の不純物濃度や深さ分布を得るために、イオン注入法が用いられる。一般的に、イオン注入法により不純物を導入する場合、半導体基板内に格子間原子および格子欠陥が発生する。そのため、結晶性を回復させる目的、および、不純物を活性化させる目的で、熱処理を行う必要がある。

特許文献１および特許文献２には、イオン注入法によって、ＳｉＣからなる半導体層に不純物領域を形成し、その後、半導体層の表面を絶縁膜で覆った状態で、１４００℃以上の温度で熱処理を行うことによって、不純物領域を活性化させる技術が開示されている。

特許文献３および特許文献４には、イオン注入法によって、ＳｉＣからなる半導体層に不純物領域を形成し、その後、減圧雰囲気で熱処理を行うことによって、半導体層の表面にカーボン層を形成する技術が開示されている。そして、カーボン層を形成する工程より高い圧力、且つ、高い温度の雰囲気中において更に熱処理を行うことで、不純物領域を活性化させる技術が開示されている。

特許文献５には、ＳｉＣからなる半導体層に不純物領域を形成し、その後、高速で熱処理を用いて、１０００℃以上、且つ、１６００℃以下の温度で第１熱処理を行う技術が開示されている。次に、第１熱処理よりも低い温度で第２の熱処理を施し、不純物領域を活性化させる技術が開示されている。また、ここでは、ＳｉＣの表面をカーボンなどの保護膜で覆っていない。

特許文献６には、ＳｉＣ基板に対して行う熱処理として、ＳｉＣの表面の元素が蒸発しない程度の照射パワーを有するレーザアニールが開示されており、ＫｒＦおよびＸｅＣｌエキシマレーザが開示されている。

特許文献７には、ＳｉＣ基板を加熱した状態において、ＳｉＣのバンドギャップエネルギー以上のエネルギーを有するレーザ光を照射する技術と、レーザのパワー密度を変化させて照射する方法とが開示されている。

特許文献８および特許文献９には、レーザアニールによるＳｉＣ基板の表面へのダメージを小さくするため、レーザアニールを補助するためのヒーターを用いた熱処理が開示されている。

特開２０１４−２２９７０８号公報 米国特許出願公開第２０１４／０３４６５２９号明細書 国際公開第２００５／０７６３２７号公報 米国特許出願公開第２００６／０２２００２７号明細書 特開２０１６−２１３４２０号公報 特開２０００−２７７４４８号公報 特開２００２−２８９５５０号公報 特開２０１２−１２４２６３号公報 米国特許出願公開第２０１３／００４０４４５号明細書

ＳｉＣは、バンドギャップが大きいので、１５００℃を超える高温の活性化アニールが必要とされている。しかしながら、このような高温アニールを長時間に亘って行うと、ＳｉＣ基板の表面からの原子離脱が生じる問題、および、ＳｉＣ基板の表面にマイグレーションが生じる問題によって、ＳｉＣ基板の表面に凹凸が発生する。ＳｉＣ基板の表面に凹凸が発生すると、この凹凸に電界が集中し、ＳｉＣ基板に形成されるデバイスにおいて、リーク電流の増加の原因となる。すなわち、ＳｉＣ基板の表面の凹凸によって、半導体装置の信頼性が低下する恐れがある。

また、ＳｉＣ基板の表面の凹凸の発生を抑制するために、ＳｉＣ基板の表面をカーボンなどの保護膜によって保護した後、ＳｉＣ基板に対して高温アニールを実施する方法が用いられているが、上記の問題を解決するには、保護膜だけでは十分ではない。

一方で、レーザアニールを用いた活性化方法は、ＳｉＣ基板に導入した不純物を活性化させる周波数を有する光に対して、ＳｉＣ基板はその光の吸収係数が低いので、ＳｉＣ基板の深い位置に形成された不純物領域を活性化するためには高エネルギーのレーザ照射が必要となる。しかしながら、高エネルギーのレーザ照射は、ＳｉＣ基板の表面において、ＳｉＣの昇華が生じる問題がある。また、高エネルギーのレーザ照射に代えて、低エネルギーのレーザ照射を複数回に分けて実施する方法、および、レーザアニールの補助としてヒーター用いる方法は、ランニングコストの増加、アニール装置の改良、または、新規のアニール装置の導入など、多額の投資が必要となる問題がある。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

一実施の形態である半導体装置の製造方法は、炭化珪素からなり、且つ、その表面上に半導体層が形成された半導体基板を準備する工程と、半導体層内に、第１半導体領域を形成する工程と、第１半導体領域に対して、レーザを用いた第１熱処理を行う工程と、を有する。また、半導体装置の製造方法は、更に、第１半導体領域上に保護膜を形成する工程と、第１半導体領域が保護膜で覆われた状態で、第１半導体領域、半導体層および半導体基板に対して、第２熱処理を行う工程、とを有する。

本願において開示される一実施の形態によれば、半導体装置の信頼性を向上させることができる。

実施の形態１の半導体装置の断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 図２に続く半導体装置の製造工程を示す断面図である。 図３に続く半導体装置の製造工程を示す断面図である。 実施の形態２の半導体装置の製造工程を示す断面図である。 変形例１の半導体装置の製造工程を示す断面図である。 実施の形態３の半導体装置の製造工程を示す平面図である。 変形例２の半導体装置の製造工程を示す平面図である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。

（実施の形態１）
＜半導体装置の構造＞
以下に、図１を用いて、本実施の形態の半導体装置の構造について説明する。図１は、半導体装置であるＳｉＣパワーデバイスの一例として、２つのＪＢＳ（Junction Barrier Schottky）ダイオードＤＩの断面図を示している。なお、本実施の形態では、ＪＢＳダイオードＤＩの主要部のみを説明し、ＪＢＳダイオードＤＩの周辺部である電界緩和領域などについては、説明を省略する。

本実施の形態で使用される半導体基板１は、炭素および珪素を含む基板であり、具体的には、ｎ型の不純物が導入された炭化珪素（ＳｉＣ）基板である。半導体基板１の表面上には、相対的に低い不純物濃度を有するｎ型の半導体層２が形成されている。半導体層２も半導体基板１と同様に、炭素および珪素を含む。

半導体層２内には、半導体層２よりも高い不純物濃度を有するｎ型の半導体領域４が形成されている。半導体領域４内には、互いに分離されるように、複数のｐ型の半導体領域３が形成されている。ｎ型の半導体領域４は、例えば２×１０^１８／ｃｍ^３の不純物濃度を有し、ｐ型の半導体領域３は、例えば１×１０^１８／ｃｍ^３〜１×１０^２０／ｃｍ^３の不純物濃度を有する。

半導体領域３上および半導体領域４上には、半導体領域３および半導体領域４に直接接するように、電極５が形成されている。電極５は、例えば、チタン膜と、チタン膜上に形成されたアルミニウム膜との積層の金属膜であり、半導体領域３および半導体領域４とショットキー接続されている。

半導体基板１の裏面には、電極６が形成されている。電極６は、例えば、ニッケルシリサイドからなるシリサイド膜であり、半導体基板１とオーミック接続されている。

本実施の形態のＪＢＳダイオードＤＩは、ショットキーバリアダイオードの一種であり、電極５と電極６との間の電流経路は、主に、ｎ型の半導体領域４となる。そして、本実施の形態のＪＢＳダイオードＤＩでは、ｎ型の半導体領域４内に、複数のｐ型の半導体領域３が形成されている。ＪＢＳダイオードＤＩに逆方向のバイアスを印加した際に、電極５と半導体領域４との界面から半導体基板１へ向かって、リーク電流が流れる場合がある。この時、複数の半導体領域３から生じる空乏層によって、上記リーク電流の経路を狭めることで、上記リーク電流を抑制することができる。

しかしながら、上述のように、半導体層２、半導体領域３および半導体領域４などに含まれる不純物を活性化させるため、長時間に亘って１５００℃以上の高温の熱処理を行うと、半導体領域３および半導体領域４の表面に凹凸が発生し、凹凸に電界が集中するため、凹凸が上記リーク電流の増加の原因となる。従って、本実施の形態の半導体装置であるＪＢＳダイオードＤＩの信頼性が低下する恐れがある。

このような恐れを解消するため、本実施の形態では、図１に示されるように、半導体領域３および半導体領域４の表面付近に活性化領域９が設けられている。活性化領域９は、例えば半導体領域３および半導体領域４の表面から１００ｎｍまでの深さに位置する領域であり、後述のレーザを用いた第１熱処理によって、結晶化された領域であり、半導体領域３および半導体領域４に含まれる不純物が活性化された領域である。

以下に、本実施の形態の半導体装置の製造方法を説明しながら、活性化領域９の特徴を詳細に説明する。

＜半導体装置の製造方法＞
図２〜図４は、図１に示される半導体装置の製造方法を示す断面図である。

図２に示されるように、まず、その表面にｎ型の半導体層２が形成された半導体基板１を準備する。半導体基板１は、炭素および珪素を含む基板であり、ｎ型の不純物が導入された炭化珪素（ＳｉＣ）基板である。半導体層２は、エピタキシャル成長法によって半導体基板１上に形成され、炭素および珪素を含む層である。

次に、イオン注入法によって、半導体層２内に、半導体層２よりも高い不純物濃度を有するｎ型の半導体領域４を形成する。半導体領域４は、例えば窒素をイオン注入することで形成され、窒素のドーズ量は、例えば１．６×１０^１２／ｃｍ^２である。ここでは、半導体領域４は、半導体層２の表面から８００ｎｍ〜８５０ｎｍの深さにかけて形成される。なお、このイオン注入は、１回だけでなく、注入エネルギーを変更して、複数回に分けて行われてもよい。

図３は、半導体領域３の形成工程を示している。

まず、半導体領域４上に、例えば酸化シリコンからなる絶縁膜を形成する。次に、フォトリソグラフィ法およびエッチング処理を用いて、この絶縁膜をパターニングすることで、マスクパターン７を形成する。次に、半導体領域４の一部がマスクパターン７によって選択的に覆われた状態で、イオン８を半導体領域４に導入する。

図３では、イオン８を矢印で示しており、イオン８には、イオン化したアルミニウムまたはホウ素が用いられる。また、イオン８のドーズ量は、例えば１．８×１０^１４／ｃｍ^２である。これにより、マスクパターン７から露出している半導体領域４内に、複数のｐ型の半導体領域３が形成される。ここでは、半導体領域３は、半導体層２の表面から６００ｎｍ〜８００ｎｍの深さにかけて形成される。なお、このイオン注入は、１回だけでなく、注入エネルギーを変更して、複数回に分けて行われてもよい。

また、マスクパターン７の平面形状は、ストライプ状、島状、多角形状または格子状とすることが可能である。その後、ウェットエッチング処理などによって、マスクパターン７が除去される。

図４は、レーザを用いた第１熱処理工程、および、拡散炉を用いた高温の第２熱処理工程を示している。

まず、半導体領域３および半導体領域４の表面付近に対して、レーザを用いた第１熱処理を行う。ここでは、ＳｉＣのバンドギャップエネルギー以上のエネルギーを有し、且つ、波長が２４８ｎｍであるＫｒＦエキシマレーザを用いる。これにより、半導体領域３および半導体領域４の表面付近の不純物を活性化させ、活性化領域９が形成される。具体的には、活性化領域９は、半導体領域３および半導体領域４の表面から１００ｎｍまでの深さにかけて、半導体領域３および半導体領域４に含まれる不純物が活性化された領域である。また、このレーザを用いた第１熱処理によって、活性化領域９の結晶性も良好となる。

次に、半導体領域３上および半導体領域４上に、例えばカーボン膜または有機膜である保護膜１０を形成する。次に、半導体領域３および半導体領域４が保護膜１０によって覆われた状態で、半導体領域４、半導体領域３、半導体層２および半導体基板１に対して、拡散炉を用いた第２熱処理を行う。この第２熱処理は、１５００℃以上の温度で行われ、例えば１５００℃〜２０００℃の範囲の温度で行われる。また、保護膜１０は、主に、第２熱処理によって、半導体基板１の表面からの原子離脱が生じる問題、および、半導体基板１の表面にマイグレーションが生じる問題を出来るだけ抑制するために設けられている。このような第２熱処理により、半導体領域４、半導体領域３、半導体層２および半導体基板１に含まれる不純物が活性化される。その後、ウェットエッチング処理などによって、保護膜１０が除去される。

また、本実施の形態では、レーザを用いた第１熱処理を行った後に、保護膜１０を形成した例を示したが、先に保護膜１０を形成し、半導体領域３および半導体領域４が保護膜１０によって覆われた状態で、レーザを用いた第１熱処理を行い、続けて拡散炉を用いた第２熱処理を行ってもよい。しかし、この場合、保護膜１０がカーボン膜であると、ＫｒＦエキシマレーザが保護膜１０に吸収されてしまう恐れがあるので、保護膜１０には、レーザ波長の吸収率が低い膜として、有機膜を用いることが好ましい。

その後、以下の製造工程を経て、図１に示される半導体装置であるＪＢＳダイオードＤＩが製造される。

まず、半導体領域３上および半導体領域４上に、例えばスパッタリング法を用いて、例えばチタン膜と、アルミニウム膜とを順次形成する。次に、図示はしないが、フォトリソグラフィ法およびエッチング処理を用いて、チタン膜と、アルミニウム膜との積層の金属膜をパターニングすることで、電極５が形成される。電極５は、半導体領域３および半導体領域４に直接接するように形成され、半導体領域３および半導体領域４とショットキー接続される。

次に、半導体基板１の裏面上に、例えばスパッタリング法を用いて、例えばニッケルからなる金属膜を形成する。次に、この金属膜に対して熱処理を行うことで、半導体基板１に含まれる材料と、上記金属膜に含まれる材料とを反応させて、ニッケルシリサイドからなるシリサイド膜を形成する。このシリサイド膜が半導体基板１とオーミック接続され、電極６となる。

＜本実施の形態の主な特徴＞
本実施の形態の主な特徴は、図４で説明したように、まず、半導体領域３および半導体領域４の表面付近に対して、レーザを用いた第１熱処理を行い、その後、半導体領域４、半導体領域３、半導体層２および半導体基板１に対して、拡散炉を用いた１５００℃以上の第２熱処理を行うことである。

上述のように、１５００℃以上の高温の熱処理によって、各領域の不純物を活性化しようとすると、半導体領域３および半導体領域４の表面に凹凸が発生する。一方で、レーザを用いた熱処理は、ＳｉＣのレーザ吸収係数が低いので、深い位置に形成された不純物領域を活性化するためには高エネルギーのレーザ照射が必要となる。しかしながら、高エネルギーのレーザ照射は、ＳｉＣの昇華が生じる問題がある。

本実施の形態では、まず、半導体領域３および半導体領域４の表面付近に対して、レーザを用いた第１熱処理を行い、活性化領域９を形成している。活性化領域９において、半導体領域３および半導体領域４に含まれる不純物は活性化され、半導体領域３および半導体領域４の表面の結晶性も改善されている。活性化領域９の結晶性が良好であれば、後の１５００℃以上の高温の第２熱処理による元素離脱が生じ難いため、半導体領域３および半導体領域４の表面に凹凸が発生し難くなる。

特に、本実施の形態のようなＪＢＳダイオードＤＩでは、ショットキー接続がされている半導体領域３の表面の状態が良好であることが重要である。半導体領域３の表面が凹凸であると、凹凸に電界が集中するため、凹凸がリーク電流の増加の原因となる問題があり、更に、凹凸によって半導体領域３と電極５との接触面積が低減する問題があるからである。

このように、リーク電流の増加を抑制するためには、半導体領域３の表面の凹凸を選択的に改善することが効率的である。そこで、本実施の形態では、レーザを用いた第１熱処理を行い、比較的深さの浅い活性化領域９のみを効率的に結晶化している。具体的には、半導体領域３および半導体領域４の表面から１００ｎｍまでの深さの領域が、活性化領域９として形成されている。このため、高エネルギーのレーザ照射を用いて、半導体基板１上の各領域（半導体層２、半導体領域３および半導体領域４）の全体を結晶化および活性化させる必要が無いので、ＳｉＣの昇華が生じるような問題を抑制できる。

また、第１熱処理に続いて、１５００℃以上の高温の第２熱処理が行われるが、この時には既に、半導体領域３および半導体領域４の表面（活性化領域９）において、結晶性が改善されているため、半導体領域３および半導体領域４の表面は、凹凸が形成され難い状態となっている。すなわち、先にレーザを用いた第１熱処理が行われていることで、次に高温の第２熱処理を行っても、半導体領域３および半導体領域４の表面には、凹凸が発生し難い。このため、本実施の形態では、半導体装置の信頼性を向上させることができる。

（実施の形態２）
以下に、実施の形態２の半導体装置を、図５を用いて説明する。図５は、実施の形態１の図４に対応する製造工程の断面図を示している。なお、以下の説明では、実施の形態１との相違点を主に説明する。

実施の形態１では、図４に示されるように、ｐ型の半導体領域３およびｎ型の半導体領域４に対して、レーザを用いた第１熱処理を行っていた。

実施の形態２では、図５に示されるように、ｎ型の半導体領域４に対して、レーザを用いた第１熱処理を行うが、ｐ型の半導体領域３に対して、レーザを用いた第１熱処理を行わない。すなわち、半導体領域３の表面に活性化領域１９を形成するが、半導体領域４の表面に活性化領域１９を形成しない。

上述のように、ＪＢＳダイオードＤＩの電流経路は、主に、ｎ型の半導体領域４である。このため、ｎ型の半導体領域４の表面における凹凸の発生が抑制されることは、ｐ型の半導体領域３の表面における凹凸の発生が抑制されることよりも重要である。

従って、実施の形態２では、半導体領域４に対して、レーザを用いた第１熱処理を選択的に行っている。レーザ照射は、半導体基板１の上方を自由に走査できるため、半導体領域４のみに選択的にレーザを照射させることができる。このように、実施の形態２では、実施の形態１と比較して、レーザを走査させる面積を低減させることができるので、製造時間の短縮を図ることができる。

（変形例１）
以下に、変形例１の半導体装置を、図６を用いて説明する。図６は、実施の形態１の図４、および、実施の形態２の図５に対応する製造工程の断面図を示している。なお、以下の説明では、実施の形態１および実施の形態２との相違点を主に説明する。

変形例１では、まず、ｐ型の半導体領域３およびｎ型の半導体領域４に対して、実施の形態１と同様に、レーザを用いた第１熱処理を行って、半導体領域３および半導体領域４の表面に活性化領域９を形成する。次に、ｎ型の半導体領域４に対して、実施の形態２と同様に、レーザを用いた第３熱処理を選択的に行って、半導体領域４の表面に選択的に活性化領域１９を形成する。なお、ここで説明する第３熱処理は、便宜上、名称を変更しているが、実施の形態２の第１熱処理と同じ処理である。

また、変形例１では、上記第３熱処理を先に行い、その後、上記第１熱処理を行ってもよい。すなわち、変形例１では、半導体領域４に対してレーザを用いた熱処理が２回行われ、半導体領域３に対してレーザを用いた熱処理が１回行われる。

このように、変形例１では、半導体領域３および半導体領域４の表面において、結晶性を改善させると共に、半導体領域４の表面の結晶性を更に改善させることができる。従って、変形例１では、実施の形態１および実施の形態２と比較して、半導体装置の信頼性を更に向上させることができる。

また、変形例１では、半導体領域４に対してレーザを用いた熱処理を２回行う場合を例示したが、必要に応じて、半導体領域４に対してレーザを用いた熱処理を３回以上行ってもよい。

（実施の形態３）
以下に、実施の形態３の半導体装置を、図７を用いて説明する。図７は、実施の形態１の図４に対応する製造工程の平面図を示しており、半導体基板１であるウェハＷＦの全体図を示している。また、図７は平面図であるが、図面を見易くするため、活性化領域２９にハッチングを付している。なお、以下の説明では、実施の形態１との相違点を主に説明する。

図７に示されるように、半導体基板１であるウェハＷＦは、ウェハＷＦの外周からウェハＷＦの中心に向かって幅Ｗ１を有する外周領域ＷＰＲと、平面視において外周領域ＷＰＲに囲まれた中央領域ＣＲとを有する。なお、外周領域ＷＰＲには、オリエンテーションフラットが形成されている領域も含まれる。

実施の形態３では、外周領域ＷＰＲに対して、実施の形態１と同様に、レーザを用いた第１熱処理を選択的に行い、中央領域ＣＲに対しては、この第１熱処理を行わない。すなわち、外周領域ＷＰＲには、実施の形態１の活性化領域９と同様な活性化領域２９が形成されている。

ウェハＷＦは、外周領域ＷＰＲ、または、外周領域ＷＰＲおよび中央領域ＣＲに亘って形成される半導体チップ領域ＣＨＰ１と、中央領域ＣＲに形成される半導体チップ領域ＣＨＰ２とを有する。

拡散炉を用いた１５００℃以上の第２熱処理では、ウェハＷＦ面内において、ばらつきが生じる。すなわち、中央領域ＣＲよりも、外周領域ＷＰＲにおいて、半導体領域３および半導体領域４の表面に凹凸が生じ易いことが、本願発明者の検討により判った。言い換えれば、半導体チップ領域ＣＨ１に形成されるＪＢＳダイオードＤＩは、半導体チップ領域ＣＨ２に形成されるＪＢＳダイオードＤＩよりも、リーク電流が増加し易い傾向があり、同じウェハＷＦから製造されるＪＢＳダイオードＤＩの性能にばらつきが生じる。

そこで、実施の形態３では、外周領域ＷＰＲに対して、レーザを用いた第１熱処理を選択的に行うことで、外周領域ＷＰＲを含む半導体チップ領域ＣＨＰ１において、半導体領域３および半導体領域４の表面の凹凸を抑制し、同じウェハＷＦから製造されるＪＢＳダイオードＤＩの性能のばらつきを低減させている。すなわち、外周領域ＷＰＲにおけるＪＢＳダイオードＤＩの性能の低下を抑制させている。このため、実施の形態３では、外周領域ＷＰＲにおける半導体装置の信頼性を向上させることができ、歩留まりを向上させることができる。

（変形例２）
以下に、変形例２の半導体装置を、図８を用いて説明する。図８は、実施の形態１の図４、および、実施の形態３の図７に対応する製造工程の平面図を示しており、半導体基板１であるウェハＷＦの全体図を示している。また、図８は平面図であるが、図面を見易くするため、活性化領域２９にハッチングを付している。なお、以下の説明では、実施の形態１および実施の形態３との相違点を主に説明する。

変形例２では、まず、外周領域ＷＰＲおよび中央領域ＣＲに対して、実施の形態１と同様に、レーザを用いた第１熱処理を行って、活性化領域９を形成する。次に、外周領域ＷＰＲに対して、実施の形態３と同様に、レーザを用いた第４熱処理を選択的に行って、活性化領域２９を形成する。なお、ここで説明する第４熱処理は、便宜上、名称を変更しているが、実施の形態３の第１熱処理と同じ処理である。

また、変形例２では、上記第４熱処理を先に行い、その後、上記第１熱処理を行ってもよい。すなわち、変形例２では、外周領域ＷＰＲに対してレーザを用いた熱処理が２回行われ、中央領域ＣＲに対してレーザを用いた熱処理が１回行われる。

このように、変形例２では、外周領域ＷＰＲおよび中央領域ＣＲにおいて、半導体領域３および半導体領域４の表面の結晶性を改善させると共に、外周領域ＷＰＲにおいて、半導体領域３および半導体領域４の表面の結晶性を更に改善させることができる。従って、変形例２では、実施の形態１および実施の形態３と比較して、半導体装置の信頼性を更に向上させることができる。

また、変形例２では、外周領域ＷＰＲに対してレーザを用いた熱処理を２回行う場合を例示したが、必要に応じて、外周領域ＷＰＲに対してレーザを用いた熱処理を３回以上行ってもよい。

以上、本願発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。

例えば、上述の実施の形態では、半導体基板１がｎ型のＳｉＣ基板である場合を例示したが、導電型を逆にしてもよい。すなわち、半導体基板１、半導体層２および半導体領域４をｐ型とし、半導体領域３をｎ型としてもよい。

１ 半導体基板
２ 半導体層
３ 半導体領域
４ 半導体領域
５ 電極
６ 電極
７ マスクパターン
８ イオン
９ 活性化領域
１０ 保護膜
１９ 活性化領域
２９ 活性化領域
ＣＨＰ１、ＣＨＰ２ 半導体チップ領域
ＣＲ 中央領域
Ｗ１ 幅
ＷＦ ウェハ
ＷＰＲ 外周領域

Claims (14)

1. （ａ）炭化珪素からなり、且つ、その表面上に第１導電型の半導体層が形成された前記第１導電型の半導体基板を準備する工程、
   （ｂ）前記半導体層内に、前記半導体層の不純物濃度よりも高い不純物濃度を有する前記第１導電型の第１半導体領域を形成する工程、
   （ｃ）前記（ｂ）工程後、前記第１半導体領域に対して、レーザを用いた第１熱処理を行う工程、
   （ｄ）前記（ｂ）工程後、前記第１半導体領域上に保護膜を形成する工程、
   （ｅ）前記（ｃ）工程後および前記（ｄ）工程後、前記第１半導体領域が前記保護膜で覆われた状態で、前記第１半導体領域、前記半導体層および前記半導体基板に対して、第２熱処理を行う工程、
   を有する、半導体装置の製造方法。
2. 請求項１に記載の半導体装置の製造方法において、
   前記（ｂ）工程と前記（ｃ）工程との間に、前記第１半導体領域内に、前記第１導電型と反対の第２導電型の第２半導体領域を形成する工程を更に有する、半導体装置の製造方法。
3. 請求項２に記載の半導体装置の製造方法において、
   前記（ｃ）工程の前記第１熱処理は、前記第１半導体領域に対して行われ、前記第２半導体領域に対して行われない、半導体装置の製造方法。
4. 請求項２に記載の半導体装置の製造方法において、
   前記（ｃ）工程の前記第１熱処理は、前記第１半導体領域および前記第２半導体領域に対して行われる、半導体装置の製造方法。
5. 請求項４に記載の半導体装置の製造方法において、
   前記（ｂ）工程と前記（ｅ）工程との間に、前記第１半導体領域に対して、レーザを用いた第３熱処理を選択的に行う工程を更に有し、
   前記第３熱処理は、前記第２半導体領域に対して行われない、半導体装置の製造方法。
6. 請求項２に記載の半導体装置の製造方法において、
   前記（ｅ）工程後、前記第１半導体領域および前記第２半導体領域に直接接するように、第１電極を形成する工程と、前記半導体基板の裏面に、第２電極を形成する工程とを更に有する、半導体装置の製造方法。
7. 請求項１に記載の半導体装置の製造方法において、
   前記半導体基板は、前記半導体基板の外周から前記半導体基板の中心へ向かって第１幅を有する第１領域と、平面視において、前記第１領域に囲まれた第２領域とを有し、
   前記（ｃ）工程の前記第１熱処理は、前記第１領域に対して行われ、前記第２領域に対して行われない、半導体装置の製造方法。
8. 請求項１に記載の半導体装置の製造方法において、
   前記半導体基板は、前記半導体基板の外周から前記半導体基板の中心へ向かって第１幅を有する第１領域と、平面視において、前記第１領域に囲まれた第２領域とを有し、
   前記（ｂ）工程と前記（ｅ）工程との間に、前記第１領域に対して、レーザを用いた第４熱処理を選択的に行う工程を更に有し、
   前記第４熱処理は、前記第２領域に対して行われず、
   前記（ｃ）工程の前記第１熱処理は、前記第１領域および前記第２領域に対して行われる、半導体装置の製造方法。
9. 請求項１に記載の半導体装置の製造方法において、
   前記（ｃ）工程の前記第１熱処理によって、前記第１半導体領域の表面から１００ｎｍまでの深さにかけて、前記第１半導体領域が結晶化され、前記第１半導体領域に含まれる不純物が活性化される、半導体装置の製造方法。
10. 請求項９に記載の半導体装置の製造方法において、
    前記（ｃ）工程の前記第１熱処理には、ＫｒＦエキシマレーザが用いられる、半導体装置の製造方法。
11. 請求項１０に記載の半導体装置の製造方法において、
    前記（ｅ）工程の前記第２熱処理には、拡散炉が用いられる、半導体装置の製造方法。
12. 請求項１１に記載の半導体装置の製造方法において、
    前記（ｅ）工程は、１５００℃以上の温度で行われる、半導体装置の製造方法。
13. 請求項１２に記載の半導体装置の製造方法において、
    前記（ｄ）工程は、前記（ｃ）工程後に行われ、
    前記保護膜は、カーボン膜または有機膜である、半導体装置の製造方法。
14. 請求項１２に記載の半導体装置の製造方法において、
    前記（ｄ）工程は、前記（ｃ）工程前に行われ、
    前記（ｃ）工程および前記（ｅ）工程は、前記前記第１半導体領域が前記保護膜で覆われた状態で行われ、
    前記保護膜は、有機膜である、半導体装置の製造方法。

Images