JP2020194880A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2020194880A
JP2020194880A JP2019099477A JP2019099477A JP2020194880A JP 2020194880 A JP2020194880 A JP 2020194880A JP 2019099477 A JP2019099477 A JP 2019099477A JP 2019099477 A JP2019099477 A JP 2019099477A JP 2020194880 A JP2020194880 A JP 2020194880A
Authority
JP
Japan
Prior art keywords
concentration
oxide film
opening
film
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019099477A
Other languages
English (en)
Inventor
松井 宏樹
Hiroki Matsui
宏樹 松井
拓 堀井
Taku Horii
拓 堀井
鎌田 泰幸
Yasuyuki Kamata
泰幸 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2019099477A priority Critical patent/JP2020194880A/ja
Publication of JP2020194880A publication Critical patent/JP2020194880A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】イオン注入のマスクの開口部の側面を半導体基板の主面に対し垂直となるように形成することのできる半導体装置の製造方法を提供する。【解決手段】炭化珪素基板10の主面10aの上に、濃度傾斜酸化膜120を形成する工程と、濃度傾斜酸化膜120の表面120aに、開口部30aを有するレジストパターン30を形成する工程と、レジストパターン30の開口部30aにおける濃度傾斜酸化膜120を炭化珪素基板10の主面10aが露出するまで、エッチングにより除去し開口部120bを形成する工程と、濃度傾斜酸化膜120をマスクとして、濃度傾斜酸化膜120の開口部120bにおける炭化珪素基板10に不純物元素のイオンをイオン注入する工程と、を有し、濃度傾斜酸化膜120は、酸化シリコンにリンがドープされており、リンの濃度が炭化珪素基板10側から濃度傾斜酸化膜120の表面120a側に向かって徐々に減少している。【選択図】 図8

Description

本発明は、半導体装置の製造方法に関するものである。
半導体装置の製造工程においては、SiやSiC等の半導体基板の所定の領域に、表面よりイオン注入を行うイオン注入工程がある。イオン注入工程では、例えば、半導体基板の表面に酸化シリコン膜等を成膜し、マスクが形成される領域にレジストパターンを形成し、レジストパターンの形成されていない領域の酸化シリコン膜等を除去し開口部を形成し、イオン注入のマスクを形成する。この後、形成されたイオン注入のマスクを用いて開口部において露出している半導体基板の表面に、不純物元素のイオンをイオン注入する。
特開平7−335640号公報
ところで、イオン注入をする際、マスクの開口部の側面が傾斜していると、所望の領域の範囲に、イオン注入をすることができず、製造される半導体装置の特性のばらつきや歩留まりの低下を招く。このため、半導体装置の製造方法においては、イオン注入のマスクの開口部の側面を半導体基板の主面に対し垂直となるように形成することのできる方法が求められている。
本実施形態の一観点によれば、半導体装置の製造方法は、炭化珪素基板の主面の上に、濃度傾斜酸化膜を形成する工程と、濃度傾斜酸化膜の表面に、開口部を有するレジストパターンを形成する工程と、レジストパターンの開口部における濃度傾斜酸化膜を炭化珪素基板の主面が露出するまで、エッチングにより除去し開口部を形成する工程と、を有する。更に、濃度傾斜酸化膜をマスクとして、濃度傾斜酸化膜の開口部における炭化珪素基板に不純物元素のイオンをイオン注入する工程と、を有し、濃度傾斜酸化膜は、酸化シリコンにリンがドープされており、リンの濃度が炭化珪素基板側から濃度傾斜酸化膜の表面側に向かって徐々に減少している。
本開示の半導体装置の製造方法によれば、イオン注入のマスクの開口部の側面を半導体基板の主面に対し垂直となるように形成することができる。
図1は、半導体装置の製造方法の工程図(1)である。 図2は、半導体装置の製造方法の工程図(2)である。 図3は、半導体装置の製造方法の工程図(3)である。 図4は、半導体装置の製造方法の工程図(4)である。 図5は、半導体装置の製造方法の工程図(5)である。 図6は、本開示の第1の実施形態の半導体装置の製造方法の工程図(1)である。 図7は、本開示の第1の実施形態の濃度傾斜酸化膜の説明図(1)である。 図8は、本開示の第1の実施形態の濃度傾斜酸化膜の説明図(2)である。 図9は、本開示の第1の実施形態の半導体装置の製造方法の工程図(2)である。 図10は、本開示の第1の実施形態の半導体装置の製造方法の工程図(3)である。 図11は、本開示の第1の実施形態の半導体装置の製造方法の工程図(4)である。 図12は、本開示の第1の実施形態の半導体装置の製造方法の工程図(5)である。 図13は、本開示の第2の実施形態の半導体装置の製造方法の工程図(1)である。 図14は、本開示の第2の実施形態の半導体装置の製造方法の工程図(2)である。 図15は、本開示の第2の実施形態の半導体装置の製造方法の工程図(3)である。 図16は、本開示の第2の実施形態の半導体装置の製造方法の工程図(4)である。 図17は、本開示の第2の実施形態の半導体装置の製造方法の工程図(5)である。
実施するための形態について、以下に説明する。
[本開示の実施形態の説明]
最初に本開示の実施態様を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。
〔1〕 本開示の一態様に係る半導体装置は、炭化珪素基板の主面の上に、濃度傾斜酸化膜を形成する工程と、前記濃度傾斜酸化膜の表面に、開口部を有するレジストパターンを形成する工程と、前記レジストパターンの開口部における前記濃度傾斜酸化膜を前記炭化珪素基板の主面が露出するまで、エッチングにより除去し開口部を形成する工程と、前記濃度傾斜酸化膜をマスクとして、前記濃度傾斜酸化膜の開口部における前記炭化珪素基板に不純物元素のイオンをイオン注入する工程と、を有し、前記濃度傾斜酸化膜は、酸化シリコンにリンがドープされており、リンの濃度が前記炭化珪素基板側から前記濃度傾斜酸化膜の表面側に向かって徐々に減少している。
これにより、濃度傾斜酸化膜の開口部における側面を炭化珪素基板の主面に対し垂直に形成することができ、所望の領域に不純物元素をイオン注入することができる。
〔2〕 前記濃度傾斜酸化膜は、シラン、酸素、ホスフィンを原料ガスとして、化学気相成長により成膜されており、前記濃度傾斜酸化膜の成膜開始時より、前記ホスフィンの流量を徐々に減らしながら成膜する。
〔3〕 前記濃度傾斜酸化膜は、リンの濃度が、0.1wt%以上、10wt%以下であって、膜厚が1μm以上、5μm以下である。
〔4〕 炭化珪素基板の主面の上に、濃度傾斜窒化膜を形成する工程と、前記濃度傾斜窒化膜の表面に、開口部を有するレジストパターンを形成する工程と、前記レジストパターンの開口部における前記濃度傾斜窒化膜を前記炭化珪素基板の主面が露出するまで、エッチングにより除去し開口部を形成する工程と、前記濃度傾斜窒化膜をマスクとして、前記濃度傾斜窒化膜の開口部における前記炭化珪素基板に不純物元素のイオンをイオン注入する工程と、を有し、前記濃度傾斜窒化膜は、窒化シリコンであって、窒素の濃度が前記炭化珪素基板側から前記濃度傾斜酸化膜の表面側に向かって徐々に増加している。
〔5〕前記エッチングは、ドライエッチングである。
[本開示の実施形態の詳細]
以下、本開示の一実施形態について詳細に説明するが、本実施形態はこれらに限定されるものではない。
〔第1の実施形態〕
最初に、半導体装置の製造工程において、イオン注入のマスクを形成する工程について説明する。
具体的には、図1に示されるように、半導体基板であるSiC(炭化珪素)基板10の主面10aの上に、イオン注入のマスクを形成するための酸化膜20を形成する。酸化膜20は、酸化シリコンにP(リン)がドープされている膜であり、CVD(chemical vapor deposition:化学気相成長)による成膜により形成され、成膜される酸化膜20の膜厚は、例えば、約1μmである。尚、酸化膜20は、酸化膜20の膜厚が厚いと応力によりクラックが発生する場合があることから、Pがドープされている。
次に、図2に示されるように、酸化膜20の表面20aに、開口部30aを有するレジストパターン30を形成する。レジストパターン30は、酸化膜20の表面20aに、フォトレジストを塗布し、露光装置による露光、現像を行うことにより形成する。形成されるレジストパターン30は、例えば、厚さが、約1μmであり、開口部30aの幅が、約0.5μmである。
次に、図3に示されるように、RIE(Reactive Ion Etching:反応性イオンエッチング)等のドライエッチングにより、レジストパターン30の開口部30aにおける酸化膜20を除去し、開口部20bを形成する。これにより、SiC基板10の主面10aを露出させる。
次に、図4に示されるように、レジストパターン30をアッシング等により除去することにより、開口部20bを有する酸化膜20により、イオン注入のマスク20Mが形成される。このように形成されるイオン注入のマスク20Mは、アスペクト比が高いと、開口部20bの側面20cがテーパ形状に傾斜して形成される場合がある。このような傾斜は、SiC基板10の主面10a側から、酸化膜20の表面20a側に向かって、徐々に開口が広がるように形成され、酸化膜20の膜厚が厚ければ厚く、また、開口部の幅が狭い程、顕著となる。尚、本願においてアスペクト比とは、膜厚(深さ)/開口部の幅である。
このようなイオン注入のマスク20Mを用いてイオン注入をした場合、図5に示されるように、開口部20bの側面20cが傾斜しているため、実際のイオン注入領域40は、理想のイオン注入領域40aよりも狭くなる。このため、所望の特性が得られない場合があり、製造される半導体装置の特性のばらつきや歩留まり低下を招く要因となる。
従って、SiC基板10の主面10aに対し、酸化膜の開口部の側面が垂直となるようなイオン注入のマスクを形成することのできる半導体装置の製造方法が求められている。
(半導体装置の製造方法)
次に、第1の実施の形態における半導体装置の製造方法について説明する。本実施の形態における半導体装置の製造方法では、図6に示されるように、半導体基板であるSiC基板10の主面10aの上に、イオン注入のマスクを形成するための濃度傾斜酸化膜120を形成する。濃度傾斜酸化膜120は、酸化シリコンにPがドープされている膜であり、CVDによる成膜により形成され、成膜される濃度傾斜酸化膜120の膜厚は、1μm以上、5μm以下であり、例えば、約1μmである。
具体的には、CVD装置のチャンバー内にSiC基板10を設置し、このCVD装置のチャンバー内に、成膜ガスとしてシラン(SiH)、酸素、ホスフィン(PH)を供給することにより濃度傾斜酸化膜120を成膜する。濃度傾斜酸化膜120を成膜する際のCVDチャンバー内の圧力は、1気圧であり、成膜温度は600℃である。チャンバー内には、図7に示されるように、SiHを100sccm、酸素を2000sccm供給している状態で、PHを成膜開始時には150sccm供給し、徐々に流量を減らし成膜終了時に10sccmとなるように供給する。
このように成膜することにより、図8に示されるように、膜厚方向にP濃度の傾斜を有する濃度傾斜酸化膜120が形成される。この濃度傾斜酸化膜120は、SiC基板10側のP濃度が約4wt%であり、表面120a側に向かって徐々にP濃度が低下し、表面120aにおけるP濃度は約0.3wt%となる膜である。
次に、図9に示されるように、濃度傾斜酸化膜120の表面120aに、開口部30aを有するレジストパターン30を形成する。レジストパターン30は、濃度傾斜酸化膜120の表面120aに、フォトレジストを塗布し、露光装置による露光、現像を行うことにより形成する。形成されるレジストパターン30は、例えば、厚さが、約1μmであり、開口部30aの幅が、約0.5μmである。
次に、図10に示されるように、RIE等のドライエッチングにより、レジストパターン30の開口部30aにおける濃度傾斜酸化膜120を除去し、開口部120bを形成し、SiC基板10の主面10aを露出させる。RIE等のドライエッチングでは、エッチングチャンバーに、CFを10sccm、Arを100sccm供給し、チャンバー内の圧力を1Paとしてエッチングを行う。エッチングガスには、CFに代えて、他のフッ素を含むガス、例えば、CHF等を用いてもよい。
Pがドープされている酸化シリコン膜は、P濃度により、RIE等のドライエッチングにおけるエッチングレートが変化し、P濃度が低いとエッチングレートが遅く、P濃度が高いとエッチングレートが高くなる。このため、濃度傾斜酸化膜120は、濃度傾斜酸化膜120の表面120aの近傍では、エッチングレートが遅く、SiC基板10に近づくにつれてエッチングレートが早くなる。従って、濃度傾斜酸化膜120の側面120cでも、濃度傾斜酸化膜120のSiC基板10の近くでは、濃度傾斜酸化膜120の表面120aよりも、エッチングレートも早くなる。よって、濃度傾斜酸化膜120の側面120cは、SiC基板10の主面10aに対し垂直に形成することができる。尚、垂直とは厳密な意味での垂直を意味するものではなく、垂直とみなされる範囲であれば本発明の効果を奏する範囲で幅を持つ意味である。
次に、図11に示されるように、レジストパターン30をアッシング等により除去する。これにより、開口部120bを有する濃度傾斜酸化膜120により、イオン注入のマスク120Mが形成される。
このような濃度傾斜酸化膜120により形成されるイオン注入のマスク120Mは、側面120cが、SiC基板10の主面10aに対し垂直である。よって、図12に示されるように、理想の領域にイオン注入することができ、所望の領域にイオン注入領域140を形成することができる。尚、このイオン注入では、SiC基板10の温度を400℃まで加熱し、10keV〜1000keVの注入エネルギーでイオン注入を行う。SiC基板10におけるイオン注入では、P型領域を形成する場合には、不純物元素としてPをイオンを注入し、N型領域を形成する場合には、不純物元素としてAl(アルミニウム)をイオンを注入する。これにより、製造される半導体装置の特性のばらつきを抑制することができ、歩留まりを向上させることができる。
尚、本実施形態においては、濃度傾斜酸化膜120は、リンの濃度が、0.1wt%以上、10wt%以下の範囲で濃度が傾斜しているものであり、より好ましくは、0.2wt%以上、8wt%以下の範囲で濃度が傾斜しているものである。更には、濃度傾斜酸化膜120は、リンの濃度が、0.3wt%以上、4wt%以下の範囲で濃度が傾斜しているものが好ましい。
〔第2の実施形態〕
次に、第2の実施の形態における半導体装置の製造方法について説明する。本実施の形態における半導体装置の製造方法では、図13に示されるように、半導体基板であるSiC基板10の主面10aの上に、イオン注入のマスクを形成するための濃度傾斜窒化膜220を形成する。濃度傾斜窒化膜220は、窒化シリコンにおいて窒素濃度が傾斜している膜であり、CVDによる成膜により形成される。成膜される濃度傾斜窒化膜220の膜厚は、1μm以上、5μm以下であり、例えば、約1μmである。
具体的には、CVD装置のチャンバー内にSiC基板10を設置し、このCVD装置のチャンバー内に、成膜ガスとしてSiH、Ar(アルゴン)、アンモニア(NH)を供給することにより濃度傾斜窒化膜220を成膜する。濃度傾斜窒化膜220を成膜する際のCVDチャンバー内の圧力は、50Paであり、成膜温度は400℃である。チャンバー内には、SiHを10sccm、Arを20sccmを供給している状態で、NHを成膜開始時には25sccm供給し、徐々に流量を増やし、成膜終了時には50sccmとなるように供給する。尚、CVDによる成膜では、NHに代えて、N(窒素)を用いてもよい。
このように成膜することにより、膜厚方向に窒素濃度の傾斜を有する濃度傾斜窒化膜220が形成される。この濃度傾斜窒化膜220は、SiC基板10側においては、Siであり、表面220a側に向かって徐々に窒素濃度が上昇し、表面220aにおいては、Siとなるように窒素濃度が傾斜している。
次に、図14に示されるように、濃度傾斜窒化膜220の表面220aに、開口部30aを有するレジストパターン30を形成する。レジストパターン30は、濃度傾斜窒化膜220の表面220aに、フォトレジストを塗布し、露光装置による露光、現像を行うことにより形成する。形成されるレジストパターン30は、例えば、厚さが、約1μmであり、開口部30aの幅が、約0.5μmである。
次に、図15に示されるように、RIE等のドライエッチングにより、レジストパターン30の開口部30aにおける濃度傾斜窒化膜220を除去し、開口部220bを形成し、SiC基板10の主面10aを露出させる。RIE等のドライエッチングでは、エッチングチャンバーに、CFを10sccm、Arを100sccm供給し、チャンバー内の圧力を1Paとしてエッチングを行う。エッチングガスには、CFに代えて、他のフッ素を含むガスを用いてもよい。
窒化シリコン膜は、窒素濃度により、RIE等のドライエッチングにおけるエッチングレートが変化し、Siに近いストイキオメトリの状態ではエッチングレートが遅く、これよりも窒素の濃度が低くなるに伴いエッチングレートが早くなる。このため、濃度傾斜窒化膜220は、濃度傾斜窒化膜220の表面220aの近傍では、エッチングレートが遅く、SiC基板10に近づくにつれてエッチングレートが早くなる。従って、濃度傾斜窒化膜220の側面220cでも、SiC基板10の近くでは、表面120aの近くよりも、エッチングレートも早くなる。よって、濃度傾斜窒化膜220の側面220cは、SiC基板10の主面10aに対し垂直に形成される。
次に、図16に示されるように、レジストパターン30をアッシング等により除去する。これにより、開口部220bを有する濃度傾斜窒化膜220により、イオン注入のマスク220Mが形成される。
このような濃度傾斜窒化膜220により形成されるイオン注入のマスク220Mは、側面220cが、SiC基板10の主面10aに対し垂直である。よって、図17に示されるように、理想の領域にイオン注入することができ、所望の領域にイオン注入領域240を形成することができる。これにより、製造される半導体装置の特性のばらつきを抑制し、歩留まりを向上させることができる。
上記においては、濃度傾斜窒化膜220をCVDにより成膜する方法について説明したが、濃度傾斜窒化膜220はスパッタリングにより成膜することも可能である。例えば、濃度傾斜窒化膜220は、Siターゲットを用いて、ArとNの混合ガスを用いたリアクティブスパッタリングによる成膜により形成することができる。具体的には、Arの流量を一定とした状態で、Nの流量を最初は低くして成膜を開始し、その後、Nの流量を徐々に増やし、成膜終了時にはストイキオメトリな状態のSiとなるように供給することにより、濃度傾斜窒化膜220を成膜することができる。
尚、上記以外の内容については、第1の実施形態と同様である。
以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
10 SiC基板
10a 主面
20 酸化膜
20a 表面
20b 開口部
20c 側面
20M マスク
30 レジストパターン
30a 開口部
40 実際のイオン注入領域
40a 理想のイオン注入領域
120 濃度傾斜酸化膜
120a 表面
120b 開口部
120c 側面
120M マスク
140 イオン注入領域
220 濃度傾斜窒化膜
220a 表面
220b 開口部
220c 側面
220M マスク
240 イオン注入領域

Claims (5)

  1. 炭化珪素基板の主面の上に、濃度傾斜酸化膜を形成する工程と、
    前記濃度傾斜酸化膜の表面に、開口部を有するレジストパターンを形成する工程と、
    前記レジストパターンの開口部における前記濃度傾斜酸化膜を前記炭化珪素基板の主面が露出するまで、エッチングにより除去し開口部を形成する工程と、
    前記濃度傾斜酸化膜をマスクとして、前記濃度傾斜酸化膜の開口部における前記炭化珪素基板に不純物元素のイオンをイオン注入する工程と、
    を有し、
    前記濃度傾斜酸化膜は、酸化シリコンにリンがドープされており、リンの濃度が前記炭化珪素基板側から前記濃度傾斜酸化膜の表面側に向かって徐々に減少している半導体装置の製造方法。
  2. 前記濃度傾斜酸化膜は、シラン、酸素、ホスフィンを原料ガスとして、化学気相成長により成膜されており、
    前記濃度傾斜酸化膜の成膜開始時より、前記ホスフィンの流量を徐々に減らしながら成膜する請求項1に記載の半導体装置の製造方法。
  3. 前記濃度傾斜酸化膜は、リンの濃度が、0.1wt%以上、10wt%以下であって、
    膜厚が1μm以上、5μm以下である請求項1または請求項2に記載の半導体装置の製造方法。
  4. 炭化珪素基板の主面の上に、濃度傾斜窒化膜を形成する工程と、
    前記濃度傾斜窒化膜の表面に、開口部を有するレジストパターンを形成する工程と、
    前記レジストパターンの開口部における前記濃度傾斜窒化膜を前記炭化珪素基板の主面が露出するまで、エッチングにより除去し開口部を形成する工程と、
    前記濃度傾斜窒化膜をマスクとして、前記濃度傾斜窒化膜の開口部における前記炭化珪素基板に不純物元素のイオンをイオン注入する工程と、
    を有し、
    前記濃度傾斜窒化膜は、窒化シリコンであって、窒素の濃度が前記炭化珪素基板側から前記濃度傾斜窒化膜の表面側に向かって徐々に増加している半導体装置の製造方法。
  5. 前記エッチングは、ドライエッチングである請求項1から請求項4のいずれか一項に記載の半導体装置の製造方法。
JP2019099477A 2019-05-28 2019-05-28 半導体装置の製造方法 Pending JP2020194880A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019099477A JP2020194880A (ja) 2019-05-28 2019-05-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019099477A JP2020194880A (ja) 2019-05-28 2019-05-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2020194880A true JP2020194880A (ja) 2020-12-03

Family

ID=73545925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019099477A Pending JP2020194880A (ja) 2019-05-28 2019-05-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2020194880A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115223873A (zh) * 2021-04-15 2022-10-21 三菱电机株式会社 碳化硅半导体装置的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115223873A (zh) * 2021-04-15 2022-10-21 三菱电机株式会社 碳化硅半导体装置的制造方法
JP2022163892A (ja) * 2021-04-15 2022-10-27 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP7531446B2 (ja) 2021-04-15 2024-08-09 三菱電機株式会社 炭化珪素半導体装置の製造方法
US12266531B2 (en) 2021-04-15 2025-04-01 Mitsubishi Electric Corporation Method of manufacturing silicon carbide semiconductor device

Similar Documents

Publication Publication Date Title
CN114121605B (zh) 氧化硅膜的选择性沉积
US7470606B2 (en) Masking methods
US6933228B2 (en) Method of manufacturing of contact plug in a contact hole on a silicon substrate
KR100301246B1 (ko) 반도체 소자의 제조 방법
CN107785322A (zh) 半导体工艺方法
US20190027556A1 (en) Shallow trench isolation (sti) gap fill
CN101789377B (zh) 增大引入沟道中的应力的方法和半导体器件
JP2020194880A (ja) 半導体装置の製造方法
JP2002110782A (ja) 半導体装置およびその製造方法
TWI686900B (zh) 半導體元件結構以及在基板中形成半導體插塞的方法
JPH04133325A (ja) パターン形成方法
US6911374B2 (en) Fabrication method for shallow trench isolation region
KR100530420B1 (ko) 플래시 메모리 소자의 제조방법
JP7731795B2 (ja) 一体化された選択的単層ドーピングのための方法及び装置
CN116322052B (zh) 闪存浮栅的制作方法
CN112349586A (zh) 半导体结构的形成方法
KR100814417B1 (ko) 단결정 실리콘 패턴 형성 방법 및 이를 이용한 불 휘발성 메모리 소자의 형성 방법
CN108010840B (zh) 掺杂半导体器件的制备方法和半导体器件
CN116314005B (zh) 一种半导体结构及其制备方法
JP6819174B2 (ja) ダイオードの製造方法
KR100671562B1 (ko) 에피택셜 공정을 이용한 반도체 소자의 소스/드레인 형성방법
CN114678269B (zh) 栅极及mosfet的制造方法
JP2021019004A (ja) 半導体装置の製造方法
JPH1050693A (ja) 半導体装置の製造方法
KR100877878B1 (ko) 반도체 소자의 제조방법