JPH1050693A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH1050693A
JPH1050693A JP20400296A JP20400296A JPH1050693A JP H1050693 A JPH1050693 A JP H1050693A JP 20400296 A JP20400296 A JP 20400296A JP 20400296 A JP20400296 A JP 20400296A JP H1050693 A JPH1050693 A JP H1050693A
Authority
JP
Japan
Prior art keywords
oxide film
silicon
film
silicon substrate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP20400296A
Other languages
English (en)
Inventor
Yutaka Maruo
豊 丸尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP20400296A priority Critical patent/JPH1050693A/ja
Publication of JPH1050693A publication Critical patent/JPH1050693A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】ＬＯＣＯＳ素子分離において形成される凹凸が
後続の工程に影響を与え、加工性を悪くする。かつ、バ
ーズビークが長くなり素子形成領域が狭くなる。 【解決手段】シリコン基板１０１上に、パッド酸化膜１
０２、シリコン窒化膜１０３を形成しフィールド酸化膜
の形成予定領域を選択的に開口する。開口した溝底面に
シリコン酸化膜１０６をつける。さらにオキイシナイト
ライド膜１０７を得る。次にドライエッチング法により
ウェーハ面に対して平行な面に付いているオキイシナイ
トライド膜をエッチングする。ついで、Ｏ、Ｓｉ、Ａ
ｒ、Ｈ、Ｂ、ＢＦ２の不純物イオン１０８を注入し、不
純物領域１０９を形成する。その後、フィールド酸化膜
として厚い酸化膜１１０を形成する。 【効果】平坦な素子分離領域ができる。また横方向の酸
化が抑えられるため、バーズビークの伸びを抑えること
ができ、基板へのストレスも軽減できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に素子分離領域の形成に関するものであ
る。
【０００２】
【従来の技術】半導体装置の製造方法において、特に素
子分離形成工程に関しては公知方法としてパッド酸化膜
上の選択的に形成された酸化防止膜（シリコン窒化膜）
をマスクとして酸化処理を行い、素子分離膜としてフィ
ールド酸化膜（厚いシリコン酸化膜）を得る。
【０００３】それから、平坦化のために、特開平２−１
１９１３７のようにフィールド酸化形成予定領域をのシ
リコン基板をエッチングして凹部を形成した後、フィー
ルド酸化を行うするという技術があった。
【０００４】また、特公平５−０１６１７３のようにシ
リコン基板上に形成されたパッド酸化膜を窒化する技術
がある。
【０００５】さらに、バーズビークを抑えるために、特
開平４−２３００３４のようにパッド酸化膜を除去した
のち、パッド酸化膜の露出した部分とフィールド酸化膜
形成予定領域を窒化し、基板はエッチングするという技
術があった。
【０００６】また、その他に特開平４−０８０９２７、
特開平５−０４１３７５、特開昭６３−１２２１５６、
特開平３−２８５３４５、特開平４−２４５６３３の様
にフィールド酸化膜形成予定領域にイオン注入を施し横
方向への酸化に比べ縦方向の酸化を増大させる技術があ
った。
【０００７】
【発明が解決しようとする課題】しかし、従来の素子分
離形成工程に関しては微細化が可能かつ、バーズビーク
を抑えること、更に基板へのストレスを軽減することが
困難という問題がある。
【０００８】そこで本発明は上記問題点を解決するもの
であり、微細化が可能かつ、バーズビークを抑えるこ
と、更に基板へのストレスを軽減することが可能な半導
体装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明は、フィールド酸
化膜を形成する工程において酸化防止膜をパッド酸化膜
を介し、シリコン基板上に選択的に設ける工程、前記酸
化防止膜が開口された領域のパッド酸化膜を除去する工
程、さらにシリコン基板をエッチングし、溝を形成する
工程、前記開口部のシリコン基板を酸化しシリコン酸化
膜を形成する工程、前記シリコン酸化膜を窒化する工
程、前記溝の窒化されたシリコン酸化膜を除去する工
程、前記溝の底面部に不純物を注入する工程、前記溝の
側面の窒化されたシリコン酸化膜と前記酸化防止膜をマ
スクとして酸化を行う工程を含むことを特徴とする。
【００１０】また、フィールド酸化膜を形成する工程に
おいて酸化防止膜をパッド酸化膜を介し、シリコン基板
上に選択的に設ける工程、前記酸化防止膜が開口された
領域のパッド酸化膜を除去する工程、さらにシリコン基
板をエッチングし、溝を形成する工程、前記開口部のシ
リコン基板を酸化しシリコン酸化膜を形成する工程、前
記シリコン酸化膜を介してシリコン基板上にＮ（窒素）
を斜めからイオン注入する工程、前記溝の底面部のシリ
コン酸化膜を除去する工程、前記溝の底面部に不純物を
注入する工程、前記溝の側面のシリコン酸化膜と前記酸
化防止膜をマスクとして酸化を行う工程を含むことを特
徴とする。
【００１１】さらに、不純物のイオン注入を行う工程に
おいては不純物をＯ（酸素）イオン、Ｓｉ（シリコン）
イオン、Ａｒ（アルゴン）イオンまたは、Ｈ（水素）、
Ｂ（ボロン）イオンまたは、ＢＦ2を用いることを特徴
とする。
【００１２】
【作用】本発明の半導体装置の製造方法によれば、フィ
ールド酸化時のパッド酸化膜に窒素が導入されているた
め、酸化剤としての酸素の進入を防ぐことができる。
【００１３】また、シリコン基板がエッチングされてい
るため、素子形成部の基板に対して垂直方向の高さは低
く、酸化時にシリコン酸化膜が盛り上がってもシリコン
酸化膜の最上部も低くなる。
【００１４】さらに、シリコン基板に注入した不純物に
より素子分離形成領域の酸化レートは、シリコン基板の
水平方向に対してより垂直方向の方が高い。
【００１５】
【発明の実施の形態】本発明の実施の形態においては実
施例をもとに以下に詳細に説明する。図１〜図２は本発
明の半導体装置の製造方法の工程順に沿ったウェーハの
断面図であり、図３〜図５は従来の半導体装置の製造方
法の工程順に沿ったウェーハの断面図である。
【００１６】図中の１０１、２０１、３０１、４０１、
５０１はシリコン基板である。１０２、１０６、２０
２、２０６、３０２、５０２は熱酸化により形成された
シリコン酸化膜である。１０３、２０３、３０３、４０
３、５０３はＣＶＤ法により形成されたシリコン窒化膜
である。１０４、２０４、３０４、４０４、５０４はレ
ジストである。
【００１７】１０５、２０５、３０５、５０６はドライ
エッチング法によりエッチングされたフィールド酸化形
成予定領域の溝である。１０７、４０２はオキシナイト
ライド膜である。２０７はＮ（窒素イオン）である。２
０８は窒素が混入されたシリコン酸化膜である。５０５
は窒化されたシリコン基板および、シリコン酸化膜であ
る。１０８、２０９はＯ（酸素）、Ｓｉ（シリコン）、
Ａｒ（アルゴン）、Ｈ（水素）、Ｂ（ボロン）または、
ＢＦ2の不純物イオンである。１０９、２１０は高濃度
のイオンが注入された領域である。
【００１８】１１０、２１１、３０６、４０５、５０７
は熱酸化により形成されたシリコン酸化膜から成るフィ
ールド酸化膜である。
【００１９】まずは、従来技術を簡単に説明する。図３
（ａ）に示すように、シリコン基板３０１のウェーハ上
にストレス緩和用のパッド酸化膜３０２を形成する。
【００２０】次に、ＣＶＤ法によりシリコン窒化膜３０
３を堆積した後、レジスト３０４を塗布し、素子分離領
域を形成する領域をフォトリソグラフィー技術を使って
開口する。
【００２１】そして、図３（ｂ）に示すように開口され
た領域の前記シリコン窒化膜３０３および、前記パッド
酸化膜３０２をドライエッチングする。
【００２２】更に、図３（ｃ）に示すように開口された
領域の前記シリコン基板をドライエッチングし、浅い溝
３０５を形成する。
【００２３】ついで、図３（ｄ）に示すように前記シリ
コン窒化膜３０３をマスクとして、熱酸化を行うことに
よりフィールド酸化膜として厚い酸化膜３０６を形成す
る。
【００２４】そして、前記シリコン窒化膜３０３上に薄
く付いたシリコン酸化膜をエッチング後、前記シリコン
窒化膜３０３を熱リン酸でエッチングして図３（ｅ）の
構造を得る。この技術は後の工程のフォトリソグラフィ
ー技術を用いる場合により正確なパターンを形成するた
めに必要とされる平坦化を狙ったものである。
【００２５】また、図４（ａ）に示すように、シリコン
基板４０１のウェーハ上にストレス緩和用のパッド膜と
してオキシナイトライド膜４０２を形成する。
【００２６】そして、ＣＶＤ法によりシリコン窒化膜４
０３を堆積した後、レジスト４０４を塗布し、素子分離
形成予定領域をフォトリソグラフィー技術を使って開口
する。
【００２７】それから、図４（ｂ）に示すように前記シ
リコン窒化膜４０３を選択的にエッチングし、酸化防止
膜マスクとして用いる。
【００２８】次に図４（ｃ）に示すように前記シリコン
窒化膜４０３をマスクとして、熱酸化を行うことにより
フィールド酸化膜として厚い酸化膜４０５を形成しす
る。
【００２９】そして、前記シリコン窒化膜４０３上に薄
く付いたシリコン酸化膜をエッチング後、前記シリコン
窒化膜４０３を熱リン酸でエッチングして図４（ｄ）の
構造を得る。この技術はバーズビークの抑制を狙ったも
のである。
【００３０】さらに、もうひとつの技術として図５を説
明する。図５（ａ）に示すようにシリコン基板５０１の
ウェーハ上にストレス緩和用のパッド膜としてシリコン
酸化膜５０２を形成する。
【００３１】次に、ＣＶＤ法によりシリコン窒化膜５０
３を堆積した後、レジスト５０４を塗布し、素子分離領
域を形成する領域をフォトリソグラフィー技術を使って
開口する。
【００３２】そして、図５（ｂ）に示すように開口され
た領域の前記シリコン窒化膜５０３および、前記パッド
酸化膜５０２を選択的にドライエッチングする。
【００３３】更に、図５（ｃ）に示すように開口された
領域の前記シリコン基板と露出したシリコン酸化膜を窒
化する。
【００３４】次に、図５（ｄ）に示すように開口された
領域をドライエッチングにより、浅い溝５０６を形成す
る。
【００３５】ついで、図５（ｅ）に示すように前記シリ
コン窒化膜５０３をマスクとして、熱酸化を行うことに
よりフィールド酸化膜として厚い酸化膜５０７を形成
し、図５（ｆ）の構造を得る。この技術もバーズビーク
の抑制を狙ったものである。
【００３６】これから、本発明の実施例について説明す
る。まず、図１について説明する。図１（ａ）に示すよ
うに素子分離領域を形成するためにシリコン基板１０１
のウェーハ上にストレス緩和のためのパッド酸化膜を８
００℃〜１１００℃の酸素雰囲気中または、水蒸気雰囲
気中で熱酸化することにより数十Åから３００Åの厚さ
のシリコン酸化膜１０２をつける。
【００３７】次にウェーハ全面にＣＶＤ法により８００
Åから２０００Åの厚さのシリコン窒化膜１０３を堆積
する。それから、レジスト膜１０４をウェーハ全面に塗
布した後、フォトリソグラフィー法によりフィールド酸
化膜の形成予定領域を選択的に開口する。
【００３８】次に図１（ｂ）に示すようにドライエッチ
ング法により圧力数百ｍＴｏｒｒ下でＣＨ4またはＣＨ4
Ｏ2のエッチングガスを用いてレジスト開口部のシリコ
ン窒化膜をエッチングする。
【００３９】さらに、図１（ｃ）に示すようにドライエ
ッチング法により圧力数Ｔｏｒｒ下でＣＨＦ3のエッチ
ングガスを用いてシリコン酸化膜をエッチングした後、
ドライエッチング法により、圧力数百ｍＴｏｒｒ下でＣ
Ｆ4のエッチングガスを数１０ｃｃ／分の流量、ＲＦパ
ワー２００〜３００Ｗでプラズマを発生させ、レジスト
開口部のシリコン基板をエッチングし、浅い溝１０５を
形成する。
【００４０】その後、図１（ｄ）に示すように８００℃
〜１１００℃の酸素雰囲気中または、水蒸気雰囲気中で
熱酸化することにより数十Åから２００Åの厚さのシリ
コン酸化膜１０６をつける。
【００４１】さらに、９００℃〜１１００℃のＮＨ3ま
たは、Ｎ2Ｏの雰囲気中で２０秒〜２０分の熱処理を行
い図１（ｅ）に示すようなオキイシナイトライド膜１０
７を得る。
【００４２】つぎに、図１（ｆ）に示すようにドライエ
ッチング法により圧力数Ｔｏｒｒ下でＣＨＦ3のエッチ
ングガスを用いてウェーハ面に対して平行な面に付いて
いるオキイシナイトライド膜をエッチングする。
【００４３】ついで、図１（ｇ）に示すようにをＯ（酸
素）、Ｓｉ（シリコン）、Ａｒ（アルゴン）、Ｈ（水
素）、Ｂ（ボロン）または、ＢＦ２の不純物イオン１０
８を１０15ｃｍ-2以上のドーズ量で注入する。それによ
り不純物の入った領域１０９を形成する。
【００４４】ここで、ドーパントとしてＳｉ（シリコ
ン）、Ａｒ（アルゴン）、Ｈ（水素）イオンを使用した
場合、シリコン基板にはダメージを受けた層が形成さ
れ、酸化雰囲気中では酸化が促進される。
【００４５】また、ドーパントとしてＯ（酸素）イオン
を用いる場合はシリコン基板中にシリコン酸化膜ＳｉＯ
２となるＯ（酸素）が入り込んでいるため酸化レートが
著しく向上する。
【００４６】そして、ドーパントとしてＢ（ボロン）ま
たは、ＢＦ２の不純物イオンを使用した場合は、フィー
ルド反転耐圧を抑えるためのストッパとしての効果も期
待できる。
【００４７】それから、図１（ｈ）に示すように前記シ
リコン窒化膜１０３と側壁部のオキイシナイトライド膜
１０７をマスクとして、１０００℃〜１１５０℃の条件
下でウェット酸化、ドライ酸化、またはウェット酸化と
ドライ酸化を併用することによりフィールド酸化膜とし
て厚い酸化膜１１０を形成する。
【００４８】続いて、図１（ｉ）に示すようにシリコン
窒化膜を除去する前にシリコン窒化膜上に形成された薄
いシリコン酸化膜、フィールド酸化膜の上部をフッ酸を
含む溶液にてエッチングする。エッチング量はシリコン
酸化膜１０８の膜厚の５％〜２０％を取り除く程度に行
う。
【００４９】そして、１００数十℃程度の熱リン酸にて
シリコン窒化膜１０３をエッチングする。
【００５０】それから後は通常の工程を行い、ＭＩＳト
ランジスタを形成する。
【００５１】このように形成された素子分離領域につい
てはシリコン基板をエッチングしている領域を酸化する
ため、酸化反応により盛り上がったシリコン酸化膜から
成るフィールド酸化膜の最上部は従来に比べて、素子形
成面に対して低くなる。
【００５２】そのため、平坦な形状を得ることができ
る。また、フィールド酸化膜形成時にシリコン基板側壁
部のオキシナイトライド膜が酸化防止膜として働くた
め、バーズビークの伸びを抑えることができる。
【００５３】さらに、イオン注入により形成されたダメ
ージ層は熱酸化の際、ダメージの無い領域に比べて１．
５倍〜２倍の酸化速度を有するため、フィールド酸化膜
形成工程におけるウェーハの縦方向の酸化速度はバーズ
ビークが形成される横方向の酸化速度に比べて大きい。
つまり、従来と同じ膜厚のフィールド酸化膜を得るため
に、少ない時間で行えるため、横方向の酸化は少なく、
バーズビークは短くなる。
【００５４】したがって、上記の技術によれば、平坦な
ウェーハ形状を得ることとバーズビークの伸びを抑える
ことができる。その効果として、後の工程でのフォトリ
ソグラフィー技術を使った場合の不具合が防げ、かつ素
子形成領域が狭くなることが防げる。更に、バーズビー
クが形成される領域上のシリコン窒化膜下のシリコン基
板の酸化が少ないため、従来に比べて盛り上がりが少
く、シリコン基板にかかるストレスも少ないという効果
がある。
【００５５】よって、より結晶欠陥の少なく、微細化が
可能な素子分離を提供できる。
【００５６】つぎに、もうひとつの実施例として図２に
ついて説明する。図２（ａ）に示すように素子分離領域
を形成するためにシリコン基板２０１のウェーハ上にス
トレス緩和のためのパッド酸化膜を８００℃〜１１００
℃の酸素雰囲気中または、水蒸気雰囲気中で熱酸化する
ことにより数十Åから３００Åの厚さのシリコン酸化膜
２０２をつける。
【００５７】次にウェーハ全面にＣＶＤ法により１００
０Åから２０００Åの厚さのシリコン窒化膜３０３を堆
積する。それから、レジスト膜４０４をウェーハ全面に
塗布した後、フォトリソグラフィー技術によりフィール
ド酸化膜の形成予定領域を選択的に開口する。
【００５８】次に図２（ｂ）に示すようにドライエッチ
ング法により圧力数百ｍＴｏｒｒ下でＣＨ4またはＣＨ4
Ｏ2のエッチングガスを用いてレジスト開口部のシリコ
ン窒化膜をエッチングする。
【００５９】さらに、図２（ｃ）に示すようにドライエ
ッチング法により圧力数Ｔｏｒｒ下でＣＨＦ3のエッチ
ングガスを用いてシリコン酸化膜をエッチングした後、
ドライエッチング法により、圧力数百ｍＴｏｒｒ下でＣ
Ｆ4のエッチングガスを数１０ｃｃ／分の流量、ＲＦパ
ワー２００〜３００Ｗでプラズマを発生させ、レジスト
開口部のシリコン基板をエッチングし、浅い溝２０５を
形成する。
【００６０】その後、図２（ｄ）に示すように８００℃
〜１１００℃の酸素雰囲気中または、水蒸気雰囲気中で
熱酸化することにより数十Åから２００Åの厚さのシリ
コン酸化膜２０６をつける。
【００６１】ここで、図２（ｄ）に示すようにＮ（窒
素）イオン２０７をドーズ量１×１０15ｃｍ-2以上、エ
ネルギー２０ｋｅＶ〜８０ｋｅＶ、入射角２０度〜４５
度の条件で注入する。そして、前記シリコン酸化膜２０
６および、シリコン基板中にＮ（窒素）を注入させた層
２０８を形成する。
【００６２】つぎに、図２（ｆ）に示すようにドライエ
ッチング法により圧力数Ｔｏｒｒ下でＣＨＦ3のエッチ
ングガスを用いてフィールド酸化膜形成予定領域の溝の
底部に付いているシリコン酸化膜とシリコン基板をエッ
チングする。これは、シリコン酸化膜とシリコン基板に
注入されたＮ（窒素）により、次の工程で酸化速度が低
くなるのを防ぐためである。
【００６３】それから、図２（ｇ）に示すようにＯ（酸
素）、Ｓｉ（シリコン）、Ａｒ（アルゴン）、Ｈ（水
素）、Ｂ（ボロン）または、ＢＦ２の不純物イオン２０
９を１０15ｃｍ-2以上のドーズ量で注入する。それによ
り不純物の入った領域２１０を形成する。
【００６４】ここで、ドーパントとしてＳｉ（シリコ
ン）、Ａｒ（アルゴン）、Ｈ（水素）イオンを使用した
場合、シリコン基板にはダメージを受けた層が形成さ
れ、酸化雰囲気中では酸化が促進される。
【００６５】また、ドーパントとしてＯ（酸素）イオン
を用いる場合はシリコン基板中にシリコン酸化膜ＳｉＯ
２となるＯ（酸素）が入り込んでいるため酸化レートが
著しく向上する。
【００６６】そして、ドーパントとしてＢ（ボロン）ま
たは、ＢＦ２の不純物イオンを使用した場合は、フィー
ルド反転耐圧を抑えるためのストッパとしての効果も期
待できる。
【００６７】次に、図２（ｈ）に示すように前記シリコ
ン窒化膜２０３とフィールド酸化膜形成予定領域の溝の
側壁部の層２０８をマスクとして、１０００℃〜１１５
０℃の条件下でウェット酸化、ドライ酸化、またはウェ
ット酸化とドライ酸化を併用することによりフィールド
酸化膜として厚い酸化膜２１１を形成する。
【００６８】続いて、図２（ｉ）に示すようにシリコン
窒化膜を除去する前にシリコン窒化膜上に形成された薄
いシリコン酸化膜、フィールド酸化膜の上部をフッ酸を
含む溶液にてエッチングする。エッチング量はシリコン
酸化膜２１１の膜厚の５％〜２０％を取り除く程度に行
う。
【００６９】そして、１４０℃〜１８０℃の熱リン酸に
てシリコン窒化膜２０３をエッチングする。
【００７０】それから後は通常の工程を行い、ＭＩＳト
ランジスタを形成する。
【００７１】このように形成された素子分離領域につい
てはシリコン基板をエッチングしている領域を酸化する
ため、酸化反応により盛り上がったシリコン酸化膜から
成るフィールド酸化膜の最上部は従来に比べて、素子形
成面に対して低くなる。
【００７２】そのため、平坦な形状を得ることができ
る。また、フィールド酸化膜形成時にシリコン基板側壁
部のＮ（窒素）が混入された層が酸化防止膜として働く
ため、バーズビークの伸びを抑えることができる。
【００７３】したがって、上記の技術によれば、平坦な
ウェーハ形状を得ることとバーズビークの伸びを抑える
ことができる。その効果として、後の工程でのフォトリ
ソグラフィー技術を使った場合の不具合が防げ、かつ素
子形成領域が狭くなることが防げる。更に、バーズビー
クが形成される領域上のシリコン窒化膜下のシリコン基
板の酸化が少ないため、従来に比べて盛り上がりが少
く、シリコン基板にかかるストレスも少ないという効果
がある。
【００７４】よって、より結晶欠陥の少なく、微細化が
可能な素子分離を提供できる。
【００７５】
【発明の効果】以上説明したように本発明によれば以下
の効果を有する。
【００７６】このように形成された素子分離領域はシリ
コン基板をエッチングしている領域を酸化するため、酸
化反応により盛り上がったシリコン酸化膜から成るフィ
ールド酸化膜の最上部は従来に比べて、素子形成面に対
して低くなる。
【００７７】そのため、平坦な形状を得ることができ
る。また、フィールド酸化膜形成時にオキシナイトライ
ド膜または、シリコン基板側壁部のＮ（窒素）が混入さ
れた層が酸化防止膜として働くため、バーズビークの伸
びを抑えることができる。
【００７８】したがって、上記の技術によれば、平坦な
ウェーハ形状を得ることとバーズビークの伸びを抑える
ことができる。その効果として、後の工程でのフォトリ
ソグラフィー技術を使った場合の不具合が防げ、かつ素
子形成領域が狭くなることが防げる。更に、バーズビー
クが形成される領域上のシリコン窒化膜下のシリコン基
板の酸化が少ないため、従来に比べて盛り上がりが少
く、シリコン基板にかかるストレスも少ないという効果
がある。
【００７９】よって、半導体装置の製造において精度が
高く、高品質かつ微細化が可能な半導体装置の製造方法
を提供することができる。
【図面の簡単な説明】
【図１】本発明による半導体装置の製造方法の工程順に
沿ったウェーハの断面図である。
【図２】本発明による半導体装置の製造方法の工程順に
沿ったウェーハの断面図である。
【図３】従来の半導体装置の製造方法の工程順に沿った
ウェーハの断面図である。
【図４】従来の半導体装置の製造方法の工程順に沿った
ウェーハの断面図である。
【図５】従来の半導体装置の製造方法の工程順に沿った
ウェーハの断面図である。
【符号の説明】
１０１、２０１、３０１、４０１、５０１ シリコン
基板 １０２、１０６、２０２、２０６、３０２、５０２
シリコン酸化膜 １０３、２０３、３０３、４０３、５０３ シリコン
窒化膜 １０４、２０４、３０４、４０４、５０４ レジスト １０５、２０５、３０５、５０６ フィールド酸化形
成予定領域の溝 １０７、４０２ オキシナイトライド膜 ２０７ Ｎ（窒素イオン） ２０８ 窒素が混入されたシリコン酸化膜 ５０５ 窒化されたシリコン基板および、シリコン酸
化膜 １１０、２１１、３０６、４０５、５０７ フィール
ド酸化膜 １０８、２０９ Ｏ（酸素）、Ｓｉ（シリコン）、Ａ
ｒ（アルゴン）、Ｈ（水素）、Ｂ（ボロン）または、Ｂ
Ｆ２の不純物イオン １０９、２１０ 高濃度のイオンが注入された領域

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】フィールド酸化膜を形成する工程において
    酸化防止膜をパッド酸化膜を介し、シリコン基板上に選
    択的に設ける工程、前記酸化防止膜が開口された領域の
    パッド酸化膜を除去する工程、さらにシリコン基板をエ
    ッチングし、溝を形成する工程、前記開口部のシリコン
    基板を酸化しシリコン酸化膜を形成する工程、前記シリ
    コン酸化膜を窒化する工程、前記溝の窒化されたシリコ
    ン酸化膜を除去する工程、前記溝の底面部に不純物を注
    入する工程、前記溝の側面の窒化されたシリコン酸化膜
    と前記酸化防止膜をマスクとして酸化を行う工程を含む
    ことを特徴とする半導体装置の製造方法。
  2. 【請求項２】フィールド酸化膜を形成する工程において
    酸化防止膜をパッド酸化膜を介し、シリコン基板上に選
    択的に設ける工程、前記酸化防止膜が開口された領域の
    パッド酸化膜を除去する工程、さらにシリコン基板をエ
    ッチングし、溝を形成する工程、前記開口部のシリコン
    基板を酸化しシリコン酸化膜を形成する工程、前記シリ
    コン酸化膜を介してシリコン基板上にＮ（窒素）を斜め
    からイオン注入する工程、前記溝の底面部のシリコン酸
    化膜を除去する工程、前記溝の底面部に不純物を注入す
    る工程、前記溝の側面のシリコン酸化膜と前記酸化防止
    膜をマスクとして酸化を行う工程を含むことを特徴とす
    る半導体装置の製造方法。
  3. 【請求項３】前記不純物のイオン注入を行う工程におい
    て、不純物をＯ（酸素）イオンを用いることを特徴とす
    る請求項１および請求項２記載の半導体装置の製造方
    法。
  4. 【請求項４】前記不純物のイオン注入を行う工程におい
    て、不純物イオンをＳｉ（シリコン）イオン、Ａｒ（ア
    ルゴン）イオンまたは、Ｈ（水素）を用いることを特徴
    とする請求項１および請求項２記載の半導体装置の製造
    方法。
  5. 【請求項５】前記不純物のイオン注入を行う工程におい
    て、不純物イオンをＢ（ボロン）イオンまたは、ＢＦ2
    を用いることを特徴とする請求項１および請求項２記載
    の半導体装置の製造方法。
JP20400296A 1996-08-01 1996-08-01 半導体装置の製造方法 Withdrawn JPH1050693A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20400296A JPH1050693A (ja) 1996-08-01 1996-08-01 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20400296A JPH1050693A (ja) 1996-08-01 1996-08-01 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH1050693A true JPH1050693A (ja) 1998-02-20

Family

ID=16483156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20400296A Withdrawn JPH1050693A (ja) 1996-08-01 1996-08-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH1050693A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010005115A (ko) * 1999-06-30 2001-01-15 김영환 반도체소자의 제조방법
KR100335122B1 (ko) * 1999-09-10 2002-05-04 박종섭 반도체 소자의 격리 방법
KR100431995B1 (ko) * 2002-07-10 2004-05-20 주식회사 하이닉스반도체 반도체소자의 소자분리막 제조방법
JP2006066480A (ja) * 2004-08-25 2006-03-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010005115A (ko) * 1999-06-30 2001-01-15 김영환 반도체소자의 제조방법
KR100335122B1 (ko) * 1999-09-10 2002-05-04 박종섭 반도체 소자의 격리 방법
KR100431995B1 (ko) * 2002-07-10 2004-05-20 주식회사 하이닉스반도체 반도체소자의 소자분리막 제조방법
JP2006066480A (ja) * 2004-08-25 2006-03-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US6080682A (en) Methodology for achieving dual gate oxide thicknesses
US5151381A (en) Method for local oxidation of silicon employing two oxidation steps
US6953727B2 (en) Manufacture method of semiconductor device with gate insulating films of different thickness
US6900092B2 (en) Surface engineering to prevent epi growth on gate poly during selective epi processing
US6100160A (en) Oxide etch barrier formed by nitridation
US6225171B1 (en) Shallow trench isolation process for reduced for junction leakage
JPH04346229A (ja) 半導体装置の素子分離方法
JP2724288B2 (ja) 半導体素子間の隔離方法
JPH03145730A (ja) 集積回路半導体デバイスの製造方法
JP2002110782A (ja) 半導体装置およびその製造方法
JPH1050693A (ja) 半導体装置の製造方法
JP2002270833A (ja) 半導体装置及びその製造方法
KR20010037844A (ko) 반도체 소자의 트렌치형 소자 분리막 형성방법
JPH09330920A (ja) 半導体装置の製造方法
JP2629615B2 (ja) 半導体装置の製造方法
JPH1050694A (ja) 半導体装置の製造方法
KR100336567B1 (ko) 반도체장치의소자분리방법
CN1233851A (zh) 沟槽隔离的形成方法
JP3455742B2 (ja) 半導体装置
JPH09129872A (ja) 半導体素子の製造方法
JPH1012606A (ja) 半導体装置の製造方法
KR100223908B1 (ko) 반도체 소자의 격리층 형성 방법
JPH11297814A (ja) 半導体装置およびその製造方法
KR100256228B1 (ko) 반도체 소자의 분리막 형성방법
KR20020037420A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031007