JP2021027332A - 垂直型半導体素子 - Google Patents

垂直型半導体素子 Download PDF

Info

Publication number
JP2021027332A
JP2021027332A JP2020105940A JP2020105940A JP2021027332A JP 2021027332 A JP2021027332 A JP 2021027332A JP 2020105940 A JP2020105940 A JP 2020105940A JP 2020105940 A JP2020105940 A JP 2020105940A JP 2021027332 A JP2021027332 A JP 2021027332A
Authority
JP
Japan
Prior art keywords
pattern
buffer
insulating film
interlayer insulating
vertical semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020105940A
Other languages
English (en)
Other versions
JP7633002B2 (ja
Inventor
昇 玄
Seung Hyun
昇 玄
東 旭 高
Dongug Ko
東 旭 高
珠 希 朴
Joohee Park
珠 希 朴
柱 鶴 宋
Juhak Song
柱 鶴 宋
鍾 善 安
Jongseon Ahn
鍾 善 安
晟 元 趙
Sungwon Cho
晟 元 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2021027332A publication Critical patent/JP2021027332A/ja
Application granted granted Critical
Publication of JP7633002B2 publication Critical patent/JP7633002B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/689—Vertical floating-gate IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0411—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/0698—Local interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/083—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts the openings being via holes penetrating underlying conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/089—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts using processes for implementing desired shapes or dispositions of the openings, e.g. double patterning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/42—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/435—Cross-sectional shapes or dispositions of interconnections

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

【課題】コンタクトプラグの不良を減少させる垂直型半導体素子を提供する。【解決手段】本発明の垂直型半導体素子は、基板と、基板上に絶縁パターン及び導電パターンが反復積層された積層構造物と、積層構造物を覆う層間絶縁膜と、層間絶縁膜上のバッファパターンと、バッファパターン及び層間絶縁膜を貫通して少なくとも一部のパッドパターンに接触する第１コンタクトプラグと、を備え、導電パターンは、基板の上部面に平行する第１方向に延びて縁部が階段形状を有し、縁部の導電パターンの上部面の露出部位により定義されるパッドパターンを含む。【選択図】図１

Description

本発明は、垂直型半導体素子に関し、より詳しくは、垂直型ナンドフラッシュメモリ素子に関する。
最近、基板の表面から垂直にメモリセルが積層された垂直型メモリ素子が開発されている。各メモリセルに含まれる積層された導電ラインの縁部は階段形状を有し、縁部の上部面はパッドパターンに提供される。パッドパターン上にコンタクトプラグが各々形成される。
特開２０１９−９６８８０号公報
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、コンタクトプラグの不良を減少させる垂直型半導体素子を提供することにある。
上記目的を達成するためになされた本発明の一態様による垂直型半導体素子は、基板と、前記基板上に絶縁パターン及び導電パターンが反復積層された積層構造物と、前記積層構造物を覆う層間絶縁膜と、前記層間絶縁膜上のバッファパターンと、前記バッファパターン及び前記層間絶縁膜を貫通して少なくとも一部のパッドパターンに接触する第１コンタクトプラグと、を備え、前記導電パターンは、前記基板の上部面に平行する第１方向に延びて縁部が階段形状を有し、前記縁部の導電パターンの上部面の露出部位により定義される前記パッドパターンを含む。
上記目的を達成するためになされた本発明の他の態様による垂直型半導体素子は、基板と、前記基板上に絶縁パターン及び導電パターンが反復積層された積層構造物と、前記積層構造物を貫通して前記垂直方向に延びるチャンネル構造物と、前記積層構造物を覆う層間絶縁膜と、前記層間絶縁膜上の、少なくとも一部のパッドパターンに対向するように配置されたバッファパターンと、前記バッファパターン及び前記層間絶縁膜を貫通して少なくとも一部の前記パッドパターンに接触する第１コンタクトプラグと、前記層間絶縁膜のみを貫通して少なくとも一部の前記パッドパターンに接触する第２コンタクトプラグと、前記第１コンタクトプラグ及び前記第２コンタクトプラグにそれぞれ電気的に連結される上部配線と、を備え、前記導電パターンは、前記基板の上部面に平行する第１方向に延びて縁部が階段形状を有し、前記縁部の導電パターンの上部面の露出部位により定義される前記パッドパターンを含む。
上記目的を達成するためになされた本発明の更に他の態様による垂直型半導体素子は、基板と、前記基板上に絶縁パターン及び導電パターンが反復積層された積層構造物と、前記積層構造物を覆う層間絶縁膜と、前記層間絶縁膜上の、前記層間絶縁膜に対してエッチング選択比を有する物質を含むバッファパターンと、前記層間絶縁膜を貫通してそれぞれのパッドパターンの上部面に接触するコンタクトプラグと、を備え、前記導電パターンは、前記基板の上部面に平行する第１方向に延びて縁部が階段形状を有し、前記縁部の導電パターンの上部面の露出部位により定義される前記パッドパターンを含み、前記コンタクトプラグの少なくとも一部は、前記バッファパターンを貫通する。
本発明の垂直型半導体素子によれば、パッド構造物上にバッファパターンが具備され、少なくとも一部のコンタクトプラグがバッファパターンを貫通するバッファパターンを備えることによって、コンタクトプラグのノットオープン及びパンチング不良を減少させることができる。
一実施形態による垂直型半導体素子を示す断面図である。 垂直型半導体素子のパッド構造物の一部分を示す斜視図である。 垂直型半導体素子のパッド構造物の一部分を示す平面図である。 一実施形態による垂直型半導体素子の製造方法を示す断面図である。 一実施形態による垂直型半導体素子の製造方法を示す断面図である。 一実施形態による垂直型半導体素子の製造方法を示す断面図である。 一実施形態による垂直型半導体素子の製造方法を示す断面図である。 一実施形態による垂直型半導体素子の製造方法を示す断面図である。 一実施形態による垂直型半導体素子の製造方法を示す断面図である。 一実施形態による垂直型半導体素子の製造方法を示す断面図である。 一実施形態による垂直型半導体素子の製造方法を示す断面図である。 一実施形態による垂直型半導体素子の製造方法を示す断面図である。 一実施形態による垂直型半導体素子の第２例を示す断面図である。 一実施形態による垂直型半導体素子の第２例の製造方法を示す断面図である。 一実施形態による垂直型半導体素子の第２例の製造方法を示す断面図である。 一実施形態による垂直型半導体素子の第３例を示す断面図である。 一実施形態による垂直型半導体素子の第３例の製造方法を示す断面図である。 一実施形態による垂直型半導体素子の第３例の製造方法を示す断面図である。 一実施形態による垂直型半導体素子の第４例を示す断面図である。 一実施形態による垂直型半導体素子の第４例の他の例を示す断面図である。 一実施形態による垂直型半導体素子の第４例の製造方法を示す断面図である。 一実施形態による垂直型半導体素子の第４例の製造方法を示す断面図である。 一実施形態による垂直型半導体素子の第４例の製造方法を示す断面図である。 一実施形態による垂直型半導体素子の第５例を示す断面図である。 一実施形態による垂直型半導体素子の第５例の他の例を示す断面図である。 一実施形態による垂直型半導体素子の他の例を示す断面図である。 一実施形態による垂直型半導体素子の他の例を示す平面図である。 一実施形態による垂直型半導体素子の更に他の例を示す平面図である。 一実施形態による垂直型半導体素子の他の例の製造方法を示す断面図である。 一実施形態による垂直型半導体素子の他の例の製造方法を示す断面図である。 一実施形態による垂直型半導体素子の第６例を示す断面図である。 一実施形態による垂直型半導体素子の他の例の製造方法を示す断面図である。 一実施形態による垂直型半導体素子の他の例の製造方法を示す断面図である。
以下、本発明を実施するために形態の具体例を、図面を参照しながら詳細に説明する。
以下、基板の表面に平行する一方向を第１方向とし、基板の表面に平行して第１方向に直交する方向を第２方向とする。また、基板の表面に垂直な方向を垂直方向として説明する。
図１は、一実施形態による垂直型半導体素子を示す断面図である。図２は、垂直型半導体素子のパッド構造物の一部分を示す斜視図である。図３は、垂直型半導体素子のパッド構造物の一部分を示す平面図である。
図１及び図２を参照すると、第１領域（Ｒ１）及び第２領域（Ｒ２）が区分された基板１００が具備される。第１領域（Ｒ１）はメモリセルが備えられるセル領域であり、第２領域（Ｒ２）は配線が連結される配線領域である。一実施形態で、第２領域（Ｒ２）は第１領域（Ｒ１）の縁部から第１方向への両側部位である。
基板１００は、例えばシリコン、ゲルマニウムのような半導体物質を含む。
基板１００上には絶縁パターン１０２及び導電パターン１４０が互いに交互に反復積層された積層構造物が具備される。導電パターン１４０は、基板１００の上部面から垂直な方向に互いに離隔しながら積層される。
積層構造物は基板１００の表面に平行な一方向である第１方向に延長される。一実施形態で、積層構造物は、複数個が備えられ、第１方向に実質的に直交する第２方向に互いに離隔しながら配置される。
積層構造物は、基板１００の第１及び第２領域（Ｒ１、Ｒ２）上に配置される。基板の第１領域Ｒ１上に位置する積層構造物は導電パターン構造物に提供され、基板の第２領域Ｒ２上の積層構造物はパッド構造物１４２に提供される。パッド構造物１４２は導電パターン構造物の第１方向の両側縁部に接する。パッド構造物１４２は、導電パターン構造物に電気的信号を印加するための配線を形成するために提供される。
基板１００の第１領域Ｒ１上には導電パターン構造物及び導電パターン構造物を貫通するチャンネル構造物１３０を含む。導電パターン構造物及びチャンネル構造物１３０はメモリセルに提供される。
導電パターン構造物に含まれる導電パターン１４０は、グラウンド選択ライン（ｇｒｏｕｎｄ ｓｅｌｅｃｔｉｏｎ ｌｉｎｅ：ＧＳＬ）、ストリング選択ライン（ｓｔｒｉｎｇ ｓｅｌｅｃｔｉｏｎ ｌｉｎｅ：ＳＳＬ）、及び接地選択ラインとストリング選択ラインとの間にワードラインを含む。
導電パターン１４０は、金属物質を含む。一実施形態で、図示していないが、導電パターン１４０はバリア金属パターン及び金属パターンを含む。例えば、金属パターンは、タングステン、銅、コバルト、アルミニウムなどを含み、バリア金属パターンは、チタニウム、チタニウム窒化物、タンタリウム、タンタリウム窒化物などを含む。
チャンネル構造物１３０は、導電パターン構造物を貫通するピラー形状を有する。
本実施形態で、基板１００とチャンネル構造物１３０との間に半導体パターン１２０が更に具備される。この場合、チャンネル構造物１３０は、半導体パターン１２０上に形成される。他の実施形態で、チャンネル構造物１３０は基板１００に直接接触する。
本実施形態で、チャンネル構造物１３０は、誘電膜構造物１２２、チャンネル１２４、埋込絶縁パターン１２６、及び上部導電パターン１２８を含む。
誘電膜構造物１２２は、チャンネル１２４の外側壁から順次に積層されたトンネル絶縁膜、電荷格納膜、及びブロッキング膜を含む。上部導電パターン１２８は、ポリシリコンを含む。
一実施形態で、半導体パターン１２０は、例えば単結晶シリコン又はポリシリコンを含む。
パッド構造物１４２の第１方向の縁部は階段形状を有する。パッド構造物１４２に含まれる導電パターン１４０は、各層別に第１方向の長さが異なる。従って、導電パターン１４０の第１方向の縁部で各層の上部面が露出する。即ち、各々の導電パターン１４０は延長部位及び露出部位を含み、導電パターンの露出部位はパッドパターン１４４に提供される。パッドパターン１４４の上部面の高さは各々異なる。
本実施形態で、パッド構造物１４２は第１方向及び第２方向にそれぞれ複数の階段形状を有する。例えば、１つの階段層の垂直側壁内には第１方向に複数の積層された導電パターン１４０が具備される。また、第２方向に階段が形成される。
一例として、図２に示したように、１つの階段層の垂直側壁内には第１方向に４個の積層された導電パターン１４０が具備される。また、第２方向に４階の階段が形成される。従って、導電パターン１４０の露出部位に提供されたパッドパターン１４４は１６個になる。
他の実施形態で、パッド構造物は第１方向のみに階段が形成される。この場合、１つの階段層の垂直側壁には第１方向に１つの導電パターンが具備される。
パッド構造物１４２を覆う第１層間絶縁膜１０６が備えられる。第１層間絶縁膜１０６の上部面は平坦である。一実施形態で、第１層間絶縁膜１０６及び導電パターン構造物の上部面は同一な平面に位置する。
第１層間絶縁膜１０６、チャンネル構造物１３０、及び導電パターン構造物上に第２層間絶縁膜１３２が備えられる。第１及び第２層間絶縁膜（１０６、１４２）はシリコン酸化物を含む。
第２領域Ｒ２の第２層間絶縁膜１３２上の少なくとも一部の領域上にはバッファパターン１５０が備えられる。
バッファパターン１５０は、第１層間絶縁膜に含まれる物質に対して高いエッチング選択比を有する物質を含む。即ち、バッファパターン１５０はシリコン酸化物をエッチングする工程でシリコン酸化物のエッチング率よりも低いエッチング率を有する物質を含む。
一実施形態で、バッファパターン１５０は絶縁物質を含む。一例として、バッファパターン１５０はシリコン窒化物又はアルミニウム酸化物を含む。
本実施形態で、バッファパターン１５０は少なくとも一部のパッドパターン１４４に対向するように配置される。バッファパターン１５０は、パッドパターン１４４を露出するコンタクトホールを形成する際に、オーバーエッチ不良が発生しやすい部位に対向する。一例として、バッファパターン１５０は１つのパターンの形状を有する。
一実施形態で、バッファパターン１５０は位置別に均一な厚さを有する。
本実施形態で、バッファパターン１５０は第１方向の最上部階段と最下部階段との間の階段に位置するパッドパターン１４４に対向するように配置される。この場合、バッファパターン１５０は第１方向の最上部階段に位置するパッドパターン１４４及び最下部階段に位置するパッドパターン１４４とは対向しない。即ち、第１方向の最上部階段に位置するパッドパターン１４４及び最下部階段に位置するパッドパターン１４４上にはバッファパターン１５０が備えられない。
他の実施形態で、バッファパターン１５０は第１方向の最下部階段よりも上に位置するパッドパターン１４４に対向するように配置される。この場合、バッファパターンは第１方向の最下部階段に位置するパッドパターン１４４上には備えられない。
本実施形態で、第２層間絶縁膜１３２上に、バッファ絶縁パターン１５０の側壁を囲む第３層間絶縁膜１５２が具備される。本実施形態で、第３層間絶縁膜１５２の上部面とバッファ絶縁パターン１５０の上部面は同一な平面に位置する。
パッドパターン１４４上にコンタクトプラグ（１６０ａ、１６０ｂ）が接触する。一実施形態で、コンタクトプラグ（１６０ａ、１６０ｂ）はバリア金属パターン及び金属パターンを含む。少なくとも一部のコンタクトプラグ１６０ａはバッファパターン１５０を貫通する。
コンタクトプラグは第１コンタクトプラグ１６０ａ及び第２コンタクトプラグ１６０ｂを含む。第１コンタクトプラグ１６０ａは、バッファパターン１５０、第２層間絶縁膜１３２、及び第１層間絶縁膜１０６を貫通してパッドパターン１４４の上部面に接触する。第２コンタクトプラグ１６０ｂは、第３層間絶縁膜１５２、第２層間絶縁膜１３２、及び第１層間絶縁膜１０６を貫通してパッドパターン１４４の上部面に接触する。即ち、第２コンタクトプラグ１６０ｂは、バッファパターン１５０を貫通せずに、層間絶縁膜（１５２、１３２、１０６）のみを貫通する。
本実施形態で、バッファパターン１５０は第１及び第２コンタクトプラグ（１６０ａ、１６０ｂ）の形成部位で最上部層と最下部層との間に位置するパッドパターン１４４に対向する部位に形成される。
本実施形態で、１つのバッファパターン１５０には複数の第１コンタクトプラグ１６０ａが貫通する。
本実施形態で、バッファパターン１５０は第１コンタクトプラグ１６０ａの最上部の側壁に接触する。従って、バッファパターン１５０と第１コンタクトプラグ１６０ａの上部面とは実質的に同一平面に位置する。
一例として、図２及び図３に示したように、１６個のパッドパターン１４４が配置される場合、バッファパターン１５０は、第１方向に２層及び３層の階段層に位置するパッドパターン（５〜１２）にオーバーラップする。また、バッファパターン１５０は、第１方向に１層及び４層の階段層に位置するパッドパターン（１〜４、１３〜１６）上には配置されない。
第３層間絶縁膜１５２上に第４層間絶縁膜１７０が具備される。第２〜第４層間絶縁膜（１３２、１５２、１７０）を貫通してチャンネル構造物１３０の上部導電パターン１２８に電気的に連結されるビットラインコンタクトが具備される。第４層間絶縁膜１７０及びビットラインコンタクト上にビットラインが具備される。ビットラインコンタクト及びビットラインはビットライン構造物１７４に提供される。
第４層間絶縁膜１７０上に、第４層間絶縁膜１７０を貫通して第１及び第２コンタクトプラグ（１６０ａ、１６０ｂ）に電気的に連結される上部配線１７６が具備される。上部配線１７６は上部コンタクトプラグ及び導電ラインを含む。
図４〜図１２は、一実施形態による垂直型半導体素子の製造方法を示す断面図である。
図４を参照すると、第１及び第２領域（Ｒ１、Ｒ２）の基板１００上に予備モールド構造物１０８を形成する。
具体的に、基板１００上に絶縁膜１０１及び犠牲膜１０３を交互に繰り返して積層して予備モールド構造物１０８を形成する。例えば、絶縁膜１０１はシリコン酸化物を使用して形成される。例えば、犠牲膜１０３はシリコン窒化物（ＳｉＮ）又はシリコン硼窒化物（ＳｉＢＮ）のような窒化物系列の物質を使用して形成される。
図５を参照すると、第２領域Ｒ２の基板１００上に形成された予備モールド構造物１０８の縁部を段階的にエッチングする。従って、基板１００上に絶縁パターン１０２及び犠牲膜パターン１０４が積層された階段型モールド構造物１０８ａを形成する。第２領域Ｒ２で階段型モールド構造物１０８ａは階段形状を有する。
階段型モールド構造物１０８ａで各階段部位は犠牲膜パターン１０４の上部面が露出する。
図６を参照すると、階段型モールド構造物１０８ａを覆うように第１層間絶縁膜１０６を形成する。第１層間絶縁膜１０６の上部面は平坦化工程を通じて平坦化される。平坦化工程は、化学機械的研磨及び／又はエッチバック工程を含む。
第１領域Ｒ１に備えられた階段型モールド構造物１０８ａを異方性エッチングして、階段型モールド構造物１０８ａを貫通して第１領域の基板１００の表面を露出するチャンネルホールを形成する。チャンネルホールの内部にチャンネル構造物１３０を形成する。本実施形態で、チャンネル構造物１３０の下部に基板１００に接触する半導体パターン１２０を更に形成する。
階段型モールド構造物１０８ａ、チャンネル構造物１３０、及び第１層間絶縁膜１０６上に第２層間絶縁膜１３２を形成する。
図７を参照すると、階段型モールド構造物１０８ａに第１方向に延びる開口部（図示せず）を形成する。開口部の下部面は基板１００の表面が露出する。開口部が形成されるにつれて階段型モールド構造物１０８ａが分離される。
次に、開口部により露出した犠牲膜パターン１０４を除去して絶縁パターン１０２の間にギャップ１３４を形成する。除去工程は湿式エッチング工程又は等方性乾式エッチング工程を含む。
図８を参照すると、ギャップ１３４の内部に導電物質を詰めることによって第１及び第２領域（Ｒ１、Ｒ２）に導電パターン１４０を形成する。この後、開口部内に形成された導電物質を除去する。
従って、絶縁パターン１０２及び導電パターン１４０が積層された積層構造物が形成される。即ち、第１領域Ｒ１には導電パターン構造物が形成され、第２領域Ｒ２には階段形状を有するパッド構造物１４２が形成される。
一実施形態で、ギャップ１３４の高さは各位置別に均一である。従って、ギャップ１３４内に導電物質を容易に詰めることができる。また、後続工程で開口部内に形成される導電物質も容易に除去することができる。
図９を参照すると、第２層間絶縁膜１３２上にバッファ膜を形成し、バッファ膜をパターニングしてバッファパターン１５０を形成する。
一実施形態で、バッファパターン１５０は第１層間絶縁膜１０６に対して高いエッチング選択比を有する絶縁物質を含む。
一実施形態で、バッファパターン１５０は均一な厚さを有するように形成される。
バッファパターン１５０は、第２領域上の第２層間絶縁膜１３２上に形成される。バッファパターン１５０は少なくとも一部のパッドパターン１４４に対向するように配置される。本実施形態で、バッファパターン１５０は後続のコンタクトホール形成工程でオーバーエッチ不良が発生しやすい部位に対向する１つのパターンに形成される。バッファパターン１５０は複数のコンタクトホールの形成部位に対向する。
第２層間絶縁膜１３２上にバッファパターン１５０を覆う第３層間絶縁膜１５２を形成する。この後、バッファパターン１５０の上部面が露出するように第３層間絶縁膜１５２を平坦化する。従って、第３層間絶縁膜１５２はバッファパターン１５０の側壁を囲む。
他の実施形態で、バッファパターン１５０はダマシン工程を通じて形成される。即ち、第２層間絶縁膜の一部分をエッチングしてトレンチを形成し、トレンチの内部にバッファ膜を形成した後、平坦化してバッファパターン１５０を形成する。
図１０及び図１１を参照すると、第３層間絶縁膜１５２、第２層間絶縁膜１３２、バッファパターン１５０、及び第１層間絶縁膜１０６を貫通して各パッドパターン１４４を露出するコンタクトホール（１５４ａ、１５４ｂ）を形成する。
バッファパターン１５０が形成される部位にはバッファパターン１５０、第２層間絶縁膜１３２、及び第１層間絶縁膜１０６を貫通してパッドパターン１４４を露出する第１コンタクトホール１５４ａが形成される。バッファパターン１５０が形成されない部位には第３層間絶縁膜１５２、第２層間絶縁膜１３２、及び第１層間絶縁膜１０６を貫通してパッドパターン１４４を露出する第２コンタクトホール１５４ｂが形成される。
このように、同一なエッチング工程を遂行してそれぞれ異なる高さを有するパッドパターンを露出する複数のコンタクトホール（１５４ａ、１５４ｂ）が共に形成される。ところが、上部層に位置するパッドパターン１４４上の第１層間絶縁膜１０６の厚さと下部層に位置するパッドパターン１４４上の第１層間絶縁膜１０６の厚さとが互いに異なる。従って、コンタクトホール（１５４ａ、１５４ｂ）を形成するためにエッチング工程を遂行する場合、コンタクトホール（１５４ａ、１５４ｂ）の位置によってエッチングされる層間絶縁膜の厚さがそれぞれ変わる。例えば、コンタクトホール（１５４ａ、１５４ｂ）を形成するための、上部層に位置するパッドパターン１４４上の層間絶縁膜のエッチング厚さは相対的に小さく、下部層に位置するパッドパターン１４４上の層間絶縁膜のエッチング厚さは相対的に大きい。
従って、下部層のパッドパターン１４４を露出させるためにエッチング工程を遂行する間、上部層のパッドパターン１４４が過度にエッチングされることになる。パッドパターン１４４が過度にエッチングされると、パッドパターン１４４がパンチング（ｐｕｎｃｈｉｎｇ）される。また、上部層のパッドパターン１４４の過度なエッチングを減少させるためにエッチング厚さを減少させた場合、下部層のパッドパターン１４４が露出しないノットオープン不良が発生することになる。
一方、最上部層のパッドパターン１４４上に最上部コンタクトホールを形成するためのエッチング工程を遂行する際に、最上部コンタクトホールの内部には相対的に多いポリマーＰが詰められる。従って、ポリマーＰが詰められると、コンタクトホールの底面のパッドパターン１４４がこれ以上エッチングされないため、パッドパターン１４４が過度にエッチングされない。従って、最上部層のパッドパターン１４４は過度なエッチングによるパンチング不良が発生しない。
このように、コンタクトホール形成工程で最上部層と最下部層との間に位置するパッドパターン１４４では過度なエッチングによる不良が頻繁に発生することになる。
本実施形態で、バッファパターン１５０は最上部層と最下部層との間に位置するパッドパターン１４４上に対向するように形成される。
他の実施形態で、最上部のコンタクトホール内に形成されるポリマーが不足してパンチング不良が発生することもある。従って、この場合、バッファパターン１５０は最上部層に位置するパッドパターン１４４上に対向するように形成される。
図１０は、第１及び第２コンタクトホールを形成するためのエッチング工程の途中の状態を示す。図１０に示したように、第１コンタクトホール１５４ａが形成される部位はバッファパターン１５０、第２層間絶縁膜１３２、及び第１層間絶縁膜１０６が順次にエッチングされる。また、第２コンタクトホール１５４ｂが形成される部位は第３層間絶縁膜１５２、第２層間絶縁膜１３２、及び第１層間絶縁膜１０６が順次にエッチングされる。ここで、バッファパターン１５０はシリコン酸化物よりも低いエッチング率を有するため、エッチング初期に第１コンタクトホール１５４ａが形成される部位は第２コンタクトホール１５４ｂが形成される部位よりも遅くエッチングされる。一方、最上部の第２コンタクトホール１５４ｂは内部にポリマーが詰められて追加エッチングされない。
この後、続けてエッチング工程を遂行すると、図１１に示したように、上部面にパッドパターン１４４が各々露出する第１及び第２コンタクトホール（１５４ａ、１５４ｂ）が形成される。バッファパターン１５０が備えられることによって、最下部層のパッドパターン１４４を露出させるためにエッチング工程を遂行する間、最下部よりも上に位置するパッドパターン１４４が過度にエッチングされない。また、下部層のパッドパターン１４４が露出するように充分のエッチングを遂行することができるため、コンタクトホールのノットオープン不良が減少する。
エッチング工程を遂行した後に洗浄工程が遂行され、この際に最上部層のコンタクトホール内に含まれるポリマーは除去される。
一方、バッファパターン１５０はパッドパターン１４４で過度なエッチングによる不良が頻繁に発生する部位に対向するように位置するが、その位置は上述したものに限定されるものではない。
図１２を参照すると、第１及び第２コンタクトホール（１５４ａ、１５４ｂ）の内部にそれぞれ第１及び第２コンタクトプラグ（１６０ａ、１６０ｂ）を形成する。
具体的に、第１及び第２コンタクトホール（１５４ａ、１５４ｂ）の側壁及び底面、バッファパターン１５０、及び第３層間絶縁膜１５２上にバリア金属膜を形成し、バリア金属膜上に金属膜を形成した後、第３層間絶縁膜１５２及びバッファパターン１５０の上部面が露出するように平坦化する。
他の実施形態で、平坦化工程で第２層間絶縁膜１３２が露出するように遂行することもできる。従って、平坦化工程で第３層間絶縁膜１５２及びバッファパターン１５０が除去される。この場合、後続工程を同一に遂行すると、後述の図１６に示すものと同一な垂直型半導体素子が製造される。
再び、図１を参照すると、第３層間絶縁膜１５２上に第４層間絶縁膜１７０を形成する。第４層間絶縁膜１７０上に、第２〜第４層間絶縁膜（１３２、１５２、１７０）を貫通して上部導電パターン１２８に電気的に連結されるビットライン構造物１７４を形成する。
また、第４層間絶縁膜１７０上に、第４層間絶縁膜１７０を貫通して第１及び第２コンタクトプラグ（１６０ａ、１６０ｂ）に電気的に連結される上部配線１７６を形成する。
図１３は、一実施形態による垂直型半導体素子の第２例を示す断面図である。
図１３に示した垂直型半導体素子は、第３層間絶縁膜の厚さを除いては、図１に示した垂直型半導体素子と同一である。
図１３を参照すると、第３層間絶縁膜１５２はバッファパターン１５０を覆う形状を有する。即ち、バッファパターン１５０上に第３層間絶縁膜１５２が配置される。第３層間絶縁膜１５２の上部面は平坦である。
一実施形態で、バッファパターン１５０の上部面は第１コンタクトプラグ１６０ａの上部面よりも下に位置する。
図１４及び図１５は、一実施形態による垂直型半導体素子の第２例の製造方法を示す断面図である。
図１４を参照すると、先ず図４〜図８を参照して説明したものと同一な工程を遂行する。第２層間絶縁膜１３２上にバッファ膜を形成し、バッファ膜をパターニングしてバッファパターン１５０を形成する。
第２層間絶縁膜１３２上にバッファパターン１５０を覆う第３層間絶縁膜１５２を形成する。この後、バッファパターン１５０の上部面が露出しないようにしながら第３層間絶縁膜１５２を平坦化する。
この後、バッファパターン１５０が形成される部位に第３層間絶縁膜１５２、バッファパターン１５０、第２層間絶縁膜１３２、及び第１層間絶縁膜１０６を貫通してパッドパターン１４４を露出する第１コンタクトホール１５４ａが形成される。また、バッファパターン１５０が形成されない部位に第３層間絶縁膜１５２、第２層間絶縁膜１３２、及び第１層間絶縁膜１０６を貫通してパッドパターン１４４を露出する第２コンタクトホール１５４ｂが形成される。
図１５を参照すると、第１及び第２コンタクトホール（１５４ａ、１５４ｂ）の内部にそれぞれ第１及び第２コンタクトプラグ（１６０ａ、１６０ｂ）を形成する。
次に、第３層間絶縁膜１５２上に第４層間絶縁膜１７０を形成する。第４層間絶縁膜１７０上に上部導電パターンに電気的に連結されるビットライン構造物１７４と第１及び第２コンタクトプラグ（１６０ａ、１６０ｂ）に電気的に連結される上部配線１７６とを形成する。従って、図１３に示した垂直型半導体素子を製造することができる。
図１６は、一実施形態による垂直型半導体素子の第３例を示す断面図である。
図１６に示した垂直型半導体素子は、バッファパターン及び第３層間絶縁膜が備えられないことを除いては、図１に示した垂直型半導体素子と同一である。
図１６を参照すると、コンタクトプラグ１６０に対向するバッファパターンが備えられない。また、第２層間絶縁膜１３２上に第３層間絶縁膜が備えられない。
図１７及び図１８は、一実施形態による垂直型半導体素子の第３例の製造方法を示す断面図である。
図１７を参照すると、先ず図４〜図８を参照して説明したものと同一な工程を遂行する。第２層間絶縁膜１３２上にバッファ膜を形成し、バッファ膜をパターニングしてバッファパターン１５０を形成する。
この後、第２層間絶縁膜１３２、バッファパターン１５０、及び第１層間絶縁膜１０６を貫通して各パッドパターン１４４を露出するコンタクトホール（１５４ａ、１５４ｂ）を形成する。
即ち、バッファパターン１５０が形成される部位にバッファパターン１５０、第２層間絶縁膜１３２、及び第１層間絶縁膜１０６を貫通してパッドパターン１４４を露出する第１コンタクトホール１５４ａが形成される。バッファパターン１５０が形成されない部位に第２層間絶縁膜１３２及び第１層間絶縁膜１０６を貫通してパッドパターン１４４を露出する第２コンタクトホール１５４ｂが形成される。
図１８を参照すると、第１及び第２コンタクトホール（１５４ａ、１５４ｂ）の内部にコンタクトプラグ１６０を形成する。
具体的に、第１及び第２コンタクトホール（１５４ａ、１５４ｂ）の側壁及び底面、第２層間絶縁膜１３２、及びバッファパターン１５０上にバリア金属膜を形成し、バリア金属膜上に金属膜を形成した後、第２層間絶縁膜１３２の上部面が露出するように平坦化する。平坦化工程でバッファパターン１５０は除去される。従って、コンタクトプラグ１６０はバッファパターンを貫通しない。
次に、第２層間絶縁膜１３２上に第４層間絶縁膜１７０を形成する。第４層間絶縁膜１７０上に、上部導電パターンに電気的に連結されるビットライン構造物１７４とコンタクトプラグ１６０に電気的に連結される上部配線１７６とを形成する。従って、図１６に示した垂直型半導体素子を製造することができる。
図１９は、一実施形態による垂直型半導体素子の第４例を示す断面図である。図２０は、一実施形態による垂直型半導体素子の第４例の他の例を示す断面図である。
図１９及び図２０に示した垂直型半導体素子は、バッファパターンの厚さが位置によって異なるということを除いては、図１に示した垂直型半導体素子と同一である。
図１９を参照すると、バッファパターン１５０ａはコンタクトホールの形成のためのエッチング工程でパッドパターン１４４が過度にエッチングされる各部位によって厚さが異なる。一実施形態で、パッドパターン１４４のパンチング不良が最も多く発生する部位はバッファパターン１５０ａが第１厚さを有し、上記部位に隣接する部位は第１厚さよりも薄い第２厚さを有する。
一例として、バッファパターン１５０ａは、第１コンタクトプラグ１６０ａの形成部位で最上部層と最下部層との間に位置するパッドパターン１４４に対向する部位が第１厚さを有し、最上部層及び最下部層のパッドパターン１４４に対向する部位が第１厚さよりも薄い第２厚さを有する。
一例として、第１方向の階段のうちの中間部位の階段に位置するパッドパターン１４４に対向するバッファパターン１５０ａは最も厚い第１厚さを有する。また、バッファパターン１５０ａの第１厚さを有する部位に隣接する部位は第１厚さよりも薄い厚さを有する。
本実施形態で、図１９に示したように、バッファパターン１５０ａの一部の上部面は第１コンタクトプラグ１６０ａの上部面と同一な高さを有する。
他の実施形態で、図２０に示したように、バッファパターン１５０ａの全体上部面は第１コンタクトプラグ１６０ａの上部面と同一な高さを有する。
図２１〜図２３は、一実施形態による垂直型半導体素子の第４例の製造方法を示す断面図である。
図２１を参照すると、先ず図４〜図８を参照して説明したものと同一な工程を遂行する。第２層間絶縁膜１３２上にバッファ膜を形成し、バッファ膜をパターニングしてバッファパターン１５０ａを形成する。バッファパターン１５０ａは位置によって厚さが異なるように形成される。
一実施形態で、バッファ膜を形成し、エッチングマスクを形成してバッファ膜を一部エッチングする。また、エッチングマスクをトリミングすることでエッチングマスクを一部除去する。また、トリミングされたエッチングマスクを用いてバッファ膜をエッチングする。バッファパターン１５０ａは、縁部が階段形状を有するように形成される。従って、後続工程を通じて図１９に示した垂直型半導体素子を製造することができる。
他の実施形態で、バッファパターン１５０ａはダマシン工程を通じて形成することもできる。即ち、第２層間絶縁膜１３２上に第３層間絶縁膜を形成し、第３層間絶縁膜の一部分をエッチングしてトレンチを形成する。また、トレンチの内部にバッファ膜を形成して平坦化することによって、図２０に示した形状のバッファパターン１５０ａを形成することができる。従って、後続工程を通じて図２０に示した垂直型半導体素子を製造することができる。
図２２を参照すると、バッファパターン１５０ａを覆う第３層間絶縁膜１５２を形成し、バッファパターン１５０ａの上部面が露出するように第３層間絶縁膜１５２を平坦化する。
この後、第３層間絶縁膜１５２、第２層間絶縁膜１３２、バッファパターン１５０ａ、及び第１層間絶縁膜１０６を貫通して各パッドパターン１４４を露出する第１及び第２コンタクトホール（１５４ａ、１５４ｂ）を形成する。
バッファパターン１５０ａが備えられることによって、第１及び第２コンタクトホール（１５４ａ、１５４ｂ）の形成工程でパッドパターン１４４が過度にエッチングされる不良が減少する。
図２３を参照すると、第１及び第２コンタクトホール（１５４ａ、１５４ｂ）の内部にそれぞれ第１及び第２コンタクトプラグ（１６０ａ、１６０ｂ）を形成する。
具体的に、第１及び第２コンタクトホール（１５４ａ、１５４ｂ）の側壁と底面、第３層間絶縁膜１５２、及びバッファパターン１５０ａ上にバリア金属膜を形成し、バリア金属膜上に金属膜を形成した後、第３層間絶縁膜１５２及びバッファパターン１５０ａの上部面が露出するように平坦化する。
他の実施形態で、平坦化工程で第２層間絶縁膜１３２が除去される。従って、平坦化工程で第３層間絶縁膜１５２及びバッファパターン１５０ａが除去される。この場合、後続工程を同一に遂行すると、図１６に示したものと同一な垂直型半導体素子が製造することができる。
この後、第３層間絶縁膜１５２上に第４層間絶縁膜１７０、ビットライン構造物１７４、及び上部配線１７６を形成することによって、図１９に示した半導体素子を製造することができる。
図２４は、一実施形態による垂直型半導体素子の第５例を示す断面図である。図２５は、一実施形態による垂直型半導体素子の第５例の他の例を示す断面図である。
図２４及び図２５に示した垂直型半導体素子は、バッファパターンが少なくとも２層に形成されることを除いては、図１に示した垂直型半導体素子と同一である。
図２４を参照すると、バッファパターンは第１バッファパターン１５１ａ及び第２バッファパターン１５１ｂを含む。第２バッファパターン１５１ｂは、第１バッファパターン１５１ａ上に配置される。第１及び第２バッファパターン（１５１ａ、１５１ｂ）は垂直方向に互いに離隔される。本実施形態で、第２バッファパターン１５１ｂは第１バッファパターン１５１ａにオーバーラップするように配置される。
一実施形態で、第１バッファパターン１５１ａ及び第２バッファパターン１５１ｂは同一な物質で形成されるか又は互いに異なる物質で形成される。
一実施形態で、第１バッファパターン１５１ａ及び第２バッファパターン１５１ｂは同一な厚さで形成されるか又は互いに異なる厚さで形成される。
本実施形態で、パッドパターン１４４のパンチング不良が最も多く発生する部位に第２バッファパターン１５１ｂが追加的に配置される。従って、一部の第１コンタクトプラグ１６０ａは第１バッファパターン１５１ａを貫通し、一部の第１コンタクトプラグ１６０ａ’は第１及び第２バッファパターン（１５１ａ、１５１ｂ）を貫通する。
本実施形態で、バッファパターンは垂直方向に離隔しながら２層以上の複層に形成される。
このように、第１及び第２バッファパターン（１５１ａ、１５１ｂ）を含むことによって、パッドパターン１４４の不良が減少する。
図２５を参照すると、バッファパターンは第１バッファパターン１５１ａ及び第２バッファパターン１５１ｂを含む。本実施形態で、第２バッファパターン１５１ｂは第１バッファパターン１５１ａにオーバーラップしない。
一実施形態で、第１バッファパターン１５１ａ及び第２バッファパターン１５１ｂは同一な物質で形成される。この場合、第１バッファパターン及び第２バッファパターンは互いに異なる厚さを有する。一例として、パッドパターン１４４のパンチング不良が最も多く発生する部位上には相対的に厚いバッファパターンが配置される。
一実施形態で、第１バッファパターン１５１ａ及び第２バッファパターン１５１ｂは互いに異なる物質で形成される。一例として、第１及び第２バッファパターン（１５１ａ、１５１ｂ）はシリコン酸化物をエッチングする工程で互いに異なるエッチング率を有する物質を含む。この場合、第１バッファパターン１５１ａ及び第２バッファパターン１５１ｂは互いに同一な厚さを有するか又は互いに異なる厚さを有する。一実施形態で、パッドパターン１４４のパンチング不良が最も多く発生する部位上には相対的にシリコン酸化物をエッチングする工程でエッチング率がより低い物質を含むバッファパターンが配置される。
このように、第１及び第２バッファパターン（１５１ａ、１５１ｂ）を含むことによって、パッドパターン１４４の不良が減少する。
図２６は、一実施形態による垂直型半導体素子の他の例を示す断面図である。図２７は、一実施形態による垂直型半導体素子の他の例を示す平面図である。図２８は、一実施形態による垂直型半導体素子の更に他の例を示す平面図である。
図２６に示した垂直型半導体素子はバッファパターンが孤立したパターン形状を有することを除いては、図１に示した垂直型半導体素子と同一である。
図２６を参照すると、パッド構造物１４２上に複数のバッファパターン１５０ｂが配置される。バッファパターン１５０ｂは、第１方向の各階段層上に各々配置される。バッファパターン１５０ｂは、少なくとも第１方向に互いに離隔するように配置される。
一実施形態で、図２７に示したように、バッファパターン１５０ｂは第２方向の各階段層上で１つのパターン形状を有する。即ち、各バッファパターンは第２方向に延長される。従って、第２方向の複数の第１コンタクトプラグ１６０ａは１つのバッファパターン１５０ｂを貫通する。この場合、バッファパターン１５０ｂはシリコン酸化物に対して高いエッチング選択比を有する絶縁物質を含む。
他の実施形態で、図２８に示したように、バッファパターン１５０ｂは各パッドパターン１４４上で各々孤立したパターンで形成される。即ち、１つのバッファパターン１５０ｂには１つの第１コンタクトプラグ１６０ａが貫通する。この場合、バッファパターン１５０ｂはシリコン酸化物に対して高いエッチング選択比を有する絶縁物質又は導電物質を含む。一例として、バッファパターンは、シリコン窒化物、アルミニウム酸化物、ポリシリコン、タングステン、タングステン窒化物などを含む。
図２９及び図３０は、一実施形態による垂直型半導体素子の他の例の製造方法を示す断面図である。
図２９を参照すると、先ず図４〜図８を参照して説明したものと同一な工程を遂行する。第２層間絶縁膜１３２上にバッファ膜を形成し、バッファ膜をパターニングしてバッファパターン１５０ｂを形成する。
一実施形態で、バッファパターン１５０ｂは第２方向の各階段層上で１つのパターン形状を有する。他の実施形態で、バッファパターンは各パッドパターン１４４上で各々孤立したパターンの形状を有する。この場合、パッドパターン１４４は絶縁物質又は導電物質を含む。
図３０を参照すると、バッファパターン１５０ｂを覆う第３層間絶縁膜１５２を形成し、バッファパターン１５０ｂの上部面が露出するように第３層間絶縁膜１５２を平坦化する。
この後、第３層間絶縁膜１５２、第２層間絶縁膜１３２、バッファパターン１５０ｂ、及び第１層間絶縁膜１０６を貫通して各パッドパターン１４４に接触する第１及び第２コンタクトプラグ（１６０ａ、１６０ｂ）を形成する。
次に、第３層間絶縁膜１５２上に第４層間絶縁膜１７０、ビットライン構造物１７４、及び上部配線１７６を形成することによって、図２６に示した半導体素子を製造することができる。
図３１は、一実施形態による垂直型半導体素子の第６例を示す断面図である。
図３１に示した垂直型半導体素子はパッドパターンの厚さが第１領域の導電パターンの厚さよりも厚いことを除いては、図１に示した垂直型半導体素子と同一である。
図３１を参照すると、パッド構造物１４２に含まれる導電パターンは導電パターン１４０が延長部位及び露出部位を含み、導電パターンの露出部位はパッドパターン１４４に提供される。
一実施形態で、延長部位及びパッドパターン１４４は互いに異なる厚さを有する。具体的に、パッドパターン１４４は延長部位よりも厚い厚さを有する。従って、パッドパターン１４４上にコンタクトホールを形成する時、パンチングのような不良が減少する。パッドパターン１４４は隆起したパッドパターンと称される。
また、少なくとも一部のパッドパターン１４４上に対向してバッファパターン１５０が具備される。
図示していないが、上述した各実施形態に対して、上記のように隆起したパッドパターンを適用することができる。即ち、パッドパターンの部位の厚さは他の部位の導電パターンよりも厚い。
図３２及び図３３は、一実施形態による垂直型半導体素子の他の例の製造方法を示す断面図である。
先ず、図４及び図５を参照して説明した工程を遂行して、第１及び第２領域（Ｒ１、Ｒ２）の基板１００上に階段型モールド構造物１０８ａを形成する。
図３２を参照すると、階段型モールド構造物の表面上にコンフォーマルに第２犠牲膜１８０を形成する。一実施形態で、第２犠牲膜１８０はシリコン窒化物を含む。
基板の第１領域に形成された階段型モールド構造物を覆うマスクパターン１８２を形成する。この後、第２犠牲膜１８０の上部表面上にプラズマ表面処理工程を遂行する。プラズマ表面処理工程は、第２犠牲膜１８０の上部表面にダメージが加えられるように遂行する。
プラズマ表面処理工程を遂行すると、プラズマが垂直方向に直進性を有しながら印加される。これによって、階段層の側壁部位に形成される第２犠牲膜１８０にはプラズマダメージが殆ど発生しない。一方、第２犠牲膜１８０の平坦な上部面にプラズマダメージが発生する。
即ち、プラズマ処理された部位の第２犠牲膜１８０は、膜の密度が高く、膜内の不純物濃度が増加して低いエッチング率を有する。一方、階段層の側壁に位置するプラズマ処理されていない第２犠牲膜１８０の部位はプラズマ処理された第２犠牲膜１８０よりも高いエッチング率を有する。
図３３を参照すると、各階段層の側壁に形成された第２犠牲膜１８０を選択的に除去する。除去工程は湿式エッチング工程を含む。
各階段層の側壁に形成された第２犠牲膜１８０は相対的にエッチング率が高いため、エッチング工程で速くエッチングされる。一方、プラズマ処理された部位の第２犠牲膜１８０は殆どエッチングされない。従って、階段層の上部面の犠牲膜パターン１０４上には第２犠牲膜パターン１８０ａが形成される。
この後、図６〜図１８を参照して説明したものと実質的に同一な工程を遂行することによって、図２９に示した垂直型半導体素子を形成することができる。但し、図７を参照して説明した工程を通じてギャップを形成する工程で、犠牲膜パターン１０４及び第２犠牲膜パターン１８０ａを共にエッチングする。従って、パッドパターンが形成された部位に生成されるギャップの高さは他の部位のギャップの高さよりも大きい。従って、図８を参照して説明したように、第１導電パターンを形成すると、図３１に示したように、パッドパターン１４４は他の部位の導電パターンよりも厚く形成される。
以上、本発明の実施形態について図面を参照しながら詳細に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的思想から逸脱しない範囲内で多様に変更実施することが可能である。
本発明の垂直型半導体素子は、コンタクトプラグの不良を減少させることができる。垂直型半導体素子は、多様な電子製品に使うことができる。
１００ 基板
１０１ 絶縁膜
１０２ 絶縁パターン
１０３ 犠牲膜
１０４ 犠牲膜パターン
１０６、１３２、１５２、１７０ 第１〜第４層間絶縁膜
１０８ 予備モールド構造物
１０８ａ 階段型モールド構造物
１２０ 半導体パターン
１２２ 誘電膜構造物
１２４ チャンネル
１２６ 埋込絶縁パターン
１２８ 上部導電パターン
１３０ チャンネル構造物
１３４ ギャップ
１４０ 導電パターン
１４２ パッド構造物
１４４ パッドパターン
１５０、１５０ａ、１５０ｂ バッファパターン
１５１ａ、１５１ｂ 第１、第２バッファパターン
１５４ａ、１５４ｂ 第１、第２コンタクトホール
１６０ コンタクトプラグ
１６０ａ、１６０ａ’ 第１コンタクトプラグ
１６０ｂ 第２コンタクトプラグ
１７４ ビットライン構造物
１７６ 上部配線
１８０ 第２犠牲膜
１８２ マスクパターン

Claims (20)

  1. 基板と、
    前記基板上に絶縁パターン及び導電パターンが反復積層された積層構造物と、
    前記積層構造物を覆う層間絶縁膜と、
    前記層間絶縁膜上のバッファパターンと、
    前記バッファパターン及び前記層間絶縁膜を貫通して少なくとも一部のパッドパターンに接触する第１コンタクトプラグと、を備え、
    前記導電パターンは、前記基板の上部面に平行する第１方向に延びて縁部が階段形状を有し、前記縁部の導電パターンの上部面の露出部位により定義される前記パッドパターンを含むことを特徴とする垂直型半導体素子。
  2. 前記バッファパターンは、前記層間絶縁膜に対してエッチング選択比を有する物質を含むことを特徴とする請求項１に記載の垂直型半導体素子。
  3. 前記層間絶縁膜は、シリコン酸化物を含み、
    前記バッファパターンは、エッチング工程で前記シリコン酸化物のエッチング率よりも低いエッチング率を有する物質を含むことを特徴とする請求項１に記載の垂直型半導体素子。
  4. 前記バッファパターンは、少なくとも一部のパッドパターンに対向するように配置されることを特徴とする請求項１に記載の垂直型半導体素子。
  5. 前記バッファパターンは、位置別に均一な厚さを有するか又は位置別に異なる厚さを有することを特徴とする請求項１に記載の垂直型半導体素子。
  6. 前記バッファパターンの第１部分は、第１厚さを有し、
    前記バッファパターンの第２部分は、前記第１厚さよりも薄い第２厚さを有し、
    前記バッファパターンの第１部分は、前記導電パターンの縁部の階段部位の最下部と最上部との間に位置するパッドパターンに対向し、
    前記バッファパターンの第２部分は、前記導電パターンの縁部の階段部位の最下部及び最上部に位置するパッドパターンに対向することを特徴とする請求項５に記載の垂直型半導体素子。
  7. 前記層間絶縁膜のみを貫通して前記パッドパターンの上部面に接触する第２コンタクトプラグを更に含むことを特徴とする請求項１に記載の垂直型半導体素子。
  8. 前記バッファパターンは、前記第１コンタクトプラグ及び前記第２コンタクトプラグの下に位置する前記導電パターンの縁部の階段部位の最下部と最上部との間に位置するパッドパターンに対向する部位に形成されることを特徴とする請求項７に記載の垂直型半導体素子。
  9. 複数の第１コンタクトプラグを更に含み、
    前記複数の第１コンタクトプラグは、１つの前記バッファパターンを貫通することを特徴とする請求項１に記載の垂直型半導体素子。
  10. 前記バッファパターンは、絶縁物質を含むことを特徴とする請求項９に記載の垂直型半導体素子。
  11. 前記バッファパターンは、シリコン酸化物又はアルミニウム酸化物を含むことを特徴とする請求項１０に記載の垂直型半導体素子。
  12. 複数のバッファパターンと、
    複数の第１コンタクトプラグと、を更に含み、
    前記複数の第１コンタクトプラグの１つは、それぞれ前記複数のバッファパターンの１つを貫通することを特徴とする請求項１に記載の垂直型半導体素子。
  13. 前記バッファパターンは、絶縁物質又は導電物質を含むことを特徴とする請求項１２に記載の垂直型半導体素子。
  14. 複数のバッファパターンを更に含み、
    前記複数のバッファパターンは、前記基板の表面に垂直な方向に互いに離隔しながら配置されることを特徴とする請求項１に記載の垂直型半導体素子。
  15. 前記積層構造物を貫通して前記基板の表面に垂直な方向に延びるチャンネル構造物を更に含むことを特徴とする請求項１に記載の垂直型半導体素子。
  16. 基板と、
    前記基板上に絶縁パターン及び導電パターンが反復積層された積層構造物と、
    前記積層構造物を貫通して垂直方向に延びるチャンネル構造物と、
    前記積層構造物を覆う層間絶縁膜と、
    前記層間絶縁膜上の、少なくとも一部のパッドパターンに対向するように配置されたバッファパターンと、
    前記バッファパターン及び前記層間絶縁膜を貫通して少なくとも一部の前記パッドパターンに接触する第１コンタクトプラグと、
    前記層間絶縁膜のみを貫通して少なくとも一部の前記パッドパターンに接触する第２コンタクトプラグと、
    前記第１コンタクトプラグ及び前記第２コンタクトプラグにそれぞれ電気的に連結される上部配線と、を備え、
    前記導電パターンは、前記基板の上部面に平行する第１方向に延びて縁部が階段形状を有し、前記縁部の導電パターンの上部面の露出部位により定義される前記パッドパターンを含むことを特徴とする垂直型半導体素子。
  17. 前記層間絶縁膜は、シリコン酸化物を含み、
    前記バッファパターンは、エッチング工程で前記シリコン酸化物のエッチング率よりも低いエッチング率を有する物質を含むことを特徴とする請求項１６に記載の垂直型半導体素子。
  18. 前記バッファパターンは、位置別に均一な厚さを有するか又は位置別に異なる厚さを有することを特徴とする請求項１６に記載の垂直型半導体素子。
  19. 複数の第１コンタクトプラグを更に含み、
    前記複数の第１コンタクトプラグは、１つの前記バッファパターンを貫通することを特徴とする請求項１６に記載の垂直型半導体素子。
  20. 基板と、
    前記基板上に絶縁パターン及び導電パターンが反復積層された積層構造物と、
    前記積層構造物を覆う層間絶縁膜と、
    前記層間絶縁膜上の、前記層間絶縁膜に対してエッチング選択比を有する物質を含むバッファパターンと、
    前記層間絶縁膜を貫通してそれぞれのパッドパターンの上部面に接触するコンタクトプラグと、を備え、
    前記導電パターンは、前記基板の上部面に平行する第１方向に延びて縁部が階段形状を有し、前記縁部の導電パターンの上部面の露出部位により定義される前記パッドパターンを含み、
    前記コンタクトプラグの少なくとも一部は、前記バッファパターンを貫通することを特徴とする垂直型半導体素子。

JP2020105940A 2019-08-07 2020-06-19 垂直型半導体素子の製造方法 Active JP7633002B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0095885 2019-08-07
KR1020190095885A KR102815080B1 (ko) 2019-08-07 2019-08-07 수직형 반도체 소자

Publications (2)

Publication Number Publication Date
JP2021027332A true JP2021027332A (ja) 2021-02-22
JP7633002B2 JP7633002B2 (ja) 2025-02-19

Family

ID=74188690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020105940A Active JP7633002B2 (ja) 2019-08-07 2020-06-19 垂直型半導体素子の製造方法

Country Status (5)

Country Link
US (1) US11450610B2 (ja)
JP (1) JP7633002B2 (ja)
KR (1) KR102815080B1 (ja)
CN (1) CN112349729A (ja)
DE (1) DE102020110938A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11744080B2 (en) * 2020-07-23 2023-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional memory device with word lines extending through sub-arrays, semiconductor device including the same and method for manufacturing the same
KR20240073508A (ko) * 2022-11-18 2024-05-27 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116014A (ja) * 1995-10-20 1997-05-02 Nippon Steel Corp 半導体装置の製造方法
JP2009212280A (ja) * 2008-03-04 2009-09-17 Toshiba Corp 不揮発性半導体記憶装置の製造方法
US20120077320A1 (en) * 2010-09-27 2012-03-29 Jae-Joo Shim Manufacturing semiconductor devices
JP2015138941A (ja) * 2014-01-24 2015-07-30 株式会社東芝 半導体装置及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532435B1 (ko) * 2003-05-15 2005-11-30 삼성전자주식회사 스토리지 노드 및 저항체를 포함하는 반도체 메모리 소자및 그 제조방법
KR100512051B1 (ko) 2003-11-13 2005-08-31 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
US20070013070A1 (en) * 2005-06-23 2007-01-18 Liang Mong S Semiconductor devices and methods of manufacture thereof
MX2010005807A (es) 2007-11-27 2010-06-09 Monsanto Technology Llc Metodos y composiciones para seleccionar plantas de maiz resistentes a la pudricion de las mazorcas causada por diplodia.
KR20100074634A (ko) 2008-12-24 2010-07-02 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성 방법
KR20120000748A (ko) 2010-06-28 2012-01-04 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR20120067525A (ko) 2010-12-16 2012-06-26 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR101688838B1 (ko) * 2011-01-20 2016-12-22 삼성전자주식회사 연결 구조체 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
KR20140089793A (ko) 2013-01-07 2014-07-16 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102046504B1 (ko) * 2013-01-17 2019-11-19 삼성전자주식회사 수직형 반도체 소자의 패드 구조물 및 배선 구조물
KR20160118114A (ko) * 2015-03-31 2016-10-11 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법
KR102424720B1 (ko) 2015-10-22 2022-07-25 삼성전자주식회사 수직형 메모리 장치 및 이의 제조 방법
US10037482B2 (en) 2016-10-17 2018-07-31 Xerox Corporation Adaptive power states in a distributed raster image processing environment
KR20180107905A (ko) 2017-03-23 2018-10-04 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102421766B1 (ko) * 2017-07-07 2022-07-18 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116014A (ja) * 1995-10-20 1997-05-02 Nippon Steel Corp 半導体装置の製造方法
JP2009212280A (ja) * 2008-03-04 2009-09-17 Toshiba Corp 不揮発性半導体記憶装置の製造方法
US20120077320A1 (en) * 2010-09-27 2012-03-29 Jae-Joo Shim Manufacturing semiconductor devices
JP2015138941A (ja) * 2014-01-24 2015-07-30 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20210043568A1 (en) 2021-02-11
DE102020110938A1 (de) 2021-02-11
CN112349729A (zh) 2021-02-09
US11450610B2 (en) 2022-09-20
KR20210017132A (ko) 2021-02-17
KR102815080B1 (ko) 2025-05-30
JP7633002B2 (ja) 2025-02-19

Similar Documents

Publication Publication Date Title
CN110970441B (zh) 垂直存储器装置
KR102466008B1 (ko) 수직형 반도체 소자 및 이의 제조 방법
KR102565714B1 (ko) 적층 구조체를 갖는 반도체 소자
KR101096186B1 (ko) 패턴의 무너짐을 방지하는 반도체장치 제조 방법
CN102237393A (zh) 半导体器件及其制造方法
KR20120126399A (ko) 비휘발성 메모리 장치 및 그 제조 방법
JP2021118333A (ja) 半導体記憶装置およびその製造方法
CN111312685A (zh) 集成电路（ic）器件
CN108550564A (zh) 形成导电互连结构的方法、导电互连结构以及三维存储器
KR101096188B1 (ko) 매립게이트 및 매립비트라인 형성 방법
JP2021027332A (ja) 垂直型半導体素子
US11342346B2 (en) Semiconductor device including gate layer and vertical structure and method of forming the same
US8017992B2 (en) Flash memory device and method of fabricating the same
KR20240143535A (ko) 집적회로 소자 및 이의 제조 방법
KR101585491B1 (ko) 도전 패턴 구조물 및 그 제조 방법
US20250098162A1 (en) Memory device and method of forming the same
CN1534724A (zh) 自对准接触的侧壁间隔片结构及其形成方法
KR20210032271A (ko) 반도체 장치
US7179744B2 (en) Method for fabricating semiconductor device
US11482448B2 (en) Planarization method of a capping insulating layer, a method of forming a semiconductor device using the same, and a semiconductor device formed thereby
KR102939591B1 (ko) 수직 펜스 구조물들을 갖는 반도체 소자
US20080164511A1 (en) Semiconductor device
TWI497650B (zh) 記憶體及其製造方法
TWI878047B (zh) 記憶體裝置及其製造方法
TWI856815B (zh) 記憶體元件及其形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250206

R150 Certificate of patent or registration of utility model

Ref document number: 7633002

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150