JPH09116014A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 深さが互いに異なる複数のコンタクト孔を同
時に形成する際に、浅いコンタクト孔の底部にある導電
層の突き抜けが生じないようにする。 【解決手段】 浅いコンタクト孔４４を到達させるべき
多結晶シリコン膜３４の上方に、シリコン窒化膜３７を
形成し、シリコン酸化膜からなる層間絶縁膜３３、３６
およびＢＰＳＧ膜４２よりもシリコン窒化膜３７のエッ
チング速度が遅くなる条件でエッチングを施す。このた
め、２つのコンタクト孔４４、４５を形成するのに必要
な時間がほぼ同じになり、多結晶シリコン膜３４の突き
抜けが生じない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、深さと径との少なくとも一方が互い
に異なる複数のコンタクト孔を有する半導体装置の製造
方法に関する。

【０００２】

【従来の技術】半導体装置を製造するに当たっては、深
さと径との少なくとも一方が互いに異なる複数のコンタ
クト孔を形成することがある。図７〜８は、シリコン基
板の表面部に検出された不純物拡散層とビット線とを接
続するためのコンタクト孔と、ビット線と同一層の導電
層で形成された配線とセルプレートとをメモリセルアレ
イの端部において接続するためのコンタクト孔とを有す
るＤＲＡＭの製造方法の一従来例を示している。

【０００３】この一従来例では、まず、図７（ａ）に示
すように、シリコン基板１１に不純物拡散層１２を形成
し、さらに、シリコン酸化膜からなる層間絶縁膜１３を
シリコン基板１１上に形成した後、膜厚１５０ｎｍ程度
の多結晶シリコン膜１４を減圧ＣＶＤ法で層間絶縁膜１
３上に堆積させる。

【０００４】次に、図７（ｂ）に示すように、ＰＯＣｌ
₃ の蒸気に曝してこの蒸気からリンを熱拡散させるプレ
デポジション法によって、リンを６×１０²⁰ (atoms/cm
³ )程度の濃度で多結晶シリコン膜１４中に導入して、
この多結晶シリコン膜１４の電気抵抗を低減させる。

【０００５】次に、図７（ｃ）に示すように、通常のリ
ソグラフィによって、セルプレートのパターンのレジス
ト１５を多結晶シリコン膜１４上に形成する。

【０００６】次に、図７（ｄ）に示すように、ＥＣＲ放
電方式を利用したドライエッチング装置を用いて、マイ
クロ波パワー８００Ｗ、高周波パワー２０Ｗ、圧力３ｍ
Ｔｏｒｒ、ガスＣｌ₂ ／Ｏ₂ ＝３６／４ｓｃｃｍのプラ
ズマ生成条件で、レジスト１５をマスクにして、多結晶
シリコン膜１４をエッチングする。その後、レジスト１
５を除去してから、膜厚が１００ｎｍ程度で不純物濃度
が低いシリコン酸化膜からなる層間絶縁膜１６を堆積さ
せ、引き続き、Ｏ₃ ＋ＴＥＯＳを原料として、膜厚が５
００ｎｍ程度でＢ₂ Ｏ₃ ／Ｐ₂ Ｏ₅ ＝１３／１４重量％
であるＢＰＳＧ膜１７を常圧ＣＶＤ法で堆積させる。そ
して、９００℃の温度でＢＰＳＧ膜１７をリフローさせ
て、このＢＰＳＧ膜１７の表面を平坦化させる。

【０００７】次に、図８（ａ）に示すように、ビット線
と同一層の導電層で形成された配線とセルプレートであ
る多結晶シリコン膜１４とをメモリセルアレイの端部に
おいて接続するためのコンタクト孔、つまり深さが相対
的に浅いコンタクト孔のパターンのレジスト２１をＢＰ
ＳＧ膜１７上に形成する。そして、レジスト２１をマス
クにした通常のドライエッチングによって、多結晶シリ
コン膜１４に達するコンタクト孔２２を形成する。

【０００８】次に、図８（ｂ）に示すように、レジスト
２１を除去した後、今度は、メモリセル内の不純物拡散
層１２とビット線とを接続するためのコンタクト孔、つ
まり深さが相対的に深いコンタクト孔のパターンのレジ
スト２３をＢＰＳＧ膜１７上に形成する。そして、レジ
スト２３をマスクにした通常のドライエッチングによっ
て、不純物拡散層１２に達するコンタクト孔２４を形成
し、さらに、従来公知の工程を経て、このＤＲＡＭを完
成させる。

【０００９】

【発明が解決しようとする課題】ところで、半導体素子
の微細化が進展すると、コンタクト孔の径が縮小される
一方で、配線間耐圧を低下させないようにするために、
層間絶縁膜の膜厚を小さくするには限界がある。このた
め、微細化の進展に伴って、層間絶縁膜に形成するコン
タクト孔のアスペクト比が高くなってきている。

【００１０】一方、ＤＲＡＭなどの半導体装置では、大
容量化のために素子の微細化が進展してもメモリセル容
量を減少させないために、積層容量（スタック）型など
の３次元構造のメモリセル構造が採用されてきている。
このため、ウェハ上の位置による層間絶縁膜１３やＢＰ
ＳＧ膜１７の膜厚のばらつきが大きく、コンタクト孔２
２のうちで最も浅いものとコンタクト孔２４のうちで最
も深いものとの間には、３〜４倍の深さの差が生じる場
合がある。

【００１１】この結果、もし、コンタクト孔２２、２４
を同時に形成すると、コンタクト孔２４が不純物拡散層
１２に到達するまでの間に、コンタクト孔２２が既に到
達している多結晶シリコン膜１４に４００〜５００％の
オーバーエッチングが加えられる。従って、多結晶シリ
コン膜１４に対する層間絶縁膜１３やＢＰＳＧ膜１７の
エッチング選択比として、非常に高い値が要求される。

【００１２】しかし、上述のエッチング選択比を高める
ために、ドライエッチングに際しての圧力やガス比を最
適化し且つ平行平板型の放電方式のドライエッチング装
置などにおける下部電極の温度を低くすると、特に、ア
スペクト比が高い場合は、コンタクト孔２２、２４が底
部に向かって先細りになり、且つコンタクト孔２２、２
４の側面が弓なりに湾曲するという形状の悪化を生じ
る。

【００１３】このため、コンタクト孔２２、２４の底面
積が減少し、且つコンタクト孔２２、２４の側面におけ
るビット線などの配線の被覆性が低下し、その結果、コ
ンタクト抵抗が上昇して、ＤＲＡＭの動作速度が低下し
てしまう。逆に、コンタクト孔２２、２４の形状の悪化
を防止しようとすると、多結晶シリコン膜１４に対する
層間絶縁膜１３やＢＰＳＧ膜１７のエッチング選択比が
低くなり、多結晶シリコン膜１４のエッチング量が５０
０〜１５００Åにも達することになってしまう。

【００１４】この結果、図９に示すように、コンタクト
孔２２が多結晶シリコン膜１４を貫通し、多結晶シリコ
ン膜１４とそれよりも下層の多結晶シリコン膜２５とが
短絡したり、仮にコンタクト孔２２が多結晶シリコン膜
１４を貫通しなくても、エッチングで炭素が注入された
部分（ＳｉＣ層）をライトエッチングで除去する際の多
結晶シリコン膜１４の膜厚余裕が減少したりして、ＤＲ
ＡＭの信頼性を低下させていた。

【００１５】このような理由によって、深さが互いに異
なる複数のコンタクト孔を開孔する場合には、上述の一
従来例のように、２回以上のリソグラフィ工程によって
異なるパターンのレジスト２１、２３を形成し、且つ２
回以上のエッチング工程によってコンタクト孔２２、２
４を別個に形成している。しかし、コンタクト孔２２、
２４の形成のために２回以上ずつのリソグラフィ工程お
よびエッチング工程を実行しているので、総工程数が多
くて、ＤＲＡＭを低コストで製造することが困難であっ
た。

【００１６】また、２回以上のリソグラフィ工程によっ
て異なるパターンのレジスト２１、２３を形成すると、
コンタクト孔２２、２４どうしの合わせずれなどによっ
て歩留りが低下し、このことによっても、ＤＲＡＭを低
コストで製造することが困難であった。

【００１７】なお、以上の一従来例はコンタクト孔２
２、２４どうしで深さが異なっている場合であるが、コ
ンタクト孔どうしで深さが等しくても径が異なっていれ
ば、これらのコンタクト孔を同時に形成すると、マイク
ロローディング効果によって、径の小さいコンタクト孔
が多結晶シリコン膜などに到達するまでの間、径の大き
いコンタクト孔が既に到達している多結晶シリコン膜に
同様にオーバーエッチングが加えられる。

【００１８】そこで、本発明の目的は、深さと径との少
なくとも一方が互いに異なる複数のコンタクト孔を有す
る半導体装置を製造するに際して、深さの浅いコンタク
ト孔および径の大きいコンタクト孔を到達させた導電層
のエッチング量を少なくし且つコンタクト孔の形状の悪
化を防止しつつ、総工程数を少なくし、コンタクト孔ど
うしの合わせずれなどによる歩留りの低下を抑制するこ
ともできて、信頼性が高く動作速度も速い半導体装置を
低コストで製造することができる半導体装置の製造方法
を提供することである。

【００１９】

【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法は、第１のコンタク
ト孔と、この第１のコンタクト孔よりも相対的に深さが
浅い第２のコンタクト孔とを有する半導体装置の製造方
法において、前記第１のコンタクト孔が形成される部分
での膜厚が前記第２のコンタクト孔が形成される部分で
の膜厚よりも大きい第１の膜と、この第１の膜とは異な
る材料からなる膜を少なくとも含み且つ前記第２のコン
タクト孔が形成される部分での膜厚が前記第１のコンタ
クト孔が形成される部分での膜厚よりも大きい第２の膜
とを形成する工程と、前記第１のコンタクト孔および前
記第２のコンタクト孔の開孔パターンを有するマスクを
用い、前記第１の膜よりも前記第２の膜のエッチング速
度が遅くなる条件でエッチングを施し、前記第１の膜お
よび前記第２の膜に前記第１のコンタクト孔および前記
第２のコンタクト孔を同時に形成する工程とを有する。

【００２０】本発明の一態様においては、前記第２の膜
を前記第２のコンタクト孔が形成される部分に形成し、
前記第１のコンタクト孔が形成される部分に形成しない
ようにする。

【００２１】本発明の一態様においては、前記第１の膜
が、複数の膜からなる複合膜である。

【００２２】別の観点では、本発明の半導体装置の製造
方法は、下層導電層に達する第１のコンタクト孔と、上
層導電層に達し且つ前記第１のコンタクト孔よりも相対
的に深さが浅い第２のコンタクト孔とを有する半導体装
置の製造方法において、前記下層導電層上に、第１の絶
縁膜およびこの第１の絶縁膜とは異なる材料からなる第
２の絶縁膜を順次形成する工程と、前記第２の絶縁膜上
に前記上層導電層をパターン形成する工程と、しかる
後、第３の絶縁膜を全面に形成する工程と、前記第１の
コンタクト孔および前記第２のコンタクト孔の開孔パタ
ーンを有するマスクを用い、前記第３の絶縁膜よりも前
記上層導電層のエッチング速度が遅くなる条件で、前記
第１のコンタクト孔内の前記第２の絶縁膜がすべて除去
されるまでエッチングを施す工程と、前記第１のコンタ
クト孔および前記第２のコンタクト孔の開孔パターンを
有するマスクを用い、前記第１の絶縁膜よりも前記第２
の絶縁膜のエッチング速度が遅くなる条件で、前記第１
のコンタクト孔内の前記第１の絶縁膜がすべて除去され
て前記下層導電層が露出するまでエッチングを施す工程
とを有する。

【００２３】本発明の一態様においては、前記上層導電
層が多結晶シリコン膜であり、前記第１の絶縁膜がシリ
コン酸化膜であり、且つ、前記第２の絶縁膜がシリコン
窒化膜である。

【００２４】本発明の一態様においては、前記第１のコ
ンタクト孔内の前記第２の絶縁膜がすべて除去されるま
でエッチングを施す工程においては、一酸化炭素を含有
しないガスを用いてエッチングを行い、前記下層導電層
が露出するまでエッチングを施す工程においては、一酸
化炭素を含有するガスを用いてエッチングを行う。

【００２５】本発明の一態様においては、プラズマ中に
おける波長３３６ｎｍの発光強度の減衰によって、前記
第１のコンタクト孔内の前記第２の絶縁膜がすべて除去
されたことを検出する。

【００２６】本発明の一態様においては、前記第２のコ
ンタクト孔は、前記第１のコンタクト孔よりも相対的に
径が大きいコンタクト孔である。

【００２７】本発明の半導体装置の製造方法では、深さ
が互いに異なる複数のコンタクト孔を同時に形成してい
るので、これら複数のコンタクト孔を形成するためのリ
ソグラフィ工程およびエッチング工程が１回ずつでよ
い。

【００２８】しかも、本発明によると、エッチング速度
が互いに異なる第１および第２の膜を膜厚を調節して形
成しているため、浅いコンタクト孔を形成するのに必要
なエッチング時間は、深いコンタクト孔を形成するのに
必要なエッチング時間よりも長くなる。従って、コンタ
クト孔の底部にある導電層に対する層間絶縁膜のエッチ
ング選択比を高めなくても、深さが互いに異なる複数の
コンタクト孔を形成するための時間（または、径が互い
に異なる複数のコンタクト孔を形成するための時間）を
互いに等しくすることができる。よって、深さの浅いコ
ンタクト孔（または、径の大きいコンタクト孔）の底部
にある導電層のエッチング量を少なくすることができ、
エッチングで炭素が注入された部分をライトエッチング
で除去する際の導電層の膜厚余裕を拡大させることもで
きる。

【００２９】また、別の観点による本発明では、最初に
第３の絶縁膜よりも上層導電層のエッチング速度が遅く
なる条件でエッチングを施すので、第２の絶縁膜は第２
のコンタクト孔よりも第１のコンタクト孔で早く除去さ
れる。そして、第１のコンタクト孔内の第２の絶縁膜が
すべて除去された後は、第１の絶縁膜よりも第２の絶縁
膜のエッチング速度が遅くなる条件でエッチングを施
す。従って、第２のコンタクト孔が上層導電層を貫通し
たとしても、第２のコンタクト孔内の第２の絶縁膜がエ
ッチングストッパとして機能するため、上層導電層の下
に別の導電層が形成されていたとしても、第２のコンタ
クト孔がこの導電層にまで達することがほとんどなくな
る。

【００３０】また、プラズマ中における波長３３６ｎｍ
の発光強度の減衰によって、第２の絶縁膜の除去を検出
する場合には、シリコン窒化膜などの第２の絶縁膜がす
べて除去された時点を正確に検出することができるの
で、エッチングの切替えを正確に行うことができる。

【００３１】

【発明の実施の形態】以下、本発明を実施形態につき図
面を参照して説明する。

【００３２】図１〜２は、本発明をＤＲＡＭの製造に適
用した第１の実施形態を工程順に示す断面図である。こ
のＤＲＡＭは、メモリセルを構成するＭＯＳトランジス
タのソース・ドレインである不純物拡散層の一方とビッ
ト線とを接続するためのコンタクト孔、および、ビット
線と同一層の導電層で形成された配線とメモリセルキャ
パシタのセルプレートとをメモリセルアレイの端部にお
いて接続するためのコンタクト孔を有する。

【００３３】本実施形態のＤＲＡＭを製造するには、ま
ず、図１（ａ）に示すように、シリコン基板３１の表面
部にＤＲＡＭメモリセルを構成するＭＯＳトランジスタ
のソース・ドレインである一対の不純物拡散層３２を形
成する。なお、図中には一対の不純物拡散層３２の一方
のみが表れており、他方の不純物拡散層やＭＯＳトラン
ジスタのゲート電極は表れていない。しかる後、シリコ
ン酸化膜からなる膜厚５００ｎｍ〜１０００ｎｍ程度の
層間絶縁膜３３をシリコン基板３１上に形成してから、
膜厚１５０ｎｍ程度の多結晶シリコン膜３４を減圧ＣＶ
Ｄ法で層間絶縁膜３３上に堆積させる。なお、多結晶シ
リコン膜３４は図示しない領域において不純物拡散層３
４の他方とコンタクト孔（図示せず）を介して接続され
ているものとする。

【００３４】次に、図１（ｂ）に示すように、ＰＯＣｌ
₃ の蒸気に曝してこの蒸気からリンを熱拡散させるプレ
デポジション法によって、リンを１２×１０²⁰ (atoms/
cm³) 程度の濃度で多結晶シリコン膜３４中に導入し
て、この多結晶シリコン膜３４の電気抵抗を低減させ
る。

【００３５】次に、図１（ｃ）に示すように、通常のフ
ォトリソグラフィによって、セルプレート形状の被覆パ
ターンを有するレジスト（フォトレジスト）３５を多結
晶シリコン膜３４上に形成する。

【００３６】次に、図１（ｄ）に示すように、ＥＣＲ放
電方式を利用したドライエッチング装置を用いて、マイ
クロ波パワー８００Ｗ、高周波パワー２０Ｗ、圧力３ｍ
Ｔｏｒｒ、ガスＣｌ₂ ／Ｏ₂ ＝３６／４ｓｃｃｍのプラ
ズマ生成条件で、レジスト３５をマスクにして、多結晶
シリコン膜３４をセルプレート形状にエッチング加工す
る。

【００３７】次に、図２（ａ）に示すように、レジスト
３５を除去した後、膜厚１００ｎｍ程度で不純物濃度が
低いシリコン酸化膜からなる層間絶縁膜３６を堆積さ
せ、引き続き、膜厚１００ｎｍ程度のシリコン窒化膜３
７を堆積させる。

【００３８】次に、図２（ｂ）に示すように、ビット線
と同一層の導電層で形成された配線とセルプレートであ
る多結晶シリコン膜３４とをメモリセルアレイの端部に
おいて接続するためのコンタクト孔、つまり深さが相対
的に浅いコンタクト孔を形成すべき部分のシリコン窒化
膜３７上に、コンタクト孔の直径である０．５μｍより
も一辺が０．２μｍだけ大きい０．７×０．７μｍ² の
四角形パターンを有するレジスト４１を形成する。

【００３９】そして、平行平板型の放電方式のドライエ
ッチング装置を用いて、高周波パワー１００Ｗ、圧力５
００ｍＴｏｒｒ、ガスＳＦ₆ ／Ｈｅ＝３０／１００ｓｃ
ｃｍのプラズマ生成条件で、レジスト４１をマスクにし
て、シリコン窒化膜３７のみをエッチングする。

【００４０】次に、図２（ｃ）に示すように、レジスト
４１を除去した後、シリコン酸化膜からなる層間絶縁膜
として、膜厚が５００ｎｍ程度でＢ₂ Ｏ₃ ／Ｐ₂ Ｏ₅ ＝
１３／１４重量％であるＢＰＳＧ膜４２をＣＶＤ法で全
面に堆積させる。そして、９００℃の温度でＢＰＳＧ膜
４２をリフローさせ、このＢＰＳＧ膜４２の表面を平坦
化させて、後に形成するビット線およびその他の配線の
加工性を向上させる。

【００４１】その後、ビット線と同一層の導電層で形成
された配線とセルプレートである多結晶シリコン膜３４
とをメモリセルアレイの端部において接続するためのコ
ンタクト孔、つまり深さが相対的に浅いコンタクト孔
（第２のコンタクト孔）と、不純物拡散層３２とビット
線とを接続するためのコンタクト孔、つまり深さが相対
的に深いコンタクト孔（第１のコンタクト孔）との両方
の開孔パターンを有するレジスト４３を、通常のリソグ
ラフィによって、ＢＰＳＧ膜４２上に形成する。

【００４２】次に、図２（ｄ）に示すように、平行平板
型の放電方式のドライエッチング装置を用いて、第１の
コンタクト孔のように深くてアスペクト比が高いコンタ
クト孔でも垂直形状に加工することができる条件、例え
ば高周波電力７５０Ｗ、圧力５００ｍＴｏｒｒ、ガスＡ
ｒ／ＣＦ₄ ／ＣＨＦ₃ ＝８００／６０／６０ｓｃｃｍの
プラズマ生成条件で、レジスト４３をマスクにしたエッ
チングを行って、コンタクト孔４４、４５を形成する。

【００４３】ところで、コンタクト孔４４、４５を形成
するための上述のエッチング条件では、シリコン酸化膜
からなる層間絶縁膜３３、３６およびＢＰＳＧ膜４２の
エッチング速度が１μｍ／分であり、シリコン窒化膜３
７のエッチング速度が０．２μｍ／分である。

【００４４】従って、これらのエッチング速度の比を考
慮すると、直径が互いに等しいコンタクト孔４４、４５
では、深さの差の１／５の膜厚を有するシリコン窒化膜
３７を形成しておけば、コンタクト孔４４、４５の形成
時間が互いに等しくなる。そして、シリコン窒化膜３７
の膜厚が１００ｎｍ程度であるので、コンタクト孔４
４、４５の深さどうしに５００ｎｍ程度の差があって
も、コンタクト孔４４、４５の形成時間が互いに等しく
なる。

【００４５】その後、レジスト４３を除去し、さらに、
コンタクト孔４４、４５にビット線などの配線を形成す
るなど従来公知の工程を経て、このＤＲＡＭを完成させ
る。

【００４６】なお、本実施形態において、シリコン窒化
膜３７に代えて、シリコン酸化膜とは異なる材料からな
る膜、例えばタングステンシリサイド膜や多結晶シリコ
ン膜などの導電膜などを用いることができる。このよう
にシリコン酸化膜とは異なる材料からなる膜を用いるこ
とにより、その膜のエッチング速度がシリコン酸化膜よ
りも遅くなる条件を設定することができる。

【００４７】また、本実施形態では、コンタクト孔４４
が形成される部分にシリコン窒化膜３７を形成し、コン
タクト孔４５が形成される部分にはシリコン窒化膜３７
を形成しなかった。しかし、コンタクト孔４５が形成さ
れる部分にもシリコン窒化膜３７を形成してよく、この
場合は、コンタクト孔４４が形成する部分のシリコン窒
化膜３７の膜厚をより大きくすればよい。なお、コンタ
クト孔４４が形成される部分とコンタクト孔４５が形成
される部分にシリコン窒化膜３７を連続的に形成する場
合には、配線間の短絡を防止するためにシリコン窒化膜
３７のような絶縁膜を形成しなければならない。

【００４８】このように、本実施形態によると、深さが
互いに異なる複数のコンタクト孔４４、４５を形成する
ためのリソグラフィ工程およびエッチング工程を１回ず
つ行えばよいので、総工程数が少なくてすむ。従って、
複数回のリソグラフィ工程を実行することによるコンタ
クト孔４４、４５どうしの合わせずれなどによる歩留り
の低下を抑制することもできるので、ＤＲＡＭを低コス
トで製造することができる。

【００４９】しかも、深さの浅いコンタクト孔４４の底
部にある多結晶シリコン膜３４のエッチング量を少なく
することができるので、コンタクト孔４４が多結晶シリ
コン膜３４を貫通して多結晶シリコン膜３４とその下層
の導電層とが電気的に短絡するのを防止できる。また、
多結晶シリコン膜３４のオーバーエッチングをほとんど
行わなくてよいので、コンタクト孔４４を形成するとき
のエッチングで炭素が注入された部分をライトエッチン
グで除去する際の多結晶シリコン膜３４の膜厚余裕を拡
大させることもできる。従って、信頼性の高いＤＲＡＭ
を得ることができる。

【００５０】また、多結晶シリコン膜３４に対する層間
絶縁膜３３、３６およびＢＰＳＧ膜４２のエッチング選
択比を高めなくても、浅いコンタクト孔４４の底部の多
結晶シリコン膜３４のエッチング量を少なくすることが
可能であるので、コンタクト孔４４の形状の悪化を防止
し、且つコンタクト抵抗の上昇を防止して、動作速度の
速いＤＲＡＭを得ることができる。

【００５１】次に、本発明をＤＲＡＭの製造に適用した
第２の実施形態について、図３〜４を参照して説明す
る。

【００５２】この第２の実施形態のＤＲＡＭを製造する
には、まず、図３（ａ）に示すように、シリコン基板５
１に不純物拡散層５２を形成し、さらに、シリコン酸化
膜からなる層間絶縁膜５３をシリコン基板５１上に形成
した後、膜厚１５０ｎｍ程度の多結晶シリコン膜５４を
減圧ＣＶＤ法で層間絶縁膜５３上に堆積させる。

【００５３】次に、図３（ｂ）に示すように、ＰＯＣｌ
₃ の蒸気に曝してこの蒸気からリンを熱拡散させるプレ
デポジション法によって、リンを１２×１０²⁰ (atoms/
cm³) 程度の濃度で多結晶シリコン膜３４中に導入し
て、この多結晶シリコン膜３４の電気抵抗を低減させ
る。

【００５４】次に、図３（ｃ）に示すように、膜厚２０
０ｎｍ程度のシリコン窒化膜５５を減圧ＣＶＤ法で多結
晶シリコン膜５４上の全面に堆積させ、引き続き、通常
のリソグラフィによって、セルプレート形状の被覆パタ
ーンを有するレジスト５６を絶縁膜５５上に形成する。
そして、ＥＣＲ放電方式を利用したドライエッチング装
置を用い、レジスト５６をマスクにして、シリコン窒化
膜５５と多結晶シリコン膜５４とを２段階でエッチング
する。

【００５５】このとき、シリコン窒化膜５５をエッチン
グするために、マイクロ波パワー８００Ｗ、高周波パワ
ー２０Ｗ、圧力３ｍＴｏｒｒ、ガスＣＦ₄ ＝４０ｓｃｃ
ｍのプラズマ生成条件を用いる。また、多結晶シリコン
膜５４をエッチングするために、マイクロ波パワー８０
０Ｗ、高周波パワー２０Ｗ、圧力３ｍＴｏｒｒ、ガスＣ
ｌ₂ ／Ｏ₂ ＝３６／４ｓｃｃｍのプラズマ生成条件を用
いる。

【００５６】次に、図４（ａ）に示すように、レジスト
５６を除去した後、膜厚１００ｎｍ程度で不純物濃度が
低いシリコン酸化膜からなる層間絶縁膜５７を堆積さ
せ、引き続き、シリコン酸化膜からなる層間絶縁膜とし
て、膜厚５００ｎｍ程度でＢ₂Ｏ₃ ／Ｐ₂ Ｏ₅ ＝１３／
１４重量％であるＢＰＳＧ膜６１をＣＶＤ法で堆積させ
る。そして、９００℃の温度でＢＰＳＧ膜６１をリフロ
ーさせ、このＢＰＳＧ膜６１の表面を平坦化させて、後
に形成するビット線およびその他の配線の加工性を向上
させる。

【００５７】次に、図４（ｂ）に示すように、ビット線
と同一層の導電層で形成された配線とセルプレートであ
る多結晶シリコン膜５４とをメモリセルアレイの端部に
おいて接続するためのコンタクト孔、つまり深さが相対
的に浅いコンタクト孔（第２のコンタクト孔）と、不純
物拡散層５２とビット線とを接続するためのコンタクト
孔、つまり相対的に深いコンタクト孔（第１のコンタク
ト孔）との両方の開孔パターンを有するレジスト６２
を、通常のリソグラフィによって、ＢＰＳＧ膜６１上に
形成する。

【００５８】次に、図４（ｃ）に示すように、平行平板
型の放電方式のドライエッチング装置を用いて、第１の
コンタクト孔のように深くてアスペクト比が高いコンタ
クト孔でも垂直形状に加工することができる条件、例え
ば高周波パワー７５０Ｗ、圧力５００ｍＴｏｒｒ、ガス
Ａｒ／ＣＦ₄ ／ＣＨＦ₃ ＝８００／６０／６０ｓｃｃｍ
のプラズマ生成条件で、レジスト６２をマスクにしたエ
ッチングを行って、コンタクト孔６３、６４を形成す
る。

【００５９】ところで、コンタクト孔６３、６４を形成
するための上述のエッチング条件では、シリコン酸化膜
からなる層間絶縁膜５３、５７およびＢＰＳＧ膜６１の
エッチング速度が０．５μｍ／分であり、シリコン窒化
膜５５のエッチング速度が０．２μｍ／分である。

【００６０】従って、これらのエッチング速度の比を考
慮すると、直径が互いに等しいコンタクト孔６３、６４
では、深さの差の２／５の膜厚を有するシリコン窒化膜
５５を形成しておけば、コンタクト孔６３、６４の形成
時間が互いに等しくなる。そして、シリコン窒化膜５５
の膜厚が２００ｎｍ程度であるので、コンタクト孔６
３、６４の深さどうしに５００ｎｍ程度の差があって
も、コンタクト孔６３、６４の形成時間が互いに等しく
なる。

【００６１】その後、レジスト６２を除去し、さらに、
コンタクト孔４４、４５にビット線などの配線を形成す
るなど従来公知の工程を経て、このＤＲＡＭを完成させ
る。

【００６２】また、上記第１および第２実施形態では、
浅いコンタクト孔４４、６３と深いコンタクト孔４５、
６４との２種類の深さのコンタクト孔しか形成していな
いが、３種類以上の深さのコンタクト孔を形成し、コン
タクト孔の深さが浅くなるに連れて、その上方に形成す
るシリコン窒化膜の膜厚を厚くしてもよい。

【００６３】次に、本発明の第３の実施形態について、
図５〜６を参照して説明する。

【００６４】この第３の実施形態の半導体装置を製造す
るには、まず、図５（ａ）に示すようシリコン基板７１
の表面部に不純物拡散層７２を形成してから、膜厚０．
２〜１．２μｍ程度のシリコン酸化膜７３をシリコン基
板７１上の全面に堆積させる。そして、シリコン酸化膜
７３上に膜厚１００〜３００ｎｍ程度の多結晶シリコン
膜７４をパターン形成した後、膜厚２０〜２００ｎｍ程
度のシリコン窒化膜７５を全面に堆積させる。

【００６５】その後、シリコン窒化膜７５上に膜厚１０
０〜３００ｎｍ程度の多結晶シリコン膜７６をパターン
形成した後、膜厚０．２〜１．２μｍ程度のシリコン酸
化膜７７を全面に堆積させる。このとき、多結晶シリコ
ン膜７４上に多結晶シリコン膜７６が部分的に重なって
形成される。しかる後、多結晶シリコン膜７６および不
純物拡散層７２に到達させるべきコンタクト孔の開孔パ
ターンを有する膜厚１．０〜２．０μｍ程度のレジスト
８１をシリコン酸化膜７７上に形成する。

【００６６】次に、図５（ｂ）に示すように、レジスト
８１をマスクにして、多結晶シリコン膜７６および不純
物拡散層７２に到達させるべきコンタクト孔８２、８３
を形成するためのエッチングを開始する。

【００６７】このエッチングは２段階からなり、コンタ
クト孔８３内のシリコン窒化膜７５がすべて除去される
までの第１段階では、高周波パワー６００〜１０００
Ｗ、圧力２００〜５００ｍＴｏｒｒ、ガスＣＨＦ₃ ／Ｃ
Ｆ₄ ／Ａｒ＝５〜２０／５〜２０／５０〜３００ｓｃｃ
ｍの条件でエッチングを行う。このとき、多結晶シリコ
ン膜７６に対するシリコン酸化膜７７のエッチング選択
比は５〜２０程度であり、シリコン窒化膜７５に対する
シリコン酸化膜７７のエッチング選択比は１〜２程度で
ある。

【００６８】また、図５（ｃ）に示すように、コンタク
ト孔８３内のシリコン酸化膜７５がすべて除去された後
の第２段階では、ガスに１０〜１００ｓｃｃｍのＣＯ
（一酸化炭素）を添加する以外は上述の第１段階のエッ
チングと同じ条件でエッチングを行う。このときの、シ
リコン窒化膜７５に対するシリコン酸化膜７３のエッチ
ング選択比は１０〜２０程度である。

【００６９】従って、第１段階のエッチングにより、シ
リコン窒化膜７５はコンタクト孔８２よりもコンタクト
孔８３で早くすべて除去されてシリコン酸化膜７３が露
出する。また、コンタクト孔８３の底部にシリコン酸化
膜７３が露出した時点で、図５（ｂ）に示したよりも多
結晶シリコン膜７６が過度にエッチングされて、コンタ
クト孔８２が多結晶シリコン膜７６を貫通したとして
も、第２段階のエッチングではシリコン窒化膜７５がエ
ッチングストッパになる。このため、コンタクト孔８２
は多結晶シリコン膜７４には到達せず（つまり、コンタ
クト孔８２内のシリコン窒化膜７５はすべて除去される
ことなく）、多結晶シリコン膜７６と多結晶シリコン膜
７４との電気的な短絡を防止することができる。

【００７０】なお、第１段階のエッチングから第２段階
のエッチングへの切替え、つまり第１段階のエッチング
の終点検出は、プラズマ中における波長３３６ｎｍの発
光強度つまりＮＨの発光強度を観測することによって行
う。

【００７１】即ち、シリコン酸化膜７７のエッチング中
は、図６中のデータａで示すように、波長３３６ｎｍの
発光強度は弱い。そして、コンタクト孔８３中でシリコ
ン窒化膜７５をエッチングし始めると、図６中のデータ
ｂで示すように、波長３３６ｎｍの発光強度が強くな
る。

【００７２】その後、コンタクト孔８３がシリコン窒化
膜７５を貫通し、且つ図５（ｂ）に示したようにコンタ
クト孔８２が多結晶シリコン膜７６を貫通していなけれ
ば、シリコン窒化膜７５のエッチングがなくなるので、
図６中のデータｃで示すように、波長３３６ｎｍの発光
強度が減衰する。従って、この減衰を検出した時点で、
第１段階のエッチングから第２段階のエッチングへの切
替えを行う。

【００７３】これに対して、コンタクト孔８３がシリコ
ン窒化膜７５を貫通した時点でコンタクト孔８２が多結
晶シリコン膜７６を貫通していると、コンタクト孔８２
中でシリコン窒化膜７５がエッチングされるので、図６
中のデータｄで示すように、波長３３６ｎｍの発光強度
の減衰は少ない。しかし、ある程度は減衰があるので、
この減衰を検出した時点で、第１段階のエッチングから
第２段階のエッチングへの切替えを行う。このように、
プラズマ中における波長３３６ｎｍの発光強度の減衰を
検出することにより、エッチングの第１段階と第２段階
との切替えを正確に行うことができる。なお、時間監視
によってエッチングの切替えを行ってもよい。

【００７４】このように、本実施形態によると、浅いコ
ンタクト孔８２の突き抜けが生じることなく、１回のエ
ッチング工程により深さの異なる２つのコンタクト孔８
２、８３を同時に形成することができ、高い信頼性の半
導体装置を低コストで製造することができる。

【００７５】ところで、以上の第１〜第３の何れの実施
形態も、深さが互いに異なるコンタクト孔を有する半導
体装置の製造に本発明を適用したものであるが、径が互
いに異なるコンタクト孔を有する半導体装置の製造にも
本発明を適用することができる。

【００７６】

【発明の効果】本発明によると、深さと径との少なくと
も一方が互いに異なる複数のコンタクト孔を形成するた
めのリソグラフィ工程およびエッチング工程が１回ずつ
でよいので、総工程数が少なくてよく、複数回のリソグ
ラフィ工程を実行することによるコンタクト孔どうしの
合わせずれなどによる歩留りの低下を抑制することもで
きるので、半導体装置を低コストで製造することができ
る。

【００７７】しかも、深さの浅い（または、径の大き
い）コンタクト孔の底部にある導電層のエッチング量を
少なくすることができるので、これらの導電層の下地の
絶縁膜をもコンタクト孔が貫通してこれらの導電層とそ
の下層の導電層とが電気的に短絡することを防止でき
る。また、エッチングで炭素が注入された部分をライト
エッチングで除去する際の導電層の膜厚余裕を拡大させ
ることもできるので、信頼性の高い半導体装置を製造す
ることができる。

【００７８】また、導電層に対する層間絶縁膜のエッチ
ング選択比を高めなくても、深さの浅い（または、径の
大きい）コンタクト孔の底部にある導電層のエッチング
量を少なくすることが可能であるので、コンタクト孔の
形状の悪化を防止し、コンタクト抵抗の上昇を防止し
て、動作速度の速い半導体装置を製造することができ
る。

【００７９】別の観点による本発明では、最初に第３の
絶縁膜よりも上層導電層のエッチング速度が遅くなる条
件でエッチングを施すので、第２の絶縁膜は第２のコン
タクト孔よりも第１のコンタクト孔で早くすべて除去さ
れる。そして、第１のコンタクト孔内の第２の絶縁膜が
すべて除去された後は、第１の絶縁膜よりも第２の絶縁
膜のエッチング速度が遅くなる条件でエッチングを施
す。従って、第２のコンタクト孔が上層導電層を貫通し
たとしても、第２のコンタクト孔内の第２の絶縁膜がエ
ッチングストッパとして機能するため、上層導電層の下
に別の導電層が形成されていたとしても、第２のコンタ
クト孔がこの導電層にまで達することがなく、信頼性の
高い半導体装置を製造することが可能になる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態を工程順に示す断面図
である。

【図２】本発明の第１の実施形態を工程順に示す断面図
である。

【図３】本発明の第２の実施形態を工程順に示す断面図
である。

【図４】本発明の第２の実施形態を工程順に示す断面図
である。

【図５】本発明の第３の実施形態を工程順に示す断面図
である。

【図６】第３の実施形態におけるエッチング時間と発光
強度との関係を示すグラフである。

【図７】従来の半導体装置の製造方法を工程順に示す断
面図である。

【図８】従来の半導体装置の製造方法を工程順に示す断
面図である。

【図９】従来の半導体装置の製造方法における課題を説
明するための断面図である。

【符号の説明】

３２ 不純物拡散層 ３３、３６ 層間絶縁膜 ３４ 多結晶シリコン膜 ３７ シリコン窒化膜 ４２ ＢＰＳＧ膜 ４４ コンタクト孔（第２のコンタクト孔） ４５ コンタクト孔（第１のコンタクト孔）

Claims (8)

【特許請求の範囲】
1. 【請求項１】 第１のコンタクト孔と、この第１のコン
   タクト孔よりも相対的に深さが浅い第２のコンタクト孔
   とを有する半導体装置の製造方法において、 前記第１のコンタクト孔が形成される部分での膜厚が前
   記第２のコンタクト孔が形成される部分での膜厚よりも
   大きい第１の膜と、この第１の膜とは異なる材料からな
   る膜を少なくとも含み且つ前記第２のコンタクト孔が形
   成される部分での膜厚が前記第１のコンタクト孔が形成
   される部分での膜厚よりも大きい第２の膜とを形成する
   工程と、 前記第１のコンタクト孔および前記第２のコンタクト孔
   の開孔パターンを有するマスクを用い、前記第１の膜よ
   りも前記第２の膜のエッチング速度が遅くなる条件でエ
   ッチングを施し、前記第１の膜および前記第２の膜に前
   記第１のコンタクト孔および前記第２のコンタクト孔を
   同時に形成する工程とを有することを特徴とする半導体
   装置の製造方法。
2. 【請求項２】 前記第２の膜を前記第２のコンタクト孔
   が形成される部分に形成し、前記第１のコンタクト孔が
   形成される部分に形成しないようにすることを特徴とす
   る請求項１に記載の半導体装置の製造方法。
3. 【請求項３】 前記第１の膜が、複数の膜からなる複合
   膜であることを特徴とする請求項１または２に記載の半
   導体装置の製造方法。
4. 【請求項４】 下層導電層に達する第１のコンタクト孔
   と、上層導電層に達し且つ前記第１のコンタクト孔より
   も相対的に深さが浅い第２のコンタクト孔とを有する半
   導体装置の製造方法において、 前記下層導電層上に、第１の絶縁膜およびこの第１の絶
   縁膜とは異なる材料からなる第２の絶縁膜を順次形成す
   る工程と、 前記第２の絶縁膜上に前記上層導電層をパターン形成す
   る工程と、 しかる後、第３の絶縁膜を全面に形成する工程と、 前記第１のコンタクト孔および前記第２のコンタクト孔
   の開孔パターンを有するマスクを用い、前記第３の絶縁
   膜よりも前記上層導電層のエッチング速度が遅くなる条
   件で、前記第１のコンタクト孔内の前記第２の絶縁膜が
   すべて除去されるまでエッチングを施す工程と、 前記第１のコンタクト孔および前記第２のコンタクト孔
   の開孔パターンを有するマスクを用い、前記第１の絶縁
   膜よりも前記第２の絶縁膜のエッチング速度が遅くなる
   条件で、前記第１のコンタクト孔内の前記第１の絶縁膜
   がすべて除去されて前記下層導電層が露出するまでエッ
   チングを施す工程とを有することを特徴とする半導体装
   置の製造方法。
5. 【請求項５】 前記上層導電層が多結晶シリコン膜であ
   り、前記第１の絶縁膜がシリコン酸化膜であり、且つ、
   前記第２の絶縁膜がシリコン窒化膜であることを特徴と
   する請求項４に記載の半導体装置の製造方法。
6. 【請求項６】 前記第１のコンタクト孔内の前記第２の
   絶縁膜がすべて除去されるまでエッチングを施す工程に
   おいては、一酸化炭素を含有しないガスを用いてエッチ
   ングを行い、前記下層導電層が露出するまでエッチング
   を施す工程においては、一酸化炭素を含有するガスを用
   いてエッチングを行うことを特徴とする請求項５に記載
   の半導体装置の製造方法。
7. 【請求項７】 プラズマ中における波長３３６ｎｍの発
   光強度の減衰によって、前記第１のコンタクト孔内の前
   記第２の絶縁膜がすべて除去されたことを検出すること
   を特徴とする請求項６に記載の半導体装置の製造方法。
8. 【請求項８】 前記第２のコンタクト孔は、前記第１の
   コンタクト孔よりも相対的に径が大きいコンタクト孔で
   あることを特徴とする請求項１〜７のいずれか１項に記
   載の半導体装置の製造方法。