JP2021114582A - 電子部品搭載用回路基板 - Google Patents

Abstract

【課題】長年使用した場合であっても、金属ブロックがガラス基板のキャビティ内から裏面方向にずれたり、脱落することが無く、キャビティからの発塵も無く、放熱性に優れ、電子機器の低背化に対応可能な電子部品搭載用回路基板を提供する。【解決手段】貫通穴４４を有するガラスコア４１の表裏面の直上に形成された導体層からなる配線パターン５１を、貫通穴の壁面に形成した導体層１５で導通をとる事により直列に接続する事で形成したインダクタと、配線パターンをキャパシタの一方の電極とし、その上に誘電体層ともう一方の電極を形成する事で形成したキャパシタを形成する事でＬＣ回路を備えた回路基板が作製される。その様な回路基板のガラスコアに形成した貫通開口部５３に、回路基板の表裏面の導体パターンと導体層で接続された高熱伝導性部材４２を挿入した構成を備えている。【選択図】図１

Description

本発明は、発熱性が高い電子部品を搭載するＬＣ回路を内蔵したガラスコアの回路基板に関する。

スマートフォンの急激な普及を可能にしている無線通信システムは、ＲＦフロントエンドモジュール（ＲＦＦＭ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｆｒｏｎｔ−ｅｎｄ Ｍｏｄｕｌｅ）の高機能化に支えられている。ＲＦＦＭはフィルタ、パワーアンプ（ＰＡ：Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ）、ローノイズアンプ（ＬＮＡ：Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ）、ＲＦスイッチから構成されている。ＲＦＦＭは部品の統合化が進むにつれて、回路が複雑化し、部品点数が増加傾向にある。

特にＲＦＦＭの小型、薄型、多機能化等に伴いＲＦＦＭに搭載するＰＡの発熱が多くなり、それに対応するためＲＦＦＭのパッケージの多層配線基板の放熱特性向上の要求レベルが上がっている。このような半導体パッケージの高い放熱特性を容易に実現する方法の一つとして、多層配線基板にキャビティを用いる方法が知られている。

従来、多層配線基板にキャビティを形成するには、ルーター加工やレーザー加工などの機械加工が用いられ、さらにはエッチング加工を併用することにより行なわれていた。

しかしながら、上述した機械加工でキャビティを形成する場合、その加工面からの発塵によって生じた塵が、例えばキャビティ内に配設した電気／電子部品上に堆積してしまい、その塵が影となって検出されてしまい、ノイズとして検出されてしまう問題が生じていた。

このように、例えばＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ、高周波）フィルタのパッケージに、いかにして放熱キャビティを高密度実装するかという課題がある。さらに、機械加工でキャビティを形成する場合、多層配線基板を構成する絶縁部材中にガラスクロス等が含まれていると、機械加工の際に当該ガラスクロスが表面、特に底面に露出してしまう。ガラスクロスが露出した表面に接着剤を塗布した際に、接着剤が未硬化の状態ではみ出してしまい、接着剤が十分に硬化されずに、電気／電子部品のキャビティ内での接着剤による固定を十分に行うことができないという問題があった。

特許文献１には、下側にプリプレグが形成された上側プリント配線基板と、下側プリント配線基板と、を接続して一体化した多層配線基板を製造する際に、当該プリプレグ中の含浸樹脂が流動性を得て、キャビティの内側壁面をコーティングすることが開示されている。

しかしながら、特許文献１の技術では、キャビティ内側壁面の樹脂によるコーティングを均一かつ十分に行うことはできず、キャビティを機械加工で形成した場合の加工面からの発塵を十分に抑制することはできない。

また、特許文献２の打ち抜き金型等により電子部品搭載用回路基板に設けた貫通孔では、表面の孔面積と背面の孔面積とが略一致する平行柱状の筒状孔であり、この貫通孔に挿嵌する金属ブロックも貫通孔と同様の平行柱状体としている。

特許文献２のＲＦ部品搭載用基板のように金属ブロックを貫通孔に挿嵌させて取り付け
た場合において、経年使用等により金属ブロックは貫通孔内でがたつきが生ずることがある。また、振動を受ける箇所で長期間継続して使用すると金属ブロックが貫通孔内からずれ落ちた状態になり、金属ブロックと基板表面に実装した電子部品とが離間してしまうという問題がある。

更には、金属ブロックが貫通孔から脱落することもあり、電子部品から金属ブロックが離間すると電子部品の放熱性が弱まり、電子部品の高温による破損、ＲＦＦＭ搭載用基板の導通不良等の故障の原因となる。

そのため、長年使用した場合であっても、金属ブロックが貫通孔内から裏面方向にずれたり、脱落することのない電子部品搭載用回路基板及びその製造方法が待望されていた。

また、多層配線基板などの回路基板に使用される電気絶縁性基材は、いわゆるガラスエポキシ基板等であり、貫通穴をドリル等の機械加工で形成するため、貫通穴の内壁面にはガラス繊維の端部が露出し、それにより内壁面が凹凸状となっている。また、キャビティ内側壁面の樹脂によるコーティングを均一かつ十分に行うことはできず、キャビティを機械加工で形成した場合の加工面からの発塵を十分に抑制することはできない。

この様な問題点を解決し、スマートフォンなどの低背化に対応でき、コンパクトでありながら放熱性に優れた回路基板を提供可能とする技術がますます求められている。

特開２００８−３４５８９号公報 特開２０１７−０５９７５８号公報

上記の事情に鑑み、本発明は、長年使用した場合であっても、金属ブロックがガラス基板のキャビティ内から裏面方向にずれたり、脱落することが無く、キャビティからの発塵も無く、放熱性に優れ、電子機器の低背化に対応可能な電子部品搭載用回路基板を提供することを課題とする。

上記の課題を解決する手段として、本発明の請求項１に記載の発明は、貫通穴を有するガラスコアを使用した電子部品搭載用回路基板であって、
ＬＣ回路と高熱伝導性部材とを備えた基本回路基板と、基本回路基板の表裏面に備えられたビルドアップ層と、を備えており、
ＬＣ回路は、
ガラスコアの、貫通穴の内壁面に形成された導体層と、表裏面に形成された導体層からなる１層目の配線パターンと、貫通穴の内壁面の導体層と１層目の配線パターンを直列に接続する事により形成されたソレノイド型のインダクタと、
ガラスコアの少なくとも一方の面の１層目の配線パターンを一方の電極として、その電極の上に形成された誘電体層と、その誘電体層の上に形成されたもう一方の電極と、によって形成されたキャパシタと、からなり、
高熱伝導性部材は、電子部品搭載用回路基板の発熱性が高い電子部品を搭載する位置に対応するガラスコアの位置に形成された貫通開口部に挿入されており、
高熱伝導性部材に対応するビルドアップ層の、電子部品を搭載する側の最表面には、導体層からなる電子部品搭載部を備えており、電子部品搭載部とは反対側のビルドアップ層の最表面には導体層からなる電極を備えており、
該電極と、高熱伝導性部材と、電子部品搭載部とは、ビルドアップ層の絶縁樹脂層に形成された貫通穴に形成または充填された導体層を介して接続されている事を特徴とする電子部品搭載用回路基板である。

また、請求項２に記載の発明は、前記高熱伝導性部材が金属ブロックであることを特徴とする請求項１に記載の電子部品搭載用回路基板である。

また、請求項３に記載の発明は、前記高熱伝導性部材の熱伝導率が１０Ｗ／（ｍ・Ｋ）〜４００Ｗ／（ｍ・Ｋ）の範囲内であることを特徴とする請求項１または２に記載の電子部品搭載用回路基板である。

また、請求項４に記載の発明は、前記高熱伝導性部材を構成する材料が、Ｃｕ、Ａｇ、Ａｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｒｕ、Ｆｅの中から選ばれたいずれかの金属、または２種以上の金属を組み合わせた合金であることを特徴とする請求項１〜３のいずれかに記載の電子部品搭載用回路基板である。

また、請求項５に記載の発明は、前記ガラスコアの貫通穴の直径の最小値が１００μｍであり、前記貫通開口部の最小寸法が１ｍｍであることを特徴とする請求項１〜４のいずれかに記載の電子部品搭載用回路基板である。

また、請求項６に記載の発明は、前記絶縁性樹脂層が熱可塑性樹脂からなることを特徴とする請求項１〜５のいずれかに記載の電子部品搭載用回路基板である。

本発明の電子部品搭載用回路基板によれば、貫通穴を有するガラスコアの適切な位置に形成した開口部に、金属ブロックなどの高熱伝導性部材が挿入され、その表裏面に形成した絶縁樹脂層に埋設されている。そしてその絶縁樹脂層の上に少なくとも１層のビルドアップ層が形成されている。最表面に形成されている導体層からなる電子部品実装部と、電子部品実装部とは反対側の最表面に備えられた電極（放熱部）と、はビルドアップ層の絶縁樹脂層に形成された貫通穴の壁面部に形成された導体層や貫通穴に充填された導体などの高熱伝導材料によって接続されている。その為、放熱性に優れており、且つ長年使用した場合であっても、金属ブロックなどの高熱伝導性部材がガラス基板のキャビティ内から裏面方向にずれたり、脱落することが無い。
また、ガラスコアには、その表裏面に形成された導体層からなる１層目の配線層を、順次、直列に接続して形成したソレノイド型インダクタが形成されている。また、ガラスコアのいずれか一方の面の１層目の配線層を一方の電極とし、その上に誘電体層ともう一方の電極を形成する事により、キャパシタが形成されている。ＬＣ回路を構成するインダクタはほぼガラスコアと同じ厚みで作製可能であり、キャパシタも電極の厚さと誘電体層の厚さで形成可能である為、非常に薄く形成する事が可能である。その為、電子機器の低背化に対応可能な電子部品搭載用回路基板を提供する事ができる。
またキャビティは、ガラスコアの貫通穴である為、発塵が無い。

本発明による回路素子を内蔵した回路基板の一例を示す断面図である。 本発明の実施形態に含まれるキャパシタの断面図を示す図である。 本発明の実施形態に含まれるインダクタの斜視図を示す図である。 本発明の実施形態に含まれるバンドパスフィルタの回路図を示す図である。 本発明の実施形態にかかる回路基板の製造工程を示す図である。 本発明の実施形態にかかる回路基板の製造工程を示す図である。 本発明の実施形態にかかる回路基板の製造工程を示す図である。 本発明の実施形態にかかる回路基板の製造工程を示す図である。 本発明の実施形態にかかる回路基板の製造工程を示す図である。 本発明の実施形態にかかる回路基板の製造工程を示す図である。 本発明の実施形態にかかる回路基板の製造工程を示す図である。 本発明の実施形態にかかる回路基板の製造工程を示す図である。 本発明の実施形態にかかる回路基板の製造工程を示す図である。 本発明の実施形態にかかる回路基板の製造工程を示す図である。

＜電子部品搭載用回路基板＞
以下に、本発明の電子部品搭載用回路基板実施形態について、図面を参照して説明する。尚、本明細書中、「上」とはガラス基板から遠ざかる方向をいい、「下」とはガラス基板に近づく方向をいう。また、「回路素子」とは、抵抗器、キャパシタ、インダクタ、リアクトルなどの受動素子であり、好ましくはＬＣ回路の構成要素となる素子をいう。かかる回路素子は、複数帯域通信の内、少なくとも２ＧＨｚ以上の帯域で時分割二重化送受通信に使用するバンドパスフィルタを構成するＬＣフィルタの部品である事を想定しているが、これに限定する必要は無い。このＬＣフィルタは、ローパスフィルタ、ハイパスフィルタ、ダイプレクサ等分波フィルタや、特定帯域のノイズを除去する、ノッチフィルタとして構成しても良い。

かかる回路基板において、該複数帯域通信の内、少なくとも２ＧＨｚ以上の帯域で時分割二重化送受通信（ＴＤＤ：Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ）に使用するバンドパスフィルタをＬＣフィルタで構成する事を想定しているが、これに限定する必要は無い。該ＬＣフィルタのリアクタンス素子は、少なくともその構造の一部を回路基板内に有すると好ましく、また該ＬＣフィルタ以外のＲＦ部品を回路基板に実装することで、よりコンパクトな回路基板を実現できる。

本実施形態においては、回路基板に回路素子を内蔵することで、回路基板表面における、内蔵された回路素子の上方に位置する領域を、他の部品の実装に用いることができ、これにより高機能でありながらコンパクトな回路基板を実現できる。

次に、ガラス板をコア材として、その両面に配線層と絶縁樹脂層を交互に形成した基板を例にとって、ＬＣ回路を構成する回路素子としてのキャパシタとインダクタの例を、それぞれ説明する。

キャパシタについては、二枚の導体板の間に誘電体を挟んだ構造とする。キャパシタの例としては、図２に示すように、不図示のガラス基板直上に、またはガラス基板上に形成した絶縁樹脂層１１の上に、下電極１２を積層して導体パターンを形成し、かかる導体パターンの上に誘電体層１３を積層し、さらにその上に上電極１４を積層したものである。下電極１２と上電極１４は、シード層と導電層からなる多層構造であっても良い。

インダクタについては、らせん状のコイルと同様の性能を、貫通穴を備えた基板に内蔵することができる。図３においては、２列に並んだ貫通穴を有する平行平板状のガラス板を透明化して図示している。図３において、ガラス板の表裏面において隣接する貫通穴の開口部同士を接続するように配線２１、２２を形成し、またガラス板の表裏面を連通する貫通穴２３の内壁面に導体層を形成し、ＴＧＶ（Ｔｈｒｏｕｇｈ Ｇｌａｓｓ Ｖｉａｓ、貫通孔を有するガラス基板）とする。

次に、基板内部に形成されるＬＣ回路によるバンドパスフィルタ（ＢＰＳ）について、説明する。ＢＰＳの基本的な回路図としては、例えば、図４のような回路を挙げることが
できる。そして、回路中のキャパシタの電気容量（以下キャパシタンス）Ｃ１、Ｃ２、Ｃ３とインダクタの誘導係数（以下インダクタンス）Ｌ１、Ｌ２、Ｌ３を適切に設定することによって、所望の帯域の周波数のみを通過させ、それ以外を遮断するバンドパス効果を発現させることができる。

図４の回路図に示したキャパシタとインダクタを、回路基板内部に形成した状態を示す模式図を図１に示す。全体としてキャパシタＣ１〜Ｃ３は、ガラスコア４１の上表面上の絶縁樹脂層４３に埋設されるようになっており、回路基板外部の電極と接続する場合には、絶縁樹脂層４３にビアホールを作り、その内部の導体を介して接続できる。

インダクタＬ１〜Ｌ３は、ガラスコア４１内のＴＧＶと、ガラスコア４１の表裏面の配線（図３参照）を接続することでソレノイドコイルを作ることができる。インダクタＬ１〜Ｌ３本体は、ガラスコア４１の内部と、その表裏面の絶縁樹脂層４３に埋設されるように備えられており、回路基板最外層の電極との導通は、キャパシタＣ１〜Ｃ３と同様に、絶縁樹脂層４３内のビアホールを介して行うことができる。なお、図４におけるインダクタＬ２は、バンドパスフィルタ間の干渉抑制調整回路用のリアクタンス素子である。

以下に本発明の電子部品搭載用回路基板について説明する（図１参照）。
本発明の電子部品搭載用回路基板１００は、貫通穴を有するガラスコアを使用した電子部品搭載用回路基板である。

本発明の電子部品搭載用回路基板１００は、基本回路基板２０と、基本回路基板２０の表裏面に備えられたビルドアップ層１６、１６´と、を備えている。ビルドアップ層は特に層数の制限はないが、図１は、ビルドアップ層１６、１６´がそれぞれ２層である場合を例示している。また、ビルドアップ層には絶縁性樹脂層４３を含んでいる。

基本回路基板２０は、貫通穴１０を有するガラスコア４１に形成されたＬＣ回路と、ガラスコア４１に形成された貫通開口部５３（図７（Ｈ）参照））に挿入された高熱伝導性部材４２を備えている。

ＬＣ回路は、ガラスコア４１の、貫通穴１０の内壁面に形成された導体層１５と、表裏面に形成された導体層からなる１層目の配線パターン５１と、貫通穴１０の内壁面の導体層１５と表裏面の１層目の配線パターン５１を直列に接続する事により形成されたソレノイド型のインダクタ（図３では、配線２１、２２がＴＧＶ（Ｔｈｒｏｇｈ Ｇｌａｓｓ
Ｖｉａｓ）によって直列に接続されてソレノイド型のインダクタを例示している。）と、ガラスコア４１の少なくとも一方の面の１層目の配線パターン５１を一方の電極１２として、その電極１２の上に形成された誘電体層１３と、その誘電体層１３の上に形成されたもう一方の電極１４と、によって形成されたキャパシタ（図２参照）と、から構成されている。

この様に、ＬＣ回路をガラスコア４１の厚さとほぼ同等の厚さで作り込むことができる為、インダクタやキャパシタを厚さが０．１〜１ｍｍオーダーの個別部品をガラスコア上の配線パターンに実装する場合と比較して、薄くする事ができ、低背化が可能となる。

高熱伝導性部材４２は、電子部品搭載用回路基板１００の発熱性が高い電子部品を搭載する位置（電子部品搭載部１７）に対応するガラスコア４１の位置に形成された貫通開口部５３（図７（ｈ）にキャビティ５３として例示した。）に挿入されている。また、貫通開口部５３に高熱伝導性部材４２が挿入された後、ガラスコア４１の表裏面にビルドアップ層１６、１６´が形成されるが、ビルドアップ層１６、１６´の絶縁樹脂層４３によって、高熱伝導性部材４２が封止された状態となる。この事によって、電子部品搭載用回路基板１００の厚さが著しく薄くなり、低背化が可能となるのと同時に、長年使用した場合
であっても、金属ブロックなどの高熱伝導性部材４２が貫通開口部５３（キャビティ）から、例えば裏面方向にずれたり、脱落する事が無い。また、コア材として、ガラスエポキシ材を使用した場合には、形成した貫通開口部の側壁面にガラス繊維とエポキシ樹脂が破断された面が形成され、そこから樹脂やガラス繊維が粉砕された塵埃が発生する問題があったが、ガラスコア４１の貫通開口部５３の側壁面からは塵埃が発生する事は無い。

高熱伝導性部材４２に対応するビルドアップ層１６の、電子部品を搭載する側の最表
面には、導体層からなる電子部品搭載部１７を備えており、電子部品搭載部１７とは反対側のビルドアップ層１６´の最表面には導体層からなる電極３０を備えている。
その電極３０と、高熱伝導性部材４２と、電子部品搭載部１７とは、ビルドアップ層１６、１６´の絶縁樹脂層４３に形成された貫通穴４４、２４に形成または充填された導体層１８、１９を介して接続されている事が特徴である。
この電極３０は、プリント配線基板や放熱器とはんだ付けや熱伝導性ペーストなどで接続されることにより、パワーアンプ（ＰＡ）などの発熱性が高い電子部品からの熱を放散することができる。

また、高熱伝導性部材４２の熱伝導率が１０Ｗ／（ｍ・Ｋ）〜４００Ｗ／（ｍ・Ｋ）である事が好ましい。熱伝導率が１０Ｗ／（ｍ・Ｋ）より小さい場合は、放熱が不十分となるため好ましくない。また、熱伝導率が４００Ｗ／（ｍ・Ｋ）より大きい金属は銀であるが、銀はこの様な用途に使用するには高価である。銀の次に熱伝導率が高い銅の熱伝導率が、室温〜３００℃の範囲で４００Ｗ／（ｍ・Ｋ）より少し小さい値であるため、上限値を４００Ｗ／（ｍ・Ｋ）とした。

また、高熱伝導性部材４２を構成する材料が、Ｃｕ、Ａｇ、Ａｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｒｕ、Ｆｅの中から選ばれたいずれかの金属、または２種以上の金属を組み合わせた合金である事が好ましい。１種類の金属の熱伝導率だけを比較すれば、銀が最も高い熱伝導率を備えているが、高価であるため、次に高い熱伝導率を持つ金属は銅であるが、耐腐食性などを含めた場合は、上記の金属を含めた金属の中から適するものを選択する事ができる。また、銅のブロックの表面に、耐腐食性の薄膜を形成しても良い。その様な薄膜材料として、Ａｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｒｕ、Ｆｅの中から選択した金属を採用しても良い。

また、ガラスコア４１の貫通穴１０の直径の最小値が１００μｍであり、キャビティ５３（図７（ｈ）参照）の最小寸法が１ｍｍである事が好ましい。ガラスコア４１の貫通穴１０の直径の最小値が１００μｍ未満である場合は、放熱が不十分となる為、好ましくない。また、キャビティ５３の最小寸法が１ｍｍ未満である場合は、放熱が不十分となる為、好ましくない。

また、絶縁性樹脂層４３が熱可塑性樹脂であっても良い。絶縁性樹脂層４３が熱可塑性樹脂である事により、金属ブロックと基板の歪みの緩衝となる為、好ましい。

＜電子部品搭載用回路基板の製造方法＞
次に、図５〜１４を用いて、本発明のガラス基板を用いた電子部品搭載用回路基板の製造方法の一例を説明する。

（ＬＣ回路の設計）
まず、回路設計を行うため、通過又は遮断する電波の周波数帯域に応じて、必要なキャパシタンスとインダクタンスを、シミュレーションソフトによって算出する。例えば、図４に示す回路構成において、３４００ＭＨｚ以上、３６００ＭＨｚ以下の帯域についての所望の特性を実現するための素子の仕様を表１、表２に示す。ここで、インダクタＬ１とＬ３については、インダクタンスが非常に小さいため、コイルの形状にする必要がなく、
一本の配線の自己インダクタンスで足りるため、表中では、その配線の寸法について示してある。

また、２４９９ＭＨｚ以上、２６９０ＭＨｚ以下の帯域用のＢＰＦについても、同様の手順によって、キャパシタンス、インダクタンスを計算し、必要な回路の設計を行う（数値については省略）。

（回路基板の作製）
以上の回路設計に基づいて、回路基板を作製する。
まず、図５（ａ）に示すように、低膨張のガラスコア４１（厚さ３００μｍ、ＣＴＥ：３．５ｐｐｍ／Ｋ）を準備する。

次いで図５（ｂ）に示すように、かかるガラスコア４１に開口径８０μｍ〜１００μｍの貫通穴４４を形成する。形成にあたっては、第一段階として、貫通穴４４の形成を所望する位置にＵＶレーザー光をパルス照射し、照射されたガラスに脆弱部を作り、第二段階として、ガラス板全体に対してフッ酸水溶液によるエッチングを行う。これにより脆弱部が選択的にエッチングされ、高精度な貫通穴４４が迅速に形成される。ガラスエポキシ基板を用いる場合と比較すると、より高精度な内径を持ち、且つ凹凸のない内壁面を有する貫通穴４４を形成できることとなる。

つぎに図５（ｃ）に示すように、配線層の下およびガラスコア４１の貫通穴４４の内壁の密着層として、ガラスコア４１の表面全面にＴｉ（チタン）膜とＣｕ（銅）膜を、この順序でスパッタリング法にて２層製膜したＴｉ／Ｃｕスパッタ層の密着層４９によりガラス表面の導電化を行う。膜の厚さは、例えば、Ｔｉ膜を５０ｎｍ、Ｃｕ膜を３００ｎｍに設定すれば良い。

ついで、図５（ｄ）に示すように、貫通穴４４内壁面のスパッタ膜の薄い部分を補完するため、無電解ニッケルめっきを施し、Ｔｉ／Ｃｕ／Ｎｉ層からなる密着層５０とする。加工はガラスコア４１の表裏全面と貫通穴４４内壁面に対して行い、めっき厚さは、例えば０．２μｍに設定すれば良い。これにより最終的なシード層が形成される。

図示していないが、つぎに密着層５０をシード層として、セミアディティブ法によって、インダクタの配線、キャパシタの下電極、外部接続用のパッドなどの配線パターン５１（図６（ｅ）参照）を形成するために、ガラスコア４１の両面に、例えば日立化成株式会社製ドライフィルムレジスト、商品名ＲＹ−３５２５（厚さ２５μｍ）をラミネートする。レジスト層形成は、液状レジスト塗布でもよい。その後、フォトリソグラフィー法により、導体パターンすなわち配線パターンを形成するためのフォトマスクを介してレジスト層に露光し、現像によってレジスト層に配線パターン（開口部）を形成する（以上、図示省略）。レジスト層の露光にはマスクレス露光装置を使用しても良い。

次に、電解銅めっきによって上記開口部に銅を析出させ、導電性部材である配線パターン５１を、例えば１５μｍの厚さで形成する。この段階において、ガラスコア４１の貫通穴４４内壁面にも電解銅めっきが析出し、導体層１５が形成され、表裏両面の配線パターン５１が接続される。続いて、ドライフィルムレジストを剥離する。この段階において、図６（ｅ）に示すように、ガラスコア４１の表裏面はＴｉ／Ｃｕ／Ｎｉからなる密着層５０で覆われた部分と、さらにその上にＣｕが積層された配線パターン５１の部分が混在している。図６（ｅ）の工程で、配線パターン５１の所定の位置には、キャパシタの下電極が形成される。または、配線パターン５１の一部を利用してキャパシタの下電極とすることも可能である。

続いて、図６（ｆ）に示すように、金属ブロックなどの高熱伝導性部材（以後、単に金属ブロックと記す場合があるが、金属ブロックは高熱伝導性部材の一例である。）を埋め込むためのガラスコア４１に形成した貫通開口部であるキャビティ５３（図７（ｈ）参照）を形成するために、ガラスコア４１の両面に、フッ素系エッチング液耐性があるレジスト層５２を形成する。例えば太陽インキ製造株式会社製ガラス用エッチングレジス、商品名ＩＭＡＧＥＦＩＮＥＲ ＨＦ−８５０（厚さ５０μｍ）をラミネートする。レジスト層形成は、フッ酸系エッチング液耐性があるレジストであれば、液状レジスト塗布でもよい。

続いて、図６（ｇ）に示すように、フォトリソグラフィー法により、配線パターン５１を形成するためのフォトマスクを介してレジスト層５２を露光し、現像によってレジスト層５２に配線パターンを形成する為の開口部を形成する。レジスト層５２の露光にはマスクレス露光装置を使用しても良い。

続いて、図７（ｈ）に示すように、フッ化水素溶液によりガラス基板をエッチング加工する事により、ガラス基板に形成された貫通開口部であるキャビティ５３を形成する。フッ化水素溶液によるエッチング液は、フッ化水素酸の他に、硝酸、塩酸及び硫酸からなる群から選ばれる１種以上の無機酸を含む。フッ化水素酸濃度は、例えば１．０ｗｔ％以上６．０ｗｔ％以下であり、好ましくは２．０ｗｔ％以上５．０ｗｔ％以下が望ましい。また、無機酸濃度は１．０ｗｔ％以上２０．０ｗｔ％以下の範囲であり、好ましくは３．０ｗｔ％以上１６．０ｗｔ％以下が望ましい。上記範囲に設定したフッ化水素溶液を使用し、尚且つエッチングレートが１．０μｍ／ｍｉｎ以下が望ましい。エッチングの際のエッチング液の温度は、１０℃以上４０℃以下が望ましい。

次に、図７（ｉ）に示す様に、レジスト層５２を剥離する。

次に、図８（ｊ）に示す様に、ガラスコア４１のキャパシタを形成する側の面全体に、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）製膜法にて、厚さ２００ｎｍ乃至４００ｎｍでＳｉＮ（窒化ケイ素）膜を形成してキャパシタの誘電体層５４を形成する。

更に、図８（ｋ）に示すように、キャパシタの上電極を形成する際のシード層５５として、スパッタ製膜法にて、例えば、Ｔｉ膜とＣｕ膜をおのおの５０ｎｍ、３００ｎｍにて、この順序で誘電体層５４の上全体に製膜する。

続いて、図８（ｌ）に示すように、キャパシタの上電極を形成すべく、ドライフィルムレジスト層５６を両面にラミネートした後、フォトリソグラフィーにて、キャパシタの上電極を形成する部分のみをドライフィルムレジスト層５６から露出させた状態とする。

ついで図９（ｍ）に示すように、電解銅めっきにて、例えば、厚さ９〜１０μｍにて上電極５７を形成する。

その後、図９（ｎ）に示すように、ドライフィルムレジスト層を除去する。この時点では、キャパシタ以外にも誘電体層５４（ＳｉＮ層）などが積層されたままになっている。

そこで、図９（ｏ）に示すように、余分な密着層、めっきシード層などを除去すべく、まずフォトリソグラフィーにて、キャパシタの上電極５７上のみにドライフィルムレジスト５８を形成し、保護する。

続いて、キャパシタの上電極５７を作製する際に製膜したスパッタ銅層のうち、余分な部分をウエットエッチング法にて除去し、スパッタ銅層を除去する事によって露出した、余分な部分のＴｉ層、ＳｉＮ層をドライエッチング法にて除去する。

次に、図１０（ｐ）に示すように、キャパシタの上電極５７を保護していたドライフィルムレジスト５８を剥離除去する。この時点で、まだガラスコア４１直上のシード層は残っている。

つぎに、図１０（ｑ）に示すように、キャパシタの下電極およびその他の、ガラスコア４１の表面に形成されている導電層のシード層を除去すべく、Ｎｉ層、Ｔｉ層の順に、ウエットエッチング工法にて処理する。その下方にあるスパッタ銅層も同時に除去される。一方、配線、キャパシタ電極などを形成しているＣｕ層は、多少はエッチング液に溶けるが、その厚さが比較的厚いため、完全に除去されてしまうことはない。そのあとで、スパッタＴｉ層をエッチングにて除去する。ここまで終えると、配線、電極などのない部分には、ガラスコア４１が露出することとなる。

以上の結果として、ガラスコア４１の表面にはキャパシタ６１が形成され、また配線ＨＮも形成されて、導体層ＴＧＶとつながり、インダクタ６２が形成される（図３参照）。そのどちらもない部分のガラスコア４１の表面領域は、密着層、シード層が取り除かれ、ガラスコア４１の表面が外部に露出している。

キャビティ５３は、例えば、直方体状の空間をなす様に形成される。その様な貫通開口部であるキャビティ５３には、金属ブロック６０が収容される。金属ブロック６０は、例えば銅製の直方体であって、金属ブロック６０は平面視でキャビティ５３の開口部より一回り小さくなっている。
以上をもって、基本回路基板２０が完成する。

次に、図１０（ｒ）に示すように、キャビティ５３に金属ブロック６０を挿入した後、ガラスコア４１の両面に、絶縁樹脂層５９を形成する。例えば、味の素ファインテクノ株式会社製の絶縁樹脂フィルム（商品名「ＡＢＦ−ＧＸ−Ｔ３１Ｒ」）を貼付して、絶縁樹脂層（樹脂ビルド層）５９を形成する。加工は真空プレスラミネート装置にて行う事ができ、ガラスコア４１の貫通穴４４の内部にボイドなく絶縁樹脂を封入する事が可能である。絶縁樹脂層５９の厚さは３５μｍ程度とし、キャパシタの上電極６１まで確実に埋没するようにする事が好ましい。また、金属ブロック６０とキャビティ５３の内面との間の隙間には、絶縁樹脂層５９が充填されている。

次に、図１１（ｓ）に示すように、レーザー加工によって、導通をとりたい位置に絶縁樹脂層５９を貫通させ、ガラスコアの配線層に達する貫通穴（スルーホール）６３を形成する。貫通穴６３の直径は６０μｍ程度が好ましい。

図示していないが、ガラスコア４１の表裏面の絶縁樹脂層５９を、アルカリ系の表面粗化液にて処理し、算術表面粗さＲａ６０ｎｍになるように調整する。これは、次の工程にて、シード層の密着力を高めるためのものである。

つぎに、図１１（ｔ）に示すように、ガラスコア４１の表裏面の絶縁樹脂層５９に無電解銅めっきを施し、導電シード層６４を形成する。その厚さは、例えば０．６μｍとすれば良い。この処理によって、表裏面のみならず、先にレーザー加工にて形成した貫通穴の内壁面にも導電シード層６４が形成される。

つづいて、図１１（ｕ）に示すように、基板両面にドライフィルムレジストを貼付し、フォトリソグラフィー法によって、配線を設けたい部分に開口部を設ける。

次に、図１２（ｖ）に示すように、電解銅めっきを施す。例えば、厚さ１５μｍの電解銅めっきにより配線を形成する。また、この電解めっき処理において、絶縁樹脂層５９内の貫通穴６３の内部も電解銅めっきで満たされ、ガラスコア４１の表面の導体層との導通もとれる。

その後、ドライフィルムレジストを剥離し、導電シード層６４を除去する事により、図１２（ｗ）に示した状態となる。これは、ビルドアップ層が１層形成された状態である。
以上をもって、ＬＣ回路用の内蔵素子を含む基本的な回路基板が完成する。

このあと、必要に応じて、図１０（ｒ）〜図１３（ｙ）の工程を繰り返す事により、図１２（ｗ）の基本的な回路基板の上にビルドアップ多層配線層を形成する事ができる。
図１３（ｙ）は、ビルドアップ層を２層形成した状態を示している。
以上をもって、本発明の電子部品搭載用回路基板１００を完成する。

次に、図１３（ｚ）に示すように、絶縁樹脂層、導体配線層を積層した電子部品搭載用回路基板１００に、電子部品を実装する。図１３（ｚ）は、図１３（ｙ）に示した電子部品搭載用回路基板１００に、高周波用部品６５と発熱する部品であるＰＡ（アワーアンプ）６６と高周波部品６５を実装した例を示している。

また、ガラスコア４１又は絶縁樹脂層５９の表面に平面状（たとえば渦巻き状）のリアクタンス素子（コイル）を形成することもできる。また、電気的に中性なスルーホールをリアクタンス素子間に配置し、相互誘導による損失を低減することも可能であり、スルーホール内にキャパシタンスを設けることも可能である。

また、ガラスコア４１に銅の配線層４５を積層した場合（図１参照）において、応力バランスの崩れからガラスコア４１の反りや割れが生じることを防ぐべく、例えばガラスコア４１の直上に、シリコンナイトライド層などを形成することができる。このシリコンナイトライド層は、銅の配線層の残留応力をキャンセルする機能を持ち、この組み合わせにより応力調整したビルドアップ配線層を構成する事ができる。ただし、シリコンナイトライド層は一例であり、これに限定する必要はない。

続いて、図１４（ａａ）に示すように、ガラスコア４１の一方の面における導電性部材を、回路基板に実装される高周波用部品６５とＰＡ（発熱部品）６６に接続した後、モールド樹脂６７で電子部品が実装された電子部品搭載用回路基板１００の面をモールド樹脂６７でモールドする事により、回路モジュール２００が完成する。

この様な回路モジュール２００において、ＰＡ（発熱部品）６６からの放熱のために、その様な電子部品の直下に貫通穴４４を配置して、それらの貫通穴４４に電解銅めっきなどの、電気伝導性と熱伝導性が高い材料を充填する事により金属ブロック６０と接続する。
更にその金属ブロック６０と、ガラスコア４１の他方の面における貫通穴２４に電解銅めっきや導電性インキなどの、熱伝導性が高い材料を充填し、導体層１９を形成または充填する事により金属ブロック６０と接続する。

その様にして、電子部品搭載用回路基板１００のＰＡなどの発熱性の高い電子部品が実装された面とは反対側の面に熱を逃がす事ができる放熱部である電極３０を形成する事ができる。この放熱部をマザー基板（不図示）に接続し、放熱することができる。

即ち、
・コアガラスに開口部であるキャビティを設け、そのキャビティの中に、金属ブロックなどの高熱伝導性部材をコアガラスの開口部に配置する。ただし、金属ブロックに限定する必要は無く、少なくとも熱伝導性が高い部材（高熱伝導性部材）であれば良い。
・発熱性の高いＰＡ（パワーアンプ）などの電子部品を実装した回路基板の電極部と、金属ブロックなどの高放熱性部材と、を絶縁樹脂層に設けた貫通穴に形成または充填した少なくとも熱伝導性が高い材料によって接続する。
・更に、その金属ブロックなどの高放熱性部材と、回路基板の電子部品が実装されているのとは反対側の面に形成された電極部と、を絶縁樹脂層に設けた貫通穴に充填した少なくとも熱伝導性が高い材料によって接続する。
この様な構成とする事で、コアガラスの開口部に挿入された金属ブロックなどの高放熱性部材は、コアガラスの表裏面に形成される絶縁樹脂層に埋設され、固定される。その為、長年使用した場合であっても、裏面方向にずれたり、脱落することが無く、且つ放熱性に優れ、且つ電子機器の低背化に対応可能な電子部品搭載用回路基板を提供する事ができる。また、金属ブロックを挿入するキャビティはコアガラスに形成された貫通開口部であるため、キャビティから塵埃が発生する事もない。

１０・・・貫通穴
１１・・・絶縁樹脂層
１２・・・電極
１３・・・誘電体層
１４・・・電極
１５・・・導体層
１６・・・ビルドアップ層
１７・・・電子部品搭載部
１８・・・導体層
１９・・・導体層
２０・・・基本回路基板
２１、２２・・・配線
２３・・・貫通穴
２４・・・貫通穴
３０・・・電極
４１・・・ガラスコア
４２・・・（金属ブロックなどの）高熱伝導性部材
４３・・・絶縁樹脂層
４４・・・貫通穴
４５・・・配線層
４６・・・ＰＡ（発熱部品）
４７・・・高周波用部品
４８・・・モールド樹脂
４９・・・密着層（Ｔｉ／Ｃｕスパッタ層）
５０・・・Ｔｉ／Ｃｕ／Ｎｉ層
５１・・・配線パターン（ガラス直上銅配線：キャパシタ下電極を含む）
５２・・・（フッ酸系エッチング液耐性）レジスト層
５３・・・キャビティ（貫通開口部）
５４・・・誘電体層
５５・・・シード層（誘電体層上Ｎｉ／Ｃｕスパッタ層）
５６・・・ドライフィルムレジスト層
５７・・・（キャパシタの）上電極
５８・・・（キャパシタ保護用の）ドライフィルムレジスト層
５９・・・絶縁樹脂層
６０・・・（金属ブロックなどの）高熱伝導性部材
６１・・・キャパシタ
６２・・・（ソレノイド型の）インダクタ
６３・・・貫通穴
６４・・・導電シード層
６５・・・高周波用部品
６６・・・ＰＡ（発熱部品）
６７・・・モールド樹脂
１００・・・電子部品搭載用回路基板
２００・・・回路モジュール

Claims (6)

1. 貫通穴を有するガラスコアを使用した電子部品搭載用回路基板であって、
   ＬＣ回路と高熱伝導性部材とを備えた基本回路基板と、基本回路基板の表裏面に備えられたビルドアップ層と、を備えており、
   ＬＣ回路は、
   ガラスコアの、貫通穴の内壁面に形成された導体層と、表裏面に形成された導体層からなる１層目の配線パターンと、貫通穴の内壁面の導体層と１層目の配線パターンを直列に接続する事により形成されたソレノイド型のインダクタと、
   ガラスコアの少なくとも一方の面の１層目の配線パターンを一方の電極として、その電極の上に形成された誘電体層と、その誘電体層の上に形成されたもう一方の電極と、によって形成されたキャパシタと、からなり、
   高熱伝導性部材は、電子部品搭載用回路基板の発熱性が高い電子部品を搭載する位置に対応するガラスコアの位置に形成された貫通開口部に挿入されており、
   高熱伝導性部材に対応するビルドアップ層の、電子部品を搭載する側の最表面には、導体層からなる電子部品搭載部を備えており、電子部品搭載部とは反対側のビルドアップ層の最表面には導体層からなる電極を備えており、
   該電極と、高熱伝導性部材と、電子部品搭載部とは、ビルドアップ層の絶縁樹脂層に形成された貫通穴に形成または充填された導体層を介して接続されている事を特徴とする電子部品搭載用回路基板。
2. 前記高熱伝導性部材が金属ブロックであることを特徴とする請求項１に記載の電子部品搭載用回路基板。
3. 前記高熱伝導性部材の熱伝導率が１０Ｗ／（ｍ・Ｋ）〜４００Ｗ／（ｍ・Ｋ）の範囲内であることを特徴とする請求項１または２に記載の電子部品搭載用回路基板。
4. 前記高熱伝導性部材を構成する材料が、Ｃｕ、Ａｇ、Ａｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｒｕ、Ｆｅの中から選ばれたいずれかの金属、または２種以上の金属を組み合わせた合金であることを特徴とする請求項１〜３のいずれかに記載の電子部品搭載用回路基板。
5. 前記ガラスコアの貫通穴の直径の最小値が１００μｍであり、前記貫通開口部の最小寸法が１ｍｍであることを特徴とする請求項１〜４のいずれかに記載の電子部品搭載用回路基板。
6. 前記絶縁性樹脂層が熱可塑性樹脂からなることを特徴とする請求項１〜５のいずれかに記載の電子部品搭載用回路基板。

Images