JP2026007731A - 回路検証装置および回路検証方法 - Google Patents

Abstract

【課題】プログラマブルデバイスを含む回路を精度よく検証する回路検証装置及び方法を提供する。
【解決手段】回路検証装置において、検証部は、ネットリスト及び各ＩＣの設計情報を使用して回路を検証する。設計情報は、各端子の属性を表す属性情報及びＩＣ内で各端子に接続する内部回路を表す内部回路情報を含む。検証部はまた、第１のＩＣの第１の端子が指定されたときに、ネットリストに基づいて、第１の端子に電気的に接続する第２のＩＣの第２の端子を検出し、検証対象回路部分を特定し、第１の端子に係わる属性情報及び第２の端子に係わる属性情報に基づいて、第１の端子と第２の端子とが電気的に接続されてよいか否かを判定し、ネットリスト、第１の端子に係わる属性情報及び内部回路情報並びに第２の端子に係わる属性情報及び内部回路情報に基づいて、検証対象回路部分において抵抗が正しく設けられているか否かを判定する。
【選択図】図５

Description

本発明は、プログラマブルデバイスを含む回路を検証する装置および方法に係わる。

各種機器を製造する際には、設計した回路が事前に検証される。他方、近年の各種機器は、設計の柔軟性を高めるために、プログラマブルデバイスを使用することが多い。ここで、プログラマブルデバイスは、その内部にユーザが設定可能な構成を備えている。このため、プログラマブルデバイス内の構成も考慮して回路の検証が行われる。なお、回路設計時にＰＬＤ（Programmable Logic Device）の内部抵抗と外部抵抗の整合性をチェックする方法が提案されている（例えば、特許文献１）。

特開２０２０－０９５６０７号公報

従来技術（例えば、特許文献１に記載の方法）においては、プルアップ抵抗／プルダウン抵抗の重複または不足を検出できるが、各集積回路（ＩＣ：Integrated Circuit）の各端子の属性に応じて回路を検証することはできない。このため、従来技術では、プログラマブルデバイスを含む回路が適切に設計されているか否かを精度よく検証することは難しい。

本発明の１つの側面に係わる目的は、プログラマブルデバイスを含む回路を精度よく検証できる装置および方法を提供することである。

本発明の１つの態様に係わる回路検証装置は、複数のＩＣを含む対象回路を検証する。この回路検証装置は、前記複数のＩＣどうしの接続を表すネットリスト情報を保存する第１の保存部と、前記複数のＩＣそれぞれについての設計情報を保存する第２の保存部と、前記ネットリスト情報および前記複数のＩＣそれぞれについての設計情報に基づいて前記対象回路を検証する検証部と、を備える。前記設計情報は、前記複数のＩＣそれぞれについて、当該ＩＣの各端子の属性を表す属性情報、および当該ＩＣ内で各端子に接続する内部回路を表す内部回路情報を含む。前記検証部は、前記複数のＩＣのうちの第１のＩＣの第１の端子が指定されたときに、前記ネットリスト情報に基づいて、前記第１の端子に電気的に接続する前記複数のＩＣのうちの第２のＩＣの第２の端子を検出する。前記検証部は、前記ネットリスト情報、前記第１の端子に係わる前記内部回路情報、および前記第２の端子に係わる前記内部回路情報に基づいて、前記第１の端子に電気的に接続する検証対象回路部分を検出する。前記検証部は、前記第１の端子に係わる前記属性情報および前記第２の端子に係わる前記属性情報に基づいて、前記第１の端子と前記第２の端子とが電気的に接続されてよいか否かを判定する第１の判定を行う。前記検証部は、前記ネットリスト情報、前記第１の端子に係わる前記属性情報および前記内部回路情報、および前記第２の端子に係わる前記属性情報および前記内部回路情報に基づいて、前記検証対象回路部分において抵抗が正しく設けられているか否かを判定する第２の判定を行う。

上述の態様によれば、プログラマブルデバイスを含む回路を精度よく検証できる。

検証対象の回路の一例を示す図である。 プログラマブルデバイスの一例を示す図である。 本発明の実施形態に係わる回路検証装置の一例を示す図である。 プログラマブルデバイスの設計情報の一例を示す図である。 回路検証装置による検証の一例を示す図である。 検証ルールの一例を示す図である。 回路検証装置による検証結果の例を示す図（その１）である。 回路検証装置による検証結果の例を示す図（その２）である。 回路を検証する際に使用する回路フォーマットの一例を示す図である。 検証フォームおよび検証結果の表示例を示す図である。 設計情報を登録する方法の一例を示すフローチャートである。 回路検証装置の処理の一例を示すフローチャートである。 検証フォームに必要な情報を書き込む手順の一例を示す図（その１）である。 検証フォームに必要な情報を書き込む手順の一例を示す図（その２）である。 検証フォームに必要な情報を書き込む手順の一例を示す図（その３）である。 検証部による検証処理の概要を示すフローチャートである。 信号名を検証する処理の一例を示すフローチャートである。 出力端子に係わる検証処理の一例を示すフローチャートである。 オープンドレイン入力端子に係わる検証処理の一例を示すフローチャートである。 オープンドレイン端子に係わる検証処理の一例を示すフローチャートである。 双方向端子に係わる検証処理の一例を示すフローチャートである。 入力端子に係わる検証処理の一例を示すフローチャートである。 回路検証装置のハードウェア構成の一例を示す図である。

図１は、検証対象の回路の一例を示す。この実施例では、検証対象回路は、３個の集積回路（ＩＣ１～ＩＣ３）を備える。ＩＣ１のＢ３端子、ＩＣ２のＡ２端子、およびＩＣ３の４番端子は、互いに電気的に接続されている。また、ＩＣ１のＢ３端子、ＩＣ２のＡ２端子、およびＩＣ３の４番端子を互いに接続する信号線には、プルアップ抵抗が設けられている。

ＩＣ１およびＩＣ２は、それぞれプログラマブルデバイスである。すなわち、ＩＣ１およびＩＣ２は、それぞれ、その内部にユーザが設定可能な構成を備える。このため、ユーザは、必要に応じて、ＩＣ１およびＩＣ２の各端子に対して信号名を付与することができる。この実施例では、ＩＣ１のＢ３端子に対して信号名「ＩＯ０４」が付与されており、ＩＣ２のＡ２端子に対して信号名「ＧＰＩＯ１＿０」が付与されている。ＩＣ３は、非プログラマブルデバイスであり、各端子の信号名は、このＩＣの製造者により予め設定されている。この例では、ＩＣ３の４番端子に対して信号名「ＡＤＤＲ３」が予め付与されている。さらに、ＩＣ１のＢ３端子、ＩＣ２のＡ２端子、およびＩＣ３の４番端子を互いに接続する信号線（又は、その信号線を介して伝搬する信号）に対して、ユーザにより信号名「ＡＤＤＲ[３]」が付与されている。

ＩＣ１は、例えば、ＦＰＧＡ（Field Programmable Gate Array）である。ＩＣ２は、例えば、ＳｏＣ（System on Chip）またはＣＰＵ（Central Processing Unit）である。ＩＣ３は、例えば、メモリチップである。

図２は、プログラマブルデバイスの一例を示す。この例では、ＩＣ１およびＩＣ２がプログラマブルデバイスである。プログラマブルデバイスは、その内部にユーザが設定可能な構成を備える。

ＩＣ１のＢ３端子には、スイッチＳ１、Ｓ２、抵抗Ｒ１、Ｒ２、バッファＢＵＦ、およびＯＥ（Output Enable）端子付きトライステートバッファＴＲＩＢＵＦが接続されている。ユーザは、スイッチＳ１、Ｓ２のオン／オフ状態を設定できる。例えば、Ｂ３端子をプルアップする場合には、スイッチＳ１をオン状態に設定し、スイッチＳ２をオフ状態に設定する。Ｂ３端子をプルダウンする場合には、スイッチＳ１をオフ状態に設定し、スイッチＳ２をオン状態に設定する。Ｂ３端子を所定の電圧に固定する場合には、スイッチＳ１およびＳ２をオン状態に設定する。なお、スイッチＳ１およびＳ２をオフ状態に設定することも可能である。また、ユーザは、端子の属性に応じて、ＢＵＦ、ＴＲＩＢＵＦの状態を設定できる。例えば、Ｂ３端子を入力端子として使用するときは、ＢＵＦを有効化し、ＴＲＩＢＵＦを無効化する。Ｂ３端子を出力端子として使用するときは、ＢＵＦを無効化し、ＯＥを常時有効にすることでＴＲＩＢＵＦを有効化する。Ｂ３端子を双方向端子として使用するときは、ＢＵＦを有効化すると共に、ユーザロジックにてＴＲＩＢＵＦのＯＥ端子を制御可能にする。

このように、回路がプログラマブルデバイスを含む場合、プログラマブルデバイスの内部の構成も考慮して回路を検証する必要がある。例えば、図２に示す例では、信号線ＡＤＤ[３]は、抵抗Ｒ３によりプルアップされている。ここで、仮に、ＩＣ１においてスイッチＳ１がオン状態に設定され、スイッチＳ２がオフ状態に設定されているものとする。すなわち、ＩＣ１のＢ３端子は、その内部回路によりプルアップされている。この場合、プルアップ抵抗が重複しており、回路設計が不適切であると判定される。

なお、回路の規模が大きくなると、複数人が分担して１つの回路を設計することが多くなる。例えば、ＩＣごとに異なる設計者が設計を行うことがある。このため、上述のように、例えば、プルアップ／プルダウン抵抗の重複または未接続が発生することがある。そこで、プログラマブルデバイスを含む回路を精度よく検証できる装置および方法が求められている。

図３は、本発明の実施形態に係わる回路検証装置の一例を示す。本発明の実施形態に係わる回路検証装置１０は、図３に示すように、ネットリスト保存部１、デバイス設計情報保存部２、検証部３、および表示部４を備える。なお、回路検証装置１０は、図３に示していない他の機能をさらに備えてもよい。

ネットリスト保存部１には、検証対象回路のネットリストが保存される。ネットリストは、回路内の部品どうしの端子間の接続を表す。例えば、図２に示す回路のネットリストは、下記の接続情報を含む。
（１）ＩＣ１のＢ３端子は、ＩＣ２のＡ２端子、ＩＣ３の４番端子、および抵抗Ｒ３の２番端子に接続する。
（２）抵抗Ｒ３の１番端子は、電源に接続する。

なお、ネットリストは、例えば、ＨＤＬ（Hardware Description Language）により記述される。或いは、ネットリストは、ＨＤＬにより記述されたコードを変換することで得られる。

デバイス設計情報保存部２には、検証対象回路において使用される各デバイスの設計情報が保存される。この設計情報は、各端子に接続するデバイス内の信号線に付与されている信号名を表す信号名情報、各端子の属性を表す属性情報、および各端子に接続する内部回路を表す内部回路情報を含む。プログラマブルデバイスの設計情報は、ユーザにより作成される。例えば、ＦＰＧＡの設計情報は、ユーザの指示に応じて配置配線ツールを利用して作成される。ＳｏＣ（ＣＰＵ）の設計情報は、例えば、ユーザの指示に応じてＰｉｎＭｕｘ設計ツールを利用して作成される。非プログラマブルデバイスの設計情報は、製造者により提供されるデータシートから一意に定まるライブラリを作成して使用することができる。

図４は、プログラマブルデバイスの設計情報の一例を示す。設計情報は、端子番号、信号名、属性、プル抵抗を表す情報を含む。「端子番号」は、デバイスが備える各端子を識別する。なお、ＢＧＡ（Ball Grid Array）モジュールのように複数の端子が２次元状に配置されているデバイスにおいては、端子番号は、各端子が位置する座標を表す位置情報であってもよい。「信号名」は、プログラマブルデバイスにおいては、ユーザにより付与される名称を表す。例えば、ＦＰＧＡにおいては、信号名は、ＨＤＬで記述された名称に相当する。ＳｏＣ（ＣＰＵ）においては、信号名は、デバイスの製造者が提供する複数の名称のうちからユーザにより選択された名称に相当する。

「属性」は、当該端子が、出力端子、オープンドレイン入力端子、オープンドレイン端子、双方向端子、または入力端子のいずれであるのかを表す。「プル抵抗」は、プル抵抗が設けられているか否かを表すと共に、プル抵抗が設けられている場合には、プルアップ抵抗、プルダウン抵抗、またはＫＥＥＰＥＲ回路を識別する。ＫＥＥＰＥＲ回路は、電圧保持回路の一例である。なお、「プル抵抗」は、ＩＣ内で各端子に接続する内部回路を表す内部回路情報の一例である。

設計情報は、さらに他の情報を含んでもよい。例えば、設計情報は、ＩＣの各端子について、出力駆動電流、出力負荷容量、入力容量などを表す情報を含んでもよい。

なお、回路図が完成する前に、その回路の設計が妥当か否かを検証したいことがある。例えば、ＦＰＧＡの設計の途中の段階で、そのＦＰＧＡを含む回路を検証したいことがある。よって、プログラマブルデバイスの設計情報は、ユーザが手作業で入力できるものとする。また、例えば、設計情報の一部の項目が設定されてない状態であっても、回路検証装置１０は、その項目をブランクとして回路を検証できることが好ましい。

検証部３は、ネットリスト保存部１に保存されている検証対象回路のネットリストおよびデバイス設計情報保存部２に保存されている各デバイスについての設計情報に基づいて検証対象回路を検証する。このとき、検証部３は、各デバイスの各端子について、回路が検証ルールに従って設計されているか否かを検証してもよい。

表示部４は、検証部３による検証結果を表示する。このとき、表示部４は、検証ルールに違反している内容を強調して表示してもよい。例えば、１つの信号線に対して複数のプルアップ抵抗が重複して設けられているケース、或いは、信号線に対して必要なプルアップ抵抗が設けられてないケースなどが強調表示される。また、表示部４は、注意喚起すべき内容を強調して表示してもよい。例えば、同じ信号に対して付与されている信号名がデバイス間で異なっているケースが強調表示される。

図５は、回路検証装置１０による検証の一例を示す。この実施例では、図５Ａに示す検証対象回路について検証が行われる。検証対象回路においては、ＩＣ１のＡ３端子、ＩＣ２のＨ６端子、およびＩＣ３の５番端子が互いに接続されており、これらの端子間を接続する信号線に対して信号名「ＧＰＭＣ＿Ｄ[８]」が付与されている。また、この信号線は、抵抗Ｒ１００によりプルアップされている。

ＩＣ１のＡ３端子は、双方向端子であり、その信号名として「ＤＡＴＡ[８]」が付与されている。ＩＣ２のＨ６端子は、双方向端子であり、その信号名として「ＧＰＭＣ＿Ｄ０８」が付与されている。また、Ｈ６端子は、ＩＣ２内でプルアップされている。ＩＣ３の５番端子は、双方向端子であり、その信号名として「Ｄ０８」が付与されている。

図５Ｂは、ＩＣ１のＡ３端子について行った検証の結果を示す。回路検証装置１０の検証部３は、ネットリストを参照することにより、ＩＣ１のＡ３端子、ＩＣ２のＨ６端子、およびＩＣ３の５番端子が互いに接続されており、これらの端子を接続する信号線が抵抗Ｒ１００によりプルアップされていることを認識する。また、検証部３は、ＩＣ１のＡ３端子、ＩＣ２のＨ６端子、およびＩＣ３の５番端子の設計情報を取得する。そして、検証部３は、検証対象回路のネットリストおよび各ＩＣの設計情報に基づいて、検証対象回路が検証ルールに従って設計されている否かを検証する。

図６は、検証ルールの一例を示す。この例では、ＣＭＯＳデバイスの多機能（プログラマブル）端子におけるエラー／忠告の条件を示している。また、起点となる端子の属性に対して、電源端子、ＧＮＤ端子、専用端子（クロック、ＳｅｒＤｅｓ等）は除いている。

検証ルールは、互いに電気的に接続してはいけない端子の属性の組合せを表すルール情報を含む。また、検証ルールは、端子の属性ごとに必要な抵抗回路（プルアップ抵抗、プルダウン抵抗、ＫＥＥＰＥＲ回路）を表すルール情報を含む。さらに、検証ルールは、端子の属性ごとに設けてはいけない抵抗回路を表すルール情報を含む。

例えば、出力端子に係わる１つ目のルールによれば、互いに接続する複数の端子のうちの１つが出力端子であるときには、他の端子はいずれも入力端子でなければならない。そして、このルールに違反する場合、検証部３は、エラーメッセージを出力する。

出力端子に係わる２つ目のルールによれば、互いに接続する複数の端子のうちの１つが出力端子であるときは、これらの端子を含む回路に２つ以上のプルアップ抵抗が設けられてはいけない。そして、このルールに違反する場合も、検証部３は、エラーメッセージを出力する。

図５に示す例では、ＩＣ１のＡ３端子について検証が行われている。ここで、ＩＣ１のＡ３端子は、図５Ａに示すように、双方向端子である。また、他の端子（ＩＣ２のＨ６端子およびＩＣ３の５番端子）は、いずれも双方向端子である。よって、これら３つの端子の属性は検証ルールに違反していない。ところが、ＩＣ１のＡ３端子に電気的に接続する信号線には、プルアップ抵抗Ｒ１００およびプルアップ抵抗Ｕｐが設けられている。すなわち、プルアップ抵抗が重複している。よって、検証部３は、抵抗の接続が検証ルールに違反していると判定し、表示部４は、図５Ｂに示すように、プルアップ抵抗Ｒ１００およびＩＣ２内でＨ６端子に接続するプルアップ抵抗Ｕｐを強調して表示している。

また、この信号線を介して伝搬する信号に対して、デバイス毎に異なる信号名が付与されている。よって、表示部４は、図５に示すように、各デバイス内で使用される信号名を強調して表示している。

ユーザ（回路の設計者）は、表示部４により表示される検証結果を参照して、検証対象回路の妥当性を検討することができる。図５に実施例では、プルアップ抵抗の重複は、設計ミスであると認識される。そうすると、ユーザは、重複しているプルアップ抵抗のうちの一方（例えば、抵抗Ｒ１００）を削除し、検証対象回路を再検証する。この場合、プルアップ抵抗の重複に係わるエラーメッセージは出力されなくなる。

また、ユーザは、検証結果により、同じ信号に対してデバイス間で異なる信号名が使用されていることを認識できる。よって、ユーザは、必要に応じて、信号名を変更することができる。

図７～図８は、回路検証装置１０による検証結果の例を示す。なお、図７～図８に示す例では、信号名の整合性に係わる検証については説明を省略する。

図７Ａに示すケースでは、ＩＣ１のＡ３端子、ＩＣ２のＨ６端子、およびＩＣ３の５番端子が互いに接続されている。これらの端子は、いずれも双方向端子である。ＩＣ１のＡ３端子に電気的に接続する信号線には、プルアップ抵抗、プルダウン抵抗、およびＫＥＥＰＥＲ回路は設けられてはいけない。

検証ルールによれば、双方向端子に接続する信号線には、プルアップ抵抗、プルダウン抵抗、またはＫＥＥＰＥＲ回路のうちのいずれかを設ける必要がある。よって、このケースでは、プルアップ抵抗、プルダウン抵抗、またはＫＥＥＰＥＲ回路が設けられてないことを表すエラーメッセージが出力される。また、抵抗回路（プルアップ、プルダウン、またはＫＥＥＰＥＲ）を設けるべき位置に「×」印が表示されている。

図７Ｂに示すケースでは、ＩＣ１のＡ３端子、ＩＣ２のＨ６端子、およびＩＣ３の５番端子が互いに接続されている。これらの端子は、いずれも双方向端子である。ＩＣ１において、Ａ３端子に接続する内部回路は、ＫＥＥＰＥＲ回路（Ｖ－Ｋｅｅｐｅｒ）を備える。ＩＣ２において、Ｈ６端子に接続する内部回路は、プルアップ抵抗を備える。

検証ルールによれば、双方向端子に接続する信号線は、プルアップ抵抗、プルダウン抵抗、またはＫＥＥＰＥＲ回路のうちの２つ以上を備えることは禁止されている。よって、このケースでは、プルアップ抵抗、プルダウン抵抗、またはＫＥＥＰＥＲ回路のうちの２つ以上を備えることを表すエラーメッセージが出力される。また、検証ルールに違反している箇所が強調表示されている。

図８Ａに示すケースでは、ＩＣ１のＣ２端子、ＩＣ２のＤ９端子、およびＩＣ３の５番端子が互いに接続されている。ＩＣ２のＤ９端子は出力端子であり、ＩＣ１のＣ２端子およびＩＣ３の５番端子は入力端子である。これらの端子に接続する信号線には、プルアップ抵抗Ｒ１０１が設けられている。

検証ルールによれば、出力端子（図８では、ＩＣ２のＤ９端子）に接続する信号線は、プルアップ抵抗、プルダウン抵抗、またはＫＥＥＰＥＲ回路を設けるか否かを検討する必要がある。よって、このケースでは、プルアップ抵抗が設けられていることについて忠告メッセージが出力される。

図８Ｂに示すケースでは、ＩＣ１のＣ２端子、ＩＣ２のＤ９端子、およびＩＣ１１の５番端子が互いに接続されている。ＩＣ２のＤ９端子は入力端子であり、ＩＣ１のＣ２端子およびＩＣ１１の５番端子はオープンドレイン端子である。これらの端子に接続する信号線には、プルアップ抵抗、プルダウン抵抗、またはＫＥＥＰＥＲ回路は設けられてない。

検証ルールによれば、オープンドレイン端子に接続する信号線は、プルアップ抵抗を設ける必要がある。よって、このケースでは、プルアップ抵抗が無いことを表すエラーメッセージが出力される。また、プルアップ抵抗を設けるべき位置に「×」印が表示されている。

このように、回路検証装置１０は、検証対象回路を構成する各デバイスの各端子について回路構成が正しいか否かを検証する際に、端子の属性を考慮する。よって、回路検証装置１０は、プルアップ抵抗またはプルダウン抵抗の重複をチェックするだけでなく、各端子に接続する信号線に対して、プルアップ抵抗、プルダウン抵抗、またはＫＥＥＰＥＲ回路を設けることについて、または、設けないことについての妥当性を検証できる。すなわち、プログラマブルデバイスを含む回路を精度よく検証できる。

図９は、回路を検証する際に使用する回路フォーマットの一例を示す。この回路フォーマットにおいては、複数のデバイスが互いに電気的に接続されている。即ち、ＩＣ１のＰ１端子、ＩＣ２のＰ２端子、ＩＣ３のＰ３端子・・・ＩＣ９のＰ９端子が互いに電気的に接続されている。これらの端子を接続する信号線には、プルアップ抵抗Ｒｕｐおよびプルダウン抵抗Ｒｄｎを設けることができる。プルアップ抵抗Ｒｕｐおよびプルダウン抵抗Ｒｄｎの双方を設けると、ＫＥＥＰＥＲ回路が構成される。プルアップ抵抗Ｒｕｐ／プルダウン抵抗Ｒｄｎの設定点と各デバイス（ＩＣ１～ＩＣ９）との間に、ダンピング抵抗（Ｒｄｕ＿１～Ｒｄｕ＿９）を設けることができる。なお、Ｎｅｔ＿０～Ｎｅｔ＿９は、信号名を入力するための変数を表す。

回路検証装置１０は、この回路フォーマットに検証対象回路のネットリストおよび各デバイスの設計情報を反映させることで、検証フォームを作成する。検証フォームは、例えば、一般的な表計算ソフトにより実現され、回路を検証するために使用される。さらに、検証フォームは、検証結果を表示することができる。

図１０は、検証フォームおよび検証結果の表示例を示す。ここでは、図５Ａに示すＩＣ１のＡ３端子が指定され、その端子に電気的に接続する回路に対応する検証フォームが作成されている。

このケースでは、回路検証装置１０は、検証対象回路のネットリストを取得することにより、ＩＣ１のＡ３端子に接続する信号線にプルアップ抵抗Ｒ１００が設けられていることを認識する。したがって、図１０に示すように、プルアップ抵抗Ｒｕｐに対して抵抗Ｒ１００が表示され、プルダウン抵抗Ｒｄｎに対して「なし」が表示される。さらに、ダンピング抵抗Ｒｄｕ＿１として抵抗Ｒ１０が表示されている。

回路検証装置１０は、選択された端子（ここでは、ＩＣ１のＡ３端子）および選択された端子に電気的に接続する他のデバイスの端子（ここでは、ＩＣ２のＨ６端子およびＩＣ３の５番端子）の設計情報をそれぞれ取得する。そして、回路検証装置１０は、図１０に示すように、取得した設計情報を検証フォームに書き込む。このとき、少なくとも、部品番号、端子番号、信号名、属性、プル抵抗が書き込まれる。なお、「プル抵抗」は、デバイス内のプルアップ抵抗、プルダウン抵抗、ＫＥＥＰＥＲ回路の有無を表す。図１０に示す検証フォームは、ＩＣ２においてＨ６端子にプルアップ抵抗が設けられていることを表している。

この実施例では、選択された端子（すなわち、ＩＣ１のＡ３端子）は、双方向端子である。よって、回路検証装置１０は、図６に示す「Bidirectional」についての３つの項目を検証する。まず、他の端子（即ち、ＩＣ２のＨ６端子およびＩＣ３の５番端子）は、それぞれ双方向端子なので、１つ目の項目には違反していない。つづいて、ＩＣ１のＡ３端子に電気的に接続する信号線には、プルアップ抵抗Ｒ１００およびプルアップ抵抗Ｕｐが設けられているので、２つ目の項目に違反（設計ミス）している。よって、図１０に示すように、プルアップ抵抗Ｒ１００およびプルアップ抵抗Ｕｐがそれぞれ強調表示される。一例としては、プルアップ抵抗Ｒ１００およびプルアップ抵抗Ｕｐを赤色で表示してもよい。さらに、ＩＣ１のＡ３端子に電気的に接続する信号線には、プルアップ抵抗が設けられているので、３つ目の項目には違反していない。

上述の検証に加えて、回路検証装置１０は、信号名を検証してもよい。この例では、同じ信号または信号線に対して、各デバイス内で異なる信号名が付与されている。したがって、図１０に示すように、信号名が強調表示される。ただし、信号名が一致していない場合であっても、設計自体が正しければ、回路は正しく動作する。すなわち、信号名の不一致は、設計ミスと比較して重要度は低い。したがって、信号名の不一致は、設計ミスが生じているケースと異なる色（例えば、緑色）で表示される。

図１１は、設計情報を登録する方法の一例を示すフローチャートである。このフローチャートの処理は、例えば、検証すべき回路がユーザにより指定されたときに実行される。

Ｓ１において、回路検証装置１０は、検証対象回路のネットリストを取得し、ネットリスト保存部１に保存する。なお、ネットリストは、検証対象回路内の部品どうしの接続を表す。したがって、ネットリストには、検証対象回路内のすべてのデバイスが記述されている。

Ｓ２において、回路検証装置１０は、ネットリストを参照し、検証対象回路内のデバイスのうちの１つを選択する。このとき、プログラマブルデバイスの内部回路をセットで検証すべきＩＣを選択してもよい。

Ｓ３において、回路検証装置１０は、Ｓ２で選択したデバイスについて、設計ツールから出力される設計情報（レポートファイル）を取得できるか否かを確認する。設計情報を取得できるときには、回路検証装置１０は、Ｓ４において、Ｓ２で選択したデバイスに対して部品番号を設定する。図４に示す例では、例えば、「ＩＣ１」が設定される。続いて、回路検証装置１０は、Ｓ５において、Ｓ２で選択したデバイスの設計情報を読み込み、Ｓ４で設定した部品番号に対応づけてデバイス設計情報保存部２に保存する。

設計ツールから設計情報を取得できないときは、回路検証装置１０は、Ｓ６において、Ｓ２で選択したデバイスについて、ユーザが作成した設計情報を取得できるか否かを確認する。設計情報を取得できるときには、回路検証装置１０は、Ｓ７において、Ｓ２で選択したデバイスに対して部品番号を設定する。続いて、回路検証装置１０は、Ｓ８において、Ｓ２で選択したデバイスの設計情報を読み込み、Ｓ７で設定した部品番号に対応づけてデバイス設計情報保存部２に保存する。

なお、設計ツールから出力される設計情報およびユーザが作成した設計情報のいずれも取得できないときは、回路検証装置１０の処理は終了する。この場合、ユーザは、各デバイスの設計情報を作成する必要がある。

Ｓ９において、回路検証装置１０は、選択していないデバイス残っているか否かを判定する。選択していないデバイス残っているときには、回路検証装置１０の処理はＳ２に戻る。すなわち、検証対象回路内の各デバイスについてＳ３～Ｓ８の処理を実行する。そして、すべてのデバイスについて設計情報を取得してデバイス設計情報保存部２に保存すると、回路検証装置１０の処理は検証手順に移行する。

図１２は、回路検証装置１０の処理の一例を示すフローチャートである。なお、このフローチャートの処理を実行する前に、図１１に示す手順により必要な情報がネットリスト保存部１およびデバイス設計情報保存部２に登録されており、また、図９に示す回路フォーマットが予め用意されているものとする。そして、ユーザにより、検証対象回路中の所望のデバイス（ここでは、所望のＩＣ）が指定される。

Ｓ１１において、検証部３は、指定されたデバイスが備える複数の端子のうちの１つを選択する。以下の記載では、Ｓ１１で選択した端子を「対象端子」と呼ぶことがある。

Ｓ１２において、検証部３は、対象端子が電源端子、ＧＮＤ端子、または所定の専用端子（例えば、クロック、ＳｅｒＤｅｓ）であるか否かを判定する。そして、対象端子が電源端子、ＧＮＤ端子、または所定の専用端子であるときには、検証部３は、Ｓ１３において、対象端子を識別する端子番号を不図示の非チェック端子リストに登録する。この後、対象端子のステータスは「チェック済」として管理される。

対象端子が電源端子、ＧＮＤ端子、または所定の専用端子でないときは、検証部３は、Ｓ１４において、ネットリストを参照し、対象端子に電気的に接続する他のデバイスおよび抵抗を検出する。なお、このフローチャートの説明において、「他のデバイス」は、指定されたデバイス以外のデバイスを意味する。また、「対象端子に電気的に接続」は、信号線などの導体パターンで接続する構成、および、ダンピング抵抗を介して接続する構成を含む。例えば、図５Ａに示す例において、対象端子がＩＣ１のＡ３端子であるものとする。この場合、ＩＣ２のＨ６端子、ＩＣ３の５番端子、プルアップ抵抗として使用される抵抗Ｒ１００、およびダンピング抵抗として使用される抵抗Ｒ１０が検出される。

Ｓ１５において、検証部３は、対象端子に電気的に接続する回路部分が図９に示す回路フォーマットに当てはまるか否かを判定する。対象端子に電気的に接続する回路部分は、対象端子を含むデバイス（即ち、ユーザにより指定されたデバイス）、及び、Ｓ１４で検出された他のデバイスおよび抵抗から構成される。例えば、図５Ａに示す例において対象端子がＩＣ１のＡ３端子であるものとすると、ＩＣ２のＨ６端子、ＩＣ３の５番端子、抵抗Ｒ１００、および抵抗Ｒ１０が、それぞれ、ＩＣ２のＰ２端子、ＩＣ３のＰ３端子、抵抗Ｒｕｐ、および抵抗Ｒｄｕ＿１に該当するので、対象端子に電気的に接続する回路部分が図９に示す回路フォーマットに当てはまると判定される。

対象端子に電気的に接続する回路部分が図９に示す回路フォーマットに当てはまらないときには、検証部３は、Ｓ１６において、対象端子を識別する端子番号を不図示のフォーマット外端子リストに登録する。この後、対象端子のステータスは「チェック済」として管理される。

対象端子に電気的に接続する回路部分が図９に示す回路フォーマットに当てはまるときは、検証部３は、Ｓ１７において、Ｓ１４で検出した部品を表す部品情報を検証フォームに書き込む。続いて、検証部３は、Ｓ１８において、各デバイス（すなわち、対象端子を含むＩＣおよびＳ１４で検出した他のＩＣ）の設計情報をデバイス設計情報保存部２から検証フォームにコピーする。

例えば、図５Ａに示すＩＣ１のＡ３端子が対象端子として選択されるケースについて説明する。ここで、検証フォームは、図１３に示すように初期化されている。この状態は、図９に示す回路フォーマットに相当する。そして、対象端子としてＩＣ１のＡ３端子が選択されると、図１４に示すように、対象端子を含むデバイス（ＩＣ１）、Ｓ１４で検出される他のデバイス（ＩＣ２、ＩＣ３）、およびＳ１４で検出される抵抗（Ｒ１００、Ｒ１０）が検証フォームに書き込まれる。このとき、信号名も検証フォームに書き込まれる。続いて、図１５に示すように、各デバイスの設計情報がデバイス設計情報保存部２から検証フォームにコピーされる。

上述のようにして検証フォームに必要な情報が書き込まれると、検証部３は、Ｓ１９において検証処理を実行する。検証処理については、後で詳しく説明する。

Ｓ２０において、検証部３は、未チェックの端子が残っているか否かを確認する。そして、未チェックの端子が残っていれば、検証部３の処理はＳ１１に戻る。すなわち、検証部１１は、指定されたデバイスの次の端子についてＳ１２～Ｓ１９の処理を実行する。そして、指定されたデバイスのすべての端子についてＳ１２～Ｓ１９の処理を実行すると、検証部３の処理は終了する。

図１６は、検証部３による検証処理の概要を示すフローチャートである。この処理は、図１２に示すフローチャートのＳ１９に相当する。

Ｓ３１において、検証部３は、信号名を検証する。Ｓ３２において、検証部３は、出力端子に係わる検証ルールに基づいて回路を検証する。Ｓ３３において、検証部３は、オープンドレイン入力端子に係わる検証ルールに基づいて回路を検証する。Ｓ３４において、検証部３は、オープンドレイン端子に係わる検証ルールに基づいて回路を検証する。Ｓ３５において、検証部３は、双方向端子に係わる検証ルールに基づいて回路を検証する。Ｓ３６において、検証部３は、入力端子に係わる検証ルールに基づいて回路を検証する。なお、図１６に示す手順は一例であり、検証部３は、任意の順番でＳ３１～Ｓ３６の処理を実行してもよい。

図１７は、信号名を検証する処理の一例を示すフローチャートである。このフローチャートの処理は、図１６に示すＳ３１に相当する。また、この処理は、対象端子に電気的に接続する回路部分に対して実行される。以下の記載では、対象端子に電気的に接続する回路部分を「対象回路部分」と呼ぶことがある。

Ｓ４１において、検証部３は、必要な情報が書き込まれた検証フォームを参照し、対象回路部分において、デバイス間を接続する信号線に付与された１または複数の信号名および各デバイス内で使用される信号名を互いに比較する。そして、これらの信号名が互いに一致するときは、検証部３は、Ｓ５２において、信号名の設定に問題が無いことを表す正常メッセージを出力する。一方、これらの信号名が互いに一致しないときには、検証部３は、Ｓ５３において、信号名の設定に問題があることを表す忠告メッセージを出力する。正常メッセージおよび忠告メッセージは、検証フォーム上に表示されてもよい。図１０に示す実施例では、信号名が互いに一致していないので、忠告メッセージ「Ｗ：信号名が異なる」が表示されている。「Ｗ」は、警告（Warning）を表す。

図１８は、出力端子に係わる検証処理の一例を示すフローチャートである。このフローチャートの処理は、図１６に示すＳ３２に相当し、対象回路部分が出力端子を含むときに実行される。

Ｓ５１において、検証部３は、各デバイスの設計情報を参照し、対象回路部分内に入力端子以外の端子が存在するか否かを判定する。このとき、検証部３は、各端子の属性をチェックするときには、検証フォームにおいて「属性」として書き込まれている値を抽出する。この手順は、図１８～図２２において同じである。

ここで、対象回路部分内に出力端子が存在する場合、他の端子は入力端子でなければならない。よって、対象回路部分内に入力端子以外の端子が存在するときは、検証部３は、Ｓ５２において、属性エラーメッセージを出力する。この場合、検証部３は、属性エラーメッセージとして、「Ｅ：入力端子以外の端子を含む」を表示してもよい。「Ｅ」は、エラーを表す。一方、対象端子を除く端子がいずれも入力端子である場合、検証部３は、Ｓ５３において、属性について正常メッセージを出力する。この場合、検証部３は、正常メッセージとして、「端子の属性は異常なし」を表示してもよい。

Ｓ５４～Ｓ５５において、検証部３は、対象回路部分に設けられるプル抵抗の個数を検出する。プル抵抗は、プルアップ抵抗、プルダウン抵抗、ＫＥＥＰＥＲ回路を含む。また、プル抵抗は、デバイス間の信号線に接続するプル抵抗、およびデバイス内に設けられるプル抵抗を含む。さらに、プル抵抗は、ダンピング抵抗を含まない。

検証部３は、対象回路部分内に設けられているプル抵抗を検出するときは、検証フォームにおいて「Ｒｕｐ」「Ｒｄｎ」「プル抵抗」として書き込まれている値を抽出する。この手順は、図１８～図２２において同じである。

そして、対象回路部分内に２個以上のプル抵抗が設けられているときは、検証部３は、抵抗接続が正しくないと判定し、Ｓ５６において抵抗エラーメッセージを出力する。例えば、プルアップ抵抗が重複して設けられているときは、検証部３は、抵抗エラーメッセージとして、「プルアップ抵抗が重複」を表示してもよい。

対象回路部分内に１つのプル抵抗が設けられているときは、この設計が正しいか否かを判定できない。よって、検証部３は、Ｓ５７において抵抗忠告メッセージを出力する。この場合、検証部３は、抵抗忠告メッセージとして、「抵抗接続について要確認」を表示してもよい。

対象回路部分内にプル抵抗が設けられてないときは、検証部３は、Ｓ５８において、抵抗接続について正常メッセージを出力する。この場合、検証部３は、正常メッセージとして、「問題なし」を表示してもよい。

図１９は、オープンドレイン入力端子に係わる検証処理の一例を示すフローチャートである。このフローチャートの処理は、図１６に示すＳ３３に相当し、対象回路部分がオープンドレイン入力端子を含むときに実行される。また、この実施例では、図１８に示す処理（すなわち、出力端子に係わる検証）が終了しているものとする。

Ｓ６１において、検証部３は、各デバイスの設計情報を参照し、対象回路部分内に双方向端子が存在するか否かを判定する。そして、対象回路部分内に双方向端子が存在するときには、検証部３は、Ｓ６２において、属性エラーメッセージを出力する。この場合、検証部３は、属性エラーメッセージとして、「Ｅ：双方向端子を含む」を表示してもよい。一方、対象回路部分内に双方向端子が存在しないときは、検証部３は、Ｓ６３において、属性について正常メッセージを出力する。

なお、対象回路部分内にオープンドレイン入力端子および出力端子が混在する設計は誤りである。ただし、出力端子に係わる検証は既に終了している。よって、図１９に示すフローチャートにおいては、各端子の属性の検証として、出力端子が存在するか否かを判定する必要はない。

Ｓ６４において、検証部３は、対象回路部分に２以上のプルアップが存在するか否かを判定する。そして、対象回路部分に２以上のプルアップが存在するときは、検証部３は、抵抗接続が正しくないと判定し、Ｓ６５において抵抗エラーメッセージを出力する。この場合、検証部３は、抵抗エラーメッセージとして、「プルアップ抵抗が重複」を表示してもよい。

Ｓ６６において、検証部３は、対象回路部分にプルダウン抵抗またはＫＥＥＰＥＲ回路が存在するか否かを判定する。そして、対象回路部分にプルダウン抵抗またはＫＥＥＰＥＲ回路が存在するときは、検証部３は、抵抗接続が正しくないと判定し、Ｓ６７において抵抗エラーメッセージを出力する。この場合、検証部３は、抵抗エラーメッセージとして、「プルダウンまたはＫＥＥＰＥＲ回路がある」を表示してもよい。

Ｓ６８において、検証部３は、対象回路部分がプルアップを有するかを判定する。そして、対象回路部分内にプルアップが無いときは、検証部３は、抵抗接続が正しくないと判定し、Ｓ６９において抵抗エラーメッセージを出力する。この場合、検証部３は、抵抗エラーメッセージとして、「プルアップ無し」を表示してもよい。一方、対象回路部分がプルアップを有するときは、検証部３は、抵抗接続が正しいと判定し、Ｓ７０において抵抗接続について正常メッセージを出力する。

図２０は、オープンドレイン端子に係わる検証処理の一例を示すフローチャートである。このフローチャートの処理は、図１６に示すＳ３４に相当し、対象回路部分がオープンドレイン端子を含むときに実行される。また、この実施例では、図１８～図１９に示す処理（すなわち、出力端子およびオープンドレイン入力端子に係わる検証）が終了しているものとする。

Ｓ８１において、検証部３は、各デバイスの設計情報を参照し、対象回路部分内に双方向端子が存在するか否かを判定する。そして、対象回路部分内に双方向端子が存在するときには、検証部３は、Ｓ８２において、属性エラーメッセージを出力する。この場合、検証部３は、属性エラーメッセージとして、「Ｅ：双方向端子を含む」を表示してもよい。一方、対象回路部分内に双方向端子が存在しないときには、検証部３の処理はＳ８３に進む。

なお、対象回路部分内にオープンドレイン端子および出力端子が混在する設計は正しくない。ただし、出力端子に係わる検証は既に終了している。よって、図２０に示すフローチャートにおいては、各端子の属性の検証として、出力端子が存在するか否かを判定する必要はない。

Ｓ８３において、検証部３は、各デバイスの設計情報を参照し、対象回路部分内に入力端子が存在するか否かを判定する。そして、対象回路部分内に入力端子が存在しないときは、検証部３は、Ｓ８４において、属性エラーメッセージを出力する。この場合、検証部３は、属性エラーメッセージとして、「Ｅ：入力端子が無い」を表示してもよい。一方、対象回路部分内に入力端子が存在するときは、検証部３は、Ｓ８５において、属性について正常メッセージを出力する。

Ｓ８６～Ｓ９２の処理は、図１９に示すフローチャートのＳ６４～Ｓ７０と実質的に同じである。よって、Ｓ８６～Ｓ９２についての説明を省略する。

図２１は、双方向端子に係わる検証処理の一例を示すフローチャートである。このフローチャートの処理は、図１６に示すＳ３５に相当し、対象回路部分が双方向端子を含むときに実行される。また、この実施例では、図１８～図２０に示す処理（すなわち、出力端子、オープンドレイン入力端子、およびオープンドレイン端子に係わる検証）が終了しているものとする。

対象回路部分内に双方向端子と、出力端子、オープンドレイン入力端子、またはオープンドレイン端子とが混在する設計は正しくない。ただし、出力端子、オープンドレイン入力端子、およびオープンドレイン端子に係わる検証は既に終了している。よって、図２１に示すフローチャートにおいては、各端子の属性の検証は不要である。

Ｓ１０１において、検証部３は、対象回路部分が２個以上のプル抵抗を有するか否かを判定する。そして、対象回路部分が２個以上のプル抵抗を有するときは、検証部３は、抵抗接続が正しくないと判定し、Ｓ１０２において抵抗エラーメッセージを出力する。例えば、プルアップ抵抗が重複して設けられているときは、検証部３は、抵抗エラーメッセージとして、「プルアップ抵抗が重複」を表示してもよい。

Ｓ１０３において、検証部３は、対象回路部分がプル抵抗を有するか否かを判定する。そして、対象回路部分がプル抵抗を有していないときは、検証部３は、抵抗接続が正しくないと判定し、Ｓ１０４において抵抗エラーメッセージを出力する。この場合、検証部３は、抵抗エラーメッセージとして、「プル抵抗が無い」を表示してもよい。一方、対象回路部分がプル抵抗を１つ有するときは、検証部３は、抵抗接続が正しいと判定し、Ｓ１０５において、抵抗接続について正常メッセージを出力する。

図２２は、入力端子に係わる検証処理の一例を示すフローチャートである。このフローチャートの処理は、図１６に示すＳ３６に相当し、対象回路部分が入力端子を含むときに実行される。また、この実施例では、図１８～図２１に示す処理（すなわち、出力端子、オープンドレイン入力端子、オープンドレイン端子、および双方向端子に係わる検証）が終了しているものとする。

Ｓ１１１において、検証部３は、各デバイスの設計情報を参照し、対象回路部分内のすべての端子が入力端子のみであるか否かを判定する。ここで、この例では、出力端子、オープンドレイン入力端子、オープンドレイン端子、および双方向端子に係わる検証処理は終了している。よって、入力端子以外の端子が残っている場合、何らかの異常（例えば、データベースエラー）が発生していると考えられる。よって、この場合、検証部３の処理は、異常停止により終了する。

すべての端子が入力端子であるときは、検証部３の処理はＳ１１２に進む。Ｓ１１２～Ｓ１１６の処理は、図２１に示すフローチャートのＳ１０１～Ｓ１０５と実質的に同じである。ただし、Ｓ１１４において検証部３は、対象回路部分がプル抵抗、電源、またはＧＮＤに接続しているか否かを判定する。そして、対象回路部分がプル抵抗、電源、またはＧＮＤに接続しているときは、検証部３は、Ｓ１１６において、正常メッセージを出力する。

＜ハードウェア構成＞
図２３は、回路検証装置１０のハードウェア構成の一例を示す。回路検証装置１０は、プロセッサ１０１、メモリ１０２、記憶装置１０３、入出力デバイス１０４、記録媒体読取り装置１０５、および通信インタフェース１０６を備えるコンピュータ１００により実現される。

プロセッサ１０１は、記憶装置１０３に保存されている回路検証プログラムを実行する。そして、プロセッサ１０１が回路検証プログラムを実行することにより、図３に示す検証部３の機能が提供される。メモリ１０２は、プロセッサ１０１の作業領域として使用される。記憶装置１０３は、回路検証プログラムおよび他のプログラムを保存する。なお、ネットリスト保存部１およびデバイス設計情報保存部２は、メモリ１０２または記憶装置１０３により実現される。

入出力デバイス１０４は、キーボード、マウス、タッチパネル、マイクなどの入力デバイスを含んでもよい。また、入出力デバイス１０４は、表示装置、スピーカーなどの出力デバイスを含んでもよい。記録媒体読取り装置１０５は、記録媒体１１０に記録されているデータおよび情報を取得することができる。記録媒体１１０は、コンピュータ１００に着脱可能なリムーバブル記録媒体である。また、記録媒体１１０は、例えば、半導体メモリ、光学的作用で信号を記録する媒体、または磁気的作用で信号を記録する媒体により実現される。回路検証プログラムは、記録媒体１１０からコンピュータ１００に与えられてもよい。通信インタフェース１０６は、ネットワークに接続する機能を提供する。なお、回路検証プログラムがプログラムサーバ１２０に保存されているときには、コンピュータ１００は、プログラムサーバ１２０から回路検証プログラムを取得してもよい。

１ ネットリスト保存部
２ デバイス設計情報保存部
３ 検証部
４ 表示部
１０ 回路検証装置
１０１ プロセッサ
１０２ メモリ

Claims (6)

1. 複数のＩＣを含む対象回路を検証する回路検証装置であって、
   前記複数のＩＣどうしの接続を表すネットリスト情報を保存する第１の保存部と、
   前記複数のＩＣそれぞれについての設計情報を保存する第２の保存部と、
   前記ネットリスト情報および前記複数のＩＣそれぞれについての設計情報に基づいて前記対象回路を検証する検証部と、を備え、
   前記設計情報は、前記複数のＩＣそれぞれについて、当該ＩＣの各端子の属性を表す属性情報、および当該ＩＣ内で各端子に接続する内部回路を表す内部回路情報を含み、
   前記検証部は、
   前記複数のＩＣのうちの第１のＩＣの第１の端子が指定されたときに、前記ネットリスト情報に基づいて、前記第１の端子に電気的に接続する前記複数のＩＣのうちの第２のＩＣの第２の端子を検出し、
   前記ネットリスト情報、前記第１の端子に係わる前記内部回路情報、および前記第２の端子に係わる前記内部回路情報に基づいて、前記第１の端子に電気的に接続する検証対象回路部分を検出し、
   前記第１の端子に係わる前記属性情報および前記第２の端子に係わる前記属性情報に基づいて、前記第１の端子と前記第２の端子とが電気的に接続されてよいか否かを判定する第１の判定を行い、
   前記ネットリスト情報、前記第１の端子に係わる前記属性情報および前記内部回路情報、および前記第２の端子に係わる前記属性情報および前記内部回路情報に基づいて、前記検証対象回路部分において抵抗が正しく設けられているか否かを判定する第２の判定を行う
   ことを特徴とする回路検証装置。
2. 前記属性情報は、前記各端子の属性が、出力端子、オープンドレイン入力端子、オープンドレイン端子、双方向端子、または入力端子のいずれであるのかを表し、
   前記検証部は、
   前記第１の判定において、互いに電気的に接続してはいけない端子の属性の組合せを表すルール情報、前記第１の端子の属性、および前記第２の端子の属性に基づいて、前記第１の端子と前記第２の端子とが電気的に接続されてよいか否かを判定する
   ことを特徴とする請求項１に記載の回路検証装置。
3. 前記内部回路情報は、前記各端子にプルアップ抵抗が接続されているか否か、前記各端子にプルダウン抵抗が接続されているか否か、および前記各端子に電圧保持回路が接続されているか否かを表し、
   前記ルール情報は、端子の属性ごとに必要な抵抗回路を表す情報を含み、
   前記検証部は、
   前記第２の判定において、前記ルール情報、前記第１の端子の属性、および前記第２の端子の属性に基づいて、前記検証対象回路部分において抵抗が正しく設けられているか否かを判定する
   ことを特徴とする請求項２に記載の回路検証装置。
4. 前記内部回路情報は、前記各端子にプルアップ抵抗が接続されているか否か、前記各端子にプルダウン抵抗が接続されているか否か、および前記各端子に電圧保持回路が接続されているか否かを表し、
   前記ルール情報は、端子の属性ごとに設けてはいけない抵抗回路を表す情報を含み、
   前記検証部は、
   前記第２の判定において、前記ルール情報、前記第１の端子の属性、および前記第２の端子の属性に基づいて、前記検証対象回路部分において抵抗が正しく設けられているか否かを判定する
   ことを特徴とする請求項２に記載の回路検証装置。
5. 前記設計情報は、前記複数のＩＣそれぞれについて、各端子に付与されている信号名を表す信号名情報をさらに含み、
   前記検証部は、前記第１の端子に付与されている信号名と前記第２の端子に付与されている信号名とを比較した結果を出力する
   ことを特徴とする請求項１に記載の回路検証装置。
6. 複数のＩＣどうしの接続を表すネットリスト情報および前記複数のＩＣそれぞれについての設計情報に基づいて前記複数のＩＣを含む回路を検証する回路検証方法であって、
   前記設計情報は、前記複数のＩＣそれぞれについて、当該ＩＣの各端子の属性を表す属性情報、および当該ＩＣ内で各端子に接続する内部回路を表す内部回路情報を含み、
   前記複数のＩＣのうちの第１のＩＣの第１の端子が指定されたときに、前記ネットリスト情報に基づいて、前記第１の端子に電気的に接続する前記複数のＩＣのうちの第２のＩＣの第２の端子を検出し、
   前記ネットリスト情報、前記第１の端子に係わる前記内部回路情報、および前記第２の端子に係わる前記内部回路情報に基づいて、前記第１の端子に電気的に接続する検証対象回路部分を検出し、
   前記第１の端子に係わる前記属性情報および前記第２の端子に係わる前記属性情報に基づいて、前記第１の端子と前記第２の端子とが電気的に接続されてよいか否かを判定する第１の判定を行い、
   前記ネットリスト情報、前記第１の端子に係わる前記属性情報および前記内部回路情報、および前記第２の端子に係わる前記属性情報および前記内部回路情報に基づいて、前記検証対象回路部分において抵抗が正しく設けられているか否かを判定する第２の判定を行う
   ことを特徴とする回路検証方法。