JP2500457Y2 - マイクロコンピユ−タ - Google Patents

Description

【考案の詳細な説明】 ［考案の目的］ （産業上の利用分野） 本考案は、電子機器等の制御用として使用されるマイ
クロコンピュータの改良に関する。

（従来の技術） 近年、ファクシミリ装置をはじめとする高度な電子機
器から家庭用電気機器に至るまで幅広くマイクロコンピ
ュータが使用されるようになっているが、一般にマイク
ロコンピュータはプログラム中に潜むバグや回路上の欠
陥により動作中に突然動作を停止する、いわゆるロック
を起こすことがある。このロックを起こすと、マイクロ
コンピュータに制御されている各制御対象で、例えば駆
動電流が通電されたままの状態になって制御対象の特性
の劣化や破損を招く恐れがあり、非常に好ましくない。
ここで従来では、例えばマイクロコンピュータによって
制御されている制御対象の電源回路にヒューズを挿入
し、このヒューズの切断により制御対象が最悪の状態に
至らないようにしている。

ところが、この様な従来の回路では、マイクロコンピ
ュータがロックを起こす毎にヒューズの交換等の復旧操
作を行なわなければならないため保守に手間がかかり、
また一旦ロックを起こすとオペレータがそれに気付いて
マイクロコンピュータを初期化しない限りそのままの状
態が保持されるので一般に復旧に時間を要し、この結果
装置の稼働率が低下を招いていた。

（考案が解決しようとする問題点） 以上のように従来のマイクロコンピュータは、ロック
を起こした場合に特別な復旧操作を必要とするとともに
稼働率の低下を招くという問題を有するもので、本考案
はこの点に着目し、特別な復旧操作を必要とすることな
くマイクロプロセッサを簡単かつ短時間にしかも異常の
原因に拘らず常に確実に復旧できるようにし、これによ
り制御対象を確実に保護した上で保守性に優れかつ稼働
率の向上を図り得るマイクロコンピュータを提供しよう
とするものである。

［考案の構成］ （問題点を解決するための手段） 本考案は、DMAコントローラと、正常動作時に各マシ
ンサイクルごとに所定の信号を発生しまた前記DMAコン
トローラの動作時にはホールド状態であることを示すホ
ールドアクノーリッジ信号を発生するマイクロプロセッ
サと、を備えたマイクロコンピュータにおいて、マイク
ロプロセッサからの前記所定の信号または前記ホールド
アクノーリッジ信号により初期化されるロック状態監視
用のタイマ回路を設け、このタイマ回路により、上記マ
イクロプロセッサから上記各信号が一定時間以上連続し
て発生されない場合に、パワーオンリセット信号と等価
なリセット信号を発生し、このリセット信号により上記
マイクロプロセッサを所定の初期状態にリセットするよ
うにしたものである。

（作用） この結果、たとえマイクロプロセッサがロック状態に
なったとしてもこのロック状態は短時間のうちに自動的
に解除されるので、制御対象を破損等から確実に保護す
ることができ、また特別な復旧操作は不要になるのでオ
ペレータの負担を軽減することができる。さらに短時間
のうちに正常状態に復旧されるので、制御対象の動作停
止時間を短縮してこれにより稼働率の向上を図ることが
できる。

（実施例） 第１図は、本考案の一実施例におけるマイクロコンピ
ュータの構成を示すもので、このマイクロコンピュータ
は制御系としてマイクロプロセッサ（CPU）１およびDMA
コントローラ２を備えている。これらのCPU1およびDMA
コントローラ２はそれぞれクロック発生回路５から発生
されるシステクムロックCLKにより動作する。

ところでこのマイクロコンピュータは、CPU1をパワー
オンリセットするためのリセット信号発生回路３を有し
ているが、他のリセット信号発生手段としてのタイマ回
路６を備えている。このタイマ回路６は、上記クロック
発生回路５から発生されるシステムクロックCLKを計数
してその計数値が一定値に達した時点でリセット信号RS
を発生するもので、このリセット信号RSは前記リセット
信号発生回路３から発生されるリセット信号とともにオ
アゲート４を介してCPU1のリセット入力端子に印加され
る。またタイマ回路６の計数値は、CPU1からその各マシ
ンサイクル毎に発生されるアドレスラッチイネーブル
（ALE）信号またはDMAコントローラ２の動作期間中にCP
U1から発生されるホールド状態であることを示すホール
ドアクノーリッジ（HLDA）信号がオアゲート７を介して
供給される毎にクリアされる。尚、タイマ回路６がタイ
ムオーバとなる計数値は、１命令当りで使用するシステ
ムクロックCLKの最大数よりも大きく設定される。

このような構成であるから、CPU1が正常動作を行なっ
ているときには、例えば第２図に示す如くCPU1の各マシ
ンサイクルＭ毎にALE信号が発生される。このため、タ
イマ回路６の計数値はタイムオーバとなる値に達する前
に必ずクリアされ、この結果タイマ回路６からはリセッ
ト信号RSは発生されず、CPU1は正常動作を続ける。ま
た、本実施例のようにDMAコントローラ２を備えたシス
テムでは、DMAコントローラ２がバスを制御している期
間にはCPU1はホールド状態となっているためALE信号を
発生しない。しかるに、本実施例ではCPU1のホールド時
に発生されるHLDA信号によってもタイマ回路６がクリア
されるので、タイマ回路６から誤ったリセット信号RSが
発生されることはない。

これに対し、CPU1が例えばプログラムのバグによりロ
ック状態になると、第３図に示す如くCPU1からはALE信
号またはHLDA信号が何等発生されない。このため、タイ
マ回路６の計数値はクリアされることなく増加し続け、
一定時間T0経過後にタイムオーバとなってタイマ回路６
からはリセット信号RSが発生される。この結果CPU1はリ
セットされてロック状態は解除される。

このように本実施例であれば、CPU1が正常動作してい
るか否かをタイマ回路６により監視し、ロックを検出し
た時点でリセット信号RSを発生してCPU1をリセットする
ようにしたので、CPU1により制御されている各回路部や
機構部が長時間に渡って通電されたままになるといった
不具合は解消され、この結果各回路部や機構部は特性劣
化や破損に至ることなく安全に保護される。また、CPU1
のロック状態はタイマ回路６により一定時間T0経過後に
自動的に解除されるので、オペレータは特にリセット操
作等を行なう必要がなくなり、これにより保守操作を簡
単にしてオペレータの負担を軽減することができる。さ
らに、CPU1は一定時間T0後には確実にロック状態が解除
されて正常動作状態に復旧するので、CPU1および制御対
象の停止時間を最短にすることができ、これによりシス
テムの稼働率を高めることができる。

尚、本考案は上記実施例に限定されるものではない。
例えば、タイマ回路はCPU1のシステムクロックCLKを計
数する以外に、タイマ回路専用に設けたクロック発生回
路から発生されるクロックを計数するようにしてもよ
い。その他、タイマ回路の計数値をクリアする信号の種
類やタイマ回路の構成、CPUの種類等についても、本考
案の要旨を逸脱しない範囲で種々変形して実施できる。

［考案の効果］ 以上詳述したように本考案によれば、DMAコントロー
ラと、正常動作時に各マシンサイクルごとに所定の信号
を発生しまた前記DMAコントローラの動作時にはホール
ド状態であることを示すホールドアクノーリッジ信号を
発生するマイクロプロセッサと、を備えたマイクロコン
ピュータにおいて、DMAコントローラが動作しているた
めにマイクロプロセッサがホールド状態となっていると
きでもマイクロプロセッサから発生されるホールドアク
ノーリッジ信号によってタイマ回路を初期化するように
したため、マイクロプロセッサが正常であるにもかかわ
らずホールド状態のために各マシンサイクルごとに発生
されるべき所定の信号が発生されない場合でもタイマ回
路を初期化でき、正常なマイクロプロセッサが不必要に
初期状態にリセットされるのを防ぐことができるマイク
ロコンピュータを提供することができる。

【図面の簡単な説明】

第１図は本考案の一実施例におけるマイクロコンピュー
タの構成を示す回路ブロック図、第２図および第３図は
それぞれ同マイクロコンピュータの動作説明に使用する
タイミング図である。 １……マイクロプロセッサ（CPU）、２……DMAコントロ
ーラ、３……リセット信号発生回路、4,7……オアゲー
ト、５……クロック発生器、６……タイマ回路、CLK…
…システムクロック、RS……リセット信号。

Claims (1)

(57)【実用新案登録請求の範囲】
1. 【請求項１】DMAコントローラと、 正常動作時に各マシンサイクルごとに所定の信号を発生
   しまた前記DMAコントローラの動作時にはホールド状態
   であることを示すホールドアクノーリッジ信号を発生す
   るマイクロプロセッサと、 を備えたマイクロコンピュータにおいて、 前記マイクロプロセッサからの前記所定の信号または前
   記ホールドアクノーリッジ信号により初期化され、これ
   らの信号が一定時間以上連続して発生されない場合に、
   パワーオンリセット信号と等価なリセット信号を発生し
   て前記マイクロプロセッサを初期状態にリセットするタ
   イマ回路を設けたことを特徴とするマイクロコンピュー
   タ。