JP2500751B2 - 伝送路無瞬断切替システムの遅延量設定方式 - Google Patents

伝送路無瞬断切替システムの遅延量設定方式

Info

Publication number
JP2500751B2
JP2500751B2 JP5132373A JP13237393A JP2500751B2 JP 2500751 B2 JP2500751 B2 JP 2500751B2 JP 5132373 A JP5132373 A JP 5132373A JP 13237393 A JP13237393 A JP 13237393A JP 2500751 B2 JP2500751 B2 JP 2500751B2
Authority
JP
Japan
Prior art keywords
delay
main signal
route
delay amount
working
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5132373A
Other languages
English (en)
Other versions
JPH06327076A (ja
Inventor
義弘 中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5132373A priority Critical patent/JP2500751B2/ja
Publication of JPH06327076A publication Critical patent/JPH06327076A/ja
Application granted granted Critical
Publication of JP2500751B2 publication Critical patent/JP2500751B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、デジタル通信が行われ
る伝送路を無瞬断で切り替えるために各伝送路の信号に
対して遅延量を設定する伝送路無瞬断切替システムの遅
延量設定方式に関する。
【0002】
【従来の技術】従来、デジタル通信が行われる伝送路
(方路;回線)を瞬断無く切り替える無瞬断回線切替シ
ステムでは、初期に運用に供する方路を現用主信号の方
路として受信側伝送装置の遅延メモリに接続するように
している。この場合遅延メモリに与えられる初期遅延量
は、この主信号が収容替え等により瞬断無く別の方路に
切り替えることができるように、切り替えの可能性を有
する全ての方路についてそれぞれ伝送距離及び中継器の
合計数を算出しこれに基づいてその概略値が設定されて
いる。そして、この遅延量は何れの方路に切り替えても
信号の位相が一致するような値となっている。
【0003】
【発明が解決しようとする課題】一般に伝送の遅延量は
最小に保たれるのが望ましい。従来の伝送路無瞬断回線
切替システムでは、初期遅延量を設定する場合、各方路
に使用されている中継器の遅延量及び伝送距離を積み上
げて算出するため、最適な初期遅延量を算出することが
困難であるという問題があった。
【0004】したがって本発明は、切り替えられる可能
性のある各方路について最適な初期遅延量を簡単に算出
することを目的とする。
【0005】
【課題を解決するための手段】このような課題を解決す
るために本発明は、送信側伝送装置に主信号のフレーム
を生成するフレーム生成手段を備え主信号に一定周期の
フレーム位相認識を行うためのフレームタイミング信号
を挿入すると共に、受信側伝送装置には、現用方路及び
予備方路の各主信号に対しそれぞれ遅延を与える現用主
信号遅延メモリ及び予備主信号メモリと、現用主信号遅
延メモリ及び予備主信号遅延メモリに対し書き込み及び
読み出しのタイミングを生成するタイミング生成手段
と、現用主信号遅延メモリ及び予備主信号遅延メモリに
対し遅延量を設定する遅延量設定手段と、遅延量の設定
タイミングを発生する遅延量設定タイミング発生手段
と、現用方路及び予備方路の各遅延量の差分を検出する
差分検出手段と、初期遅延量設定要求信号により現用方
路及び予備方路に与えられた遅延量の差を基に初期遅延
量を算出すると共に算出された値を基に遅延量を再設定
する手段とを備えたものである。また、伝送路遅延量が
最小となる方路が接続され、クロスコネクトを経て現用
主信号が入力される現用主信号遅延メモリ(101)
と、伝送路遅延量が最大となる方路が接続され、クロス
コネクトを経て予備主信号が入力される予備主信号遅延
メモリ(201)と、遅延設定指示信号で起動し、現用
主信号に対して最大遅延量を設定するとともに予備主信
号に与えられた遅延量との差を演算し、その差分を再設
定して初期遅延量を自動的に設定する初期遅延量設定手
段(3,5,6,7)とを備えたものである。
【0006】
【作用】初期遅延量設定要求信号により現用方路及び予
備方路の各主信号に与えられた遅延量の差を基に初期遅
延量が算出され、算出された値を基に遅延量が再設定さ
れる。したがって、予め最短方路と最長方路とをそれぞ
れ現用主信号遅延メモリと予備主信号遅延メモリとに接
続しておけば、これらの各方路の主信号間の遅延量の差
から最適な初期遅延量が自動的に算出され再設定され
る。
【0007】
【実施例】以下、本発明について図面を参照して説明す
る。図1は、本発明の一実施例を示すブロック図であ
り、このブロック図は伝送路無瞬断システムにおける受
信側伝送装置の例を示している。図1において、1はク
ロスコネクト、2はフレーム同期発生器、3は遅延量設
定回路、4は無瞬断切替セレクタ、5は遅延量設定タイ
ミング発生回路、6は減算回路(差分検出手段)、7は
初期最大遅延量回路、8は位相比較回路、10はリード
・ライトタイミング発生器、11はデータ比較器であ
る。また、101は現用主信号遅延メモリ、102,2
02はフレーム同期タイミング抽出手段、103,20
3はライトカウンタ、201は予備主信号遅延メモリ、
104はリードカウンタ、105,205はリード・ラ
イト制御セレクタである。なお、フレーム同期発生器
2、リード・ライトタイミング発生器10、フレーム同
期タイミング抽出手段102,202、ライトカウンタ
103,203及びリードカウンタ104は、現用主信
号遅延メモリ101及び予備主信号遅延メモリ201に
対し信号の書き込み及び読み出しのタイミングを生成す
るタイミング生成手段を構成する。
【0008】次に、以上のように構成された受信側伝送
装置の動作について説明する。図示省略した送信側伝送
装置から送信され、同装置のフレーム生成手段により一
定周期のフレーム同期タイミング信号が挿入された主信
号は、初期に運用に供される方路を介して受信され、本
装置のクロスコネクト1により現用主信号aとして現用
主信号遅延メモリ101に入力される。そしてこのと
き、受信した主信号の有する一定周期のフレーム同期タ
イミング信号はフレーム同期タイミング抽出手段102
により抽出され、現用主信号遅延メモリ101に対する
書き込みアドレスが決定される。
【0009】現用主信号遅延メモリ101へ入力された
現用主信号aは、フレーム同期発生器2による装置固有
の読出タイミングでリードカウンタ104により現用主
信号遅延メモリ101から読み出されるが、遅延量設定
回路3による遅延時間分だけ遅れて読み出されることに
より伝送路に遅延が挿入されることになる。ここで初期
状態では、遅延量は任意の状態であり、システム操作者
が初期遅延量設定要求を行った時にシステムに必要な初
期遅延量が挿入される。
【0010】一方、上記の主信号は、上記送信側伝送装
置において分岐され、別の方路を介して本受信側伝送装
置へ到達しており、この主信号は同様にクロスコネクト
1により、予備主信号bとして予備主信号遅延メモリ2
01に入力される。そしてこの場合も、予備主信号bの
持つフレーム同期タイミングはフレーム同期タイミング
抽出手段202により抽出され、予備主信号遅延メモリ
201に対する書き込みアドレスが決定される。そし
て、現用主信号aと同様のフレーム同期発生器2による
読出タイミングでリードカウンタ104により予備主信
号遅延メモリ201から読み出される。なお、読出時の
予備主信号bの位相は、現用主信号bの位相と一致する
ようになっている。
【0011】このように、現用,予備用の各方路を経由
した主信号に必要な遅延を挿入し、かつ読出時の各信号
の位相を一致させておくことで、信号切替器である無瞬
断切替セレクタ4で現用主信号aと予備主信号bとを切
り替えても、送信主信号cでは連続性が得られ、したが
って無瞬断で方路を切り替えることができる。
【0012】ここで本実施例の方路無瞬断切替システム
では、さらに上記したような遅延量設定タイミング発生
回路5、減算回路6及び最大遅延量を保存した初期最大
遅延量回路7を備えて、予め現用主信号遅延メモリ10
1に対し伝送路遅延量が最小となる方路が選択され接続
される。また、予備主信号遅延メモリ201には、伝送
路遅延量が最大となる方路が接続される。そしてこれら
の接続後に、遅延設定指示信号dで初期遅延量設定機能
を起動することにより、まず、現用主信号aに対し初期
最大遅延量回路7による最大遅延量が挿入され、このと
き予備主信号bに与えられた遅延量との差が減算回路6
で算出される。そして、遅延量設定タイミング発生回路
5によって自動的にこの差分が再度、遅延量設定回路3
に設定し直される。これにより、システムに最適な初期
遅延量の設定を行うことが可能になる。なお、位相比較
回路8は予備主信号bについて書き込みタイミングと読
み出しタイミングとの位相差を得るものであり、この位
相比較回路8により得られた予備主信号bの位相差と上
記初期最大遅延量との差が減算回路6により算出され、
上記遅延量設定回路3に再設定される。
【0013】図2は、現用主信号遅延メモリ101及び
予備主信号遅延メモリ201に対する書き込みアドレス
及び読み出しアドレスの設定状況を示す説明図である。
ここで、各遅延メモリは、最大アドレスまで書き込みま
たは読み出しが行われると、各処理アドレスが先頭アド
レスへ移行するリンク状の形式でアクセスされるが、こ
こでは、読み出し位置は、メモリの先頭アドレスとして
表している。即ち、図中、「W」が書き込み位置、
「R」が読み出し位置であり、したがって網掛けの部分
が主信号に与えた遅延量を意味する。
【0014】本実施例装置では、初期遅延量設定要求信
号dが入力されると、まず図2(a)に示すように、最
短方路を接続した現用主信号メモリ101には最大遅延
量を与えるように、書き込みアドレスと読み出しアドレ
スとがそれぞれ遅延メモリの先頭と最終に位置するよう
に設定される。そして同時に、最長方路を経由した主信
号を入力している予備主信号遅延メモリ201には、受
信信号のフレームに同期して書き込みアドレスが決定さ
れているため、現用主信号aの方路による遅延量をδP
1、予備用主信号bの方路による遅延量をδP3とした
場合、この書き込みアドレスの差はδP1−δP3とな
り、この差分が減算回路6よって得られる。
【0015】次に遅延量設定タイミング発生回路5によ
る制御信号で遅延量設定回路3に与えられた初期最大遅
延量は、減算回路6によって得られた遅延量に変更さ
れ、現用主信号遅延メモリ101の読み出しアドレスが
決定される。これにより遅延量が設定された状態は図2
(b)に示すようになる。したがって、この段階で切り
替えを行う2つ以上の方路についての最適な初期の遅延
量が設定されたことになる。
【0016】最後に、図2(c)において、運用に供す
る方路(回線)を接続する。ここで切り替えを行う可能
性のある複数の方路の遅延量は、図2(a),(b)に
おいて初期遅延量を設定する際に選択された最短及び最
長の方路の遅延量間に存在する。したがって、何れの方
路に対しても最適な初期遅延量が設定されると共に無瞬
断で方路の切り替えを行うことが可能になる。
【0017】このように、複数の方路切替を行う可能性
のある方路の詳細な遅延量の算出を行うことなく、遅延
量が最小となる方路を現用主信号遅延メモリ101に接
続すると共に、遅延量が最大の方路を予備主信号遅延メ
モリ201に接続したことにより、初期遅延量設定指示
を行うだけで伝送路無瞬断切替システムに最適な初期遅
延量を容易に設定することができる。
【0018】
【発明の効果】以上説明したように本発明によれば、無
瞬断切替システムにおいて切り替えられる方路に対し最
適な初期遅延量を設定する場合、初期遅延量設定要求信
号により現用方路及び予備方路の各主信号に与えられた
遅延量の差を基に初期遅延量を算出する共に、算出され
た値を基に遅延量を再設定するようにしたので、複数の
方路のうち予め最短方路及び長方路をそれぞれ現用主信
号遅延メモリ及び予備主信号遅延メモリに接続しておけ
ば、これらの各方路間の主信号の遅延量の差から最適な
初期遅延量が自動的に算出でき、したがって方路切替を
行う可能性のある全ての伝送路について詳細な遅延量の
算出を行うことなく、容易に最適な初期遅延量を容易に
設定することができる。
【図面の簡単な説明】
【図1】本発明に係る伝送路無瞬断切替システムの遅延
量設定方式を適用した装置の一実施例を示すブロック図
である。
【図2】上記実施例装置において用いられる各信号遅延
メモリに対する信号の書き込みアドレス及び読み出しア
ドレスの設定状況を示す説明図である。
【符号の説明】
1 クロスコネクト 2 フレーム同期発生器 3 遅延量設定回路 4 無瞬断切替セレクタ 5 遅延量設定タイミング発生回路 6 減算回路 7 初期最大遅延量回路 8 位相比較回路 9 セレクタ 10 リード・ライトタイミング発生器 11 データ比較器 101 現用主信号遅延メモリ 102,202 フレーム同期タイミング抽出手段 103,203 ライトカウンタ 104 リードカウンタ 105,205 リード・ライト制御セレクタ 201 予備主信号遅延メモリ a 現用主信号 b 予備主信号 c 送信主信号 d 初期遅延量設定要求信号

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数の方路を経由して接続可能な伝送装
    置のうち受信側伝送装置で運用されている現用方路及び
    ルートを変更する予備方路に対し主信号の遅延を与えか
    つ各方路の主信号の位相を一致させると共に、前記方路
    の切替をクロスコネクト機能に基づいて無瞬断で行う伝
    送路無瞬断切替システムにおいて、 前記伝送装置のうちの送信側伝送装置に前記主信号のフ
    レームを生成するフレーム生成手段を備えこの主信号に
    一定周期のフレーム位相認識を行うためのフレームタイ
    ミング信号を挿入すると共に、前記受信側伝送装置に
    は、前記現用方路及び予備方路の各主信号に対しそれぞ
    れ遅延を与える現用主信号遅延メモリ及び予備主信号メ
    モリと、前記現用主信号遅延メモリ及び予備主信号遅延
    メモリに対し書き込み及び読み出しのタイミングを生成
    するタイミング生成手段と、前記現用主信号遅延メモリ
    及び予備主信号遅延メモリに対し遅延量を設定する遅延
    量設定手段と、前記遅延量の設定タイミングを発生する
    遅延量設定タイミング発生手段と、前記現用方路及び予
    備方路の各遅延量の差分を検出する差分検出手段と、初
    期遅延量設定要求信号により前記現用方路及び予備方路
    に与えられた遅延量の差を基に初期遅延量を算出し,算
    出された値を基に遅延量を再設定する手段とを備え、複
    数の方路のうち予め最短方路及び最長方路をそれぞれ前
    記現用主信号遅延メモリ及び予備主信号遅延メモリに接
    続すると共に、これらの各方路間の遅延量の差に基づい
    て最適な初期遅延量を自動的に設定することを特徴とす
    る伝送路無瞬断切替システムの遅延量設定方式。
  2. 【請求項2】 複数の方路を経由して接続可能な伝送装
    置のうち受信側伝送装置で運用されている現用方路及び
    ルートを変更する予備方路に対し主信号の遅延を与えか
    つ各方路の主信号の位相を一致させると共に、前記方路
    の切替をクロスコネクト機能に基づいて無瞬断で行う伝
    送路無瞬断切替システムにおいて、 伝送路遅延量が最小となる方路が接続され、クロスコネ
    クトを経て現用主信号が入力される現用主信号遅延メモ
    リと、伝送路遅延量が最大となる方路が接続され、クロ
    スコネクトを経て予備主信号が入力される予備主信号遅
    延メモリと、遅 延設定指示信号で起動し、現用主信号に
    対して最大遅延量を設定するとともに予備主信号に与え
    られた遅延量との差を演算し、その差分を再設定して初
    期遅延量を自動的に設定する初期遅延量設定手段とを備
    えたことを特徴とする伝送路無瞬断切替システムの遅延
    量設定方式。
JP5132373A 1993-05-12 1993-05-12 伝送路無瞬断切替システムの遅延量設定方式 Expired - Lifetime JP2500751B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5132373A JP2500751B2 (ja) 1993-05-12 1993-05-12 伝送路無瞬断切替システムの遅延量設定方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5132373A JP2500751B2 (ja) 1993-05-12 1993-05-12 伝送路無瞬断切替システムの遅延量設定方式

Publications (2)

Publication Number Publication Date
JPH06327076A JPH06327076A (ja) 1994-11-25
JP2500751B2 true JP2500751B2 (ja) 1996-05-29

Family

ID=15079860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5132373A Expired - Lifetime JP2500751B2 (ja) 1993-05-12 1993-05-12 伝送路無瞬断切替システムの遅延量設定方式

Country Status (1)

Country Link
JP (1) JP2500751B2 (ja)

Also Published As

Publication number Publication date
JPH06327076A (ja) 1994-11-25

Similar Documents

Publication Publication Date Title
JP2500751B2 (ja) 伝送路無瞬断切替システムの遅延量設定方式
US6535479B1 (en) Hitless switching system of ATM switch apparatus in which discard priority control is stopped
JP2894435B2 (ja) 無瞬断切替システムの位相調整回路
JP2581449B2 (ja) 無瞬断切替方式
JPH0831813B2 (ja) 伝送路無瞬断切替システム
JP3106962B2 (ja) データ伝送経路の識別情報生成システム
JP2001268059A (ja) 無瞬断切替装置
JP3950741B2 (ja) 無瞬断切替方式
JP2900878B2 (ja) セルバッファ制御方式
JP2746203B2 (ja) 伝送路無瞬断切替システムおよび方法
JPH0556065A (ja) スイツチ同期切替方式
JPH0879214A (ja) 無瞬断切替方法
JPH088922A (ja) 系切り替え装置および系切り替え方法
JP2665188B2 (ja) バッファ回路
JP2650834B2 (ja) 時分割時間スイッチの制御方式
JP3040316B2 (ja) 冗長系伝送路の終端回路
JPH0821877B2 (ja) 冗長系を構成する現用、待機パッケージの切替制御方式
JP2001069584A (ja) ディジタル交換装置およびその装置のデータ交換方法
JP2701741B2 (ja) 二重化・一重化切替方式
JPH04222138A (ja) 切替方法
JP2684990B2 (ja) 時分割多重化装置ネットワークにおける経路探索方法及び時分割多重化装置
JP2006074301A (ja) 無瞬断切り替えシステム及びそれに用いるデータ疎通開始時間短縮方法
JPH0685504B2 (ja) 光端局装置
JP2002044058A (ja) 冗長構成を有する伝送装置
JPH06104859A (ja) ネットワークシステムにおける回線多重化装置