JPH088922A - 系切り替え装置および系切り替え方法 - Google Patents

Abstract

(57)【要約】 【目的】 現用系と予備系のセル位相の同期確立を短時
間で行なえ、伝送の品質を損なわない系切り替え装置を
提供する。 【構成】 ０系入力１はFIFOメモリである０系メモリ２
に入力される。０系メモリ２の出力は、セレクタ９に入
力されるとともに０系レジスタ３にも入力される。ま
た、０系メモリ２および０系レジスタ３は比較回路４に
接続されている。さらに比較回路４に連動してカウンタ
５が設けられている。１系入力６は１系メモリ７に入力
される。１系メモリの出力は、セレクタ９に入力される
とともに１系レジスタ８にも入力される。また、１系メ
モリ７および１系レジスタ８は比較回路４に接続されて
いる。セレクタ９の出力に選択出力１０が得られる。０
系メモリ２、０系レジスタ３、カウンタ５、１系メモリ
７、１系レジスタ８、およびセレクタ９の動作は、全て
制御回路１１により制御されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ATM通信装置等にお
いて、冗長構成された装置の系の切り替えに関するもの
である。

【０００２】

【従来の技術】ATM（非同期転送モード）通信装置やパ
ケット交換機等の通信網では、伝送装置は高い信頼性を
要求されるため、伝送路や装置内の主要部分の二重化を
行なっている。二重化された部分では信号が２系統ある
ため、どちらかの系を選択するための伝送路選択切り替
え回路が設けられている。この伝送路選択切り替え回路
で、まずどちらかの系を選択して使用し、それを現用系
とする。現用系に故障が起きた場合や、配線工事等の保
守等の理由で現用系が使用できなくなる場合には、もう
一方の系である予備系に強制切り替えを行なう。強制切
り替えは実際に伝送路を使用しているときに必要となる
ので、運用中のユーザに影響を与えないためには無瞬断
で行なわれなければならない。ここで言うATM伝送方式
の無瞬断とは、セルの損失、セル順序の逆転およびセル
の２度送り等が発生しないことをいうものとする。

【０００３】従来の伝送路選択切り替え回路における無
瞬断切り替え方法では、切り替え要求が発生したときの
現用系と予備系のセルが一致していないとき、まず予備
系のセル位相が進んでいると仮定して予備系のセルの読
み出しを停止する。セルが到着すると、現用系では到着
したセルを現用系メモリにいったん格納し、読みだす。
予備系では到着したセルを予備系メモリに格納してい
き、さらに予備系メモリに格納されたセルのうち先頭セ
ルと現用系メモリに一旦格納されたセルを比較する。こ
のような動作を繰り返して同期探索を行なう。

【０００４】予備系メモリがフルになっても同期が確立
できないとき、今度は現用系が進んでいると仮定して現
用系メモリの読み出しを停止し、同様の同期探索を行な
う。セルの欠落等により、それでもなお同期の確立がで
きないとき再び予備系が進んでいると仮定して、予備系
メモリの読み出しを停止し、同期探索を行なう。

【０００５】

【発明が解決しようとする課題】しかしながら、このよ
うな無瞬断切り替え方法では、到着したセルをメモリに
格納することにより、遅延を付与しながら両系のセル位
相比較を行うことになるため、メモリがフルになっても
同期が確立しなかった場合には、メモリに格納されたセ
ルを処理してから次の同期探索に移行しなければならな
い。予備系メモリの読み出しを停止して同期探索を行な
った場合には、予備系は実際に伝送に使用されていない
ので、メモリに格納されているセルはそのまま一度に廃
棄することができるが、現用系メモリの読み出しを停止
して同期探索を行なった場合には、現用系は実際に伝送
に使用されている系であるため、メモリに格納されたセ
ルは廃棄することができず、読みだす必要があった。１
つのセルの読み出しには１つのタイムスロットが必要で
ある。このため、メモリに格納されたセルを全て読みだ
すためには、メモリに格納されたセルの数の分のセルの
到着しないタイムスロットが発生する必要がある。伝送
路の利用率が低い場合は、セルの到着しないタイムスロ
ットの発生頻度も高いので、比較的早くメモリは空にな
る。しかし、伝送路の利用率が高いような場合には、セ
ルが到着しないタイムスロットの発生頻度も少ないた
め、現用系メモリが空になるまでの時間が非常に長くな
り、直ちに次の同期探索動作に移行できないことがあっ
た。このようなとき、結局は同期確立に時間がかかり、
さらには切り替え要求が発生しながら実際に切り替えが
行なわれるまでに多大な時間を要することになる。

【０００６】また、このように現用系メモリの読み出し
を停止する場合では、実際に伝送に使用されている現用
系のセル流を止めることになる。さらにその後、メモリ
に格納されていたセルを読み出すために、セルの読み出
しが非常に密になる。このようなことが頻繁に起こる
と、遅延揺らぎ等が発生する原因となったり、伝送路の
利用率に影響を与えたりする可能性もあった。

【０００７】この発明は、以上述べた課題を解決するた
めになされたもので、現用系から予備系に無瞬断に強制
切り替えする際に、現用系と予備系のセル位相の同期確
立にかかる時間を短縮でき、伝送の品質を損なわない系
切り替え装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】複数の系を有するネット
ワークで、第１の系の入力セルを格納する第１のメモリ
と、第２の系の入力セルを格納する第２のメモリと、使
用される系を選択する選択回路とを有する切り替え装置
において、前記第１のメモリもしくは前記第２のメモリ
の格納セルの情報を記憶するレジスタと、前記第１のメ
モリの格納セルおよび前記第２のメモリの格納セルとを
比較するか、あるいは前記第１のメモリの格納セル又は
前記第２のメモリの格納セルと前記レジスタに記憶され
た前記情報とを比較する比較回路と、前記比較回路に接
続され、前記第１の系と前記第２の系の位相差を算出す
るカウンタを設けた。

【０００９】

【作用】現用系から予備系への切り替え要求が発生する
と、現用系の到着セルと予備系の到着セルを比較する。
一致していないとき、まず予備系のセル位相が進んでい
ると仮定して、予備系のメモリの読み出しを停止して同
期探索を行なう。予備系メモリの格納セル数が、予備系
メモリのメモリ容量以下に設定された第１のしきい値以
上になっても同期が確立できなかったとき、現用系のセ
ル位相が進んでいると仮定して同期探索を行なう。現用
系の到着セル情報をレジスタに記憶し、予備系の到着セ
ルと比較する。これが不一致である回数をカウントし、
カウント値が現用系のメモリ容量以下に設定された第２
のしきい値以上になっても同期が確立できなかったと
き、再び予備系のセル位相が進んでいると仮定して同期
探索を繰り返す。

【００１０】

【実施例】図１に実施例の伝送路選択切り替え装置ブロ
ック図を示す。この実施例では、二重化構成を考え、０
系および１系の２つの伝送路を設けている。０系入力１
は０系メモリ２に入力される。０系メモリ２はFIFOメモ
リと呼ばれるもので、先に読み込まれたものほど早く読
みだされる先入れ先出し方式のメモリである。０系メモ
リ２の出力は、セレクタ９に入力されるとともに０系レ
ジスタ３にも入力される。また、０系メモリ２および０
系レジスタ３は比較回路４に接続されている。さらに比
較回路４に連動してカウンタ５が設けられている。

【００１１】１系入力６は１系メモリ７に入力される。
１系メモリ７も先入れ先出し方式のFIFOメモリである。
１系メモリの出力は、セレクタ９に入力されるとともに
１系レジスタ８にも入力される。また、１系メモリ７お
よび１系レジスタ８は比較回路４に接続されている。セ
レクタ９の出力に選択出力１０が出力される。０系メモ
リ２、０系レジスタ３、カウンタ５、１系メモリ７、１
系レジスタ８、およびセレクタ９の動作は、全て制御回
路１１により制御されている。なお、図１において制御
信号は点線で示している。

【００１２】セルの切り替え動作説明図を図２に、切り
替え動作のフローチャートを図３に示す。図２、図３を
参照してセルの切り替え動作を説明する。図２に示され
る０系及び１系のセル流のうち、０系を現用系、１系を
予備系とし、現用系から予備系への切り替えを考える。
図２から分かるように、まず予備系の１系セル位相が現
用系の０系セル位相より２セル分進んでいる。

【００１３】切り替え要求が発生する以前には、０系入
力１より入力したセルは、０系メモリ２に書き込まれ、
直ちに読みだされ、セレクタ９に入力される。また、１
系入力６より入力したセルは、１系メモリ７に書き込ま
れ、直ちに読みだされ、セレクタ９に入力される。一般
的には同一セルのメモリへの書き込みおよび読み出しは
１タイムスロットの間では行なわれないことが多い。し
かし、説明の便宜上、ここでは０系メモリ２および１系
メモリ７は、１タイムスロットの間に同一セルの書き込
みおよび読み出しが行なわれるものとする。つまり、そ
れぞれのメモリにセルが到着すると同一時刻内にそのセ
ルが読みだされ、次の時刻にセルが到着するときには再
びメモリは空の状態で、次のセルの書き込みが行なわれ
る。なお、実際の装置において、メモリの同一セルの書
き込みおよび読み出しが１タイムスロットの間に行なわ
れない場合においても、以下に詳細に説明する無瞬断切
り替え装置は同様な動作をする。

【００１４】ここでは０系を現用系としたので、セレク
タ９では、制御回路１１より０系を現用系として動作す
る旨の指示を受けている。このため、セレクタ９はセレ
クタ９に入力された０系メモリ６からのセルと１系メモ
リ７からのセルのうち、０系メモリ６からのセルを選択
し、これを選択出力１０として出力する。

【００１５】図２において時刻ｔ０で、現用系の０系か
ら予備系の１系への切り替え要求が発生する。これは図
３に示す切り替え動作のフローチャートのｓ１である。
切り替え要求が発生すると、ｔ０において０系メモリ２
に書き込まれたセルと１系メモリ７に書き込まれたセル
とが、比較回路４にて比較される（ｓ２）。もし、０系
メモリ２に書き込まれたセルと１系メモリ７に書き込ま
れたセルとが一致していれば、現用系の０系と予備系の
１系のセル位相の同期が確立しているとして、任意の時
刻に現用系から予備系へと無瞬断で切り替えることがで
きる（ｓ３）。しかし、一般的には、０系と１系のセル
位相は伝送路長の差やその他の要因によって一致してい
ないことが多い。この実施例においては、予備系の１系
セル位相が現用系の０系セル位相より２セル分進んでい
るため、ｔ０において、現用系の０系メモリ２に書き込
まれたセルはセルY、予備系の１系メモリ７に書き込ま
れたセルはセルAと一致していない。０系メモリ２に書
き込まれたセルと１系メモリ７に書き込まれたセルを比
較回路４で比較した結果が、このように不一致のとき、
制御回路１１の制御により予備系のメモリ、ここでは１
系メモリ７の読み出しが停止される（ｓ４）。このため
１系メモリ7にはセルAが格納されたままとなり、セレク
タ９には０系メモリ２から読みだされたセルYのみが入
力される。０系が現用系であるので、制御回路１１の制
御により、選択出力１０には０系メモリ２から入力され
たセルが出力される。

【００１６】つぎに、ｔ１においては、現用系の０系入
力１からはセルZが、予備系の１系入力６からはセルBが
入力され、それぞれ０系メモリ２および１系メモリ７に
書き込まれる。予備系の１系メモリ７にはｔ０において
書き込まれたセルAが格納されているので、セルＢが書
き込まれると１系メモリ７の格納セルはセルAおよびBの
２セルとなる。

【００１７】第１の比較として、予備系の１系メモリ７
に格納されているセルの先頭のセルAと現用系の０系メ
モリ２に書き込まれたセルZとが比較回路１０にて比較
される（ｓ５）。これらのセルは一致していないので、
予備系の１系メモリ７からは読み出しが行なわれず、現
用系の０系メモリ２から読み出されたセルのみがセレク
タ９に入力され、さらに選択出力１０として出力され
る。

【００１８】次に予備系の１系メモリ７の格納セル数と
第１のしきい値が比較される（ｓ８）。第１のしきい値
は予備系メモリのメモリ容量以下に設定された値であ
り、ここでは４としている。メモリの容量はハードウェ
アの構成等により決定されるものであり、この実施例で
は４セル以上の容量であればよい。ｔ１において、１系
メモリ７に格納されているセルは２セルであるので、第
１のしきい値の４より小さい（ｓ９）。予備系の１系メ
モリ７の格納セル数が第１のしきい値より小さいので、
ｓ５からの同期探索動作が繰り返される。

【００１９】このように、１系メモリ７の読み出しの停
止は、０系メモリ２に書き込まれたセルと、１系メモリ
７に格納されているセルの先頭セルとが一致するまで、
もしくは、１系メモリ７の格納セル数が第１のしきい値
以上になるまで続けられる。時刻ｔ２において現用系の
０系入力１からはセルAが、予備系の１系入力６からは
セルCが入力され、それぞれ０系メモリ２および１系メ
モリ７に書き込まれる。１系メモリ７にはすでにセルA
およびBが格納されているので、さらにセルCが書き込ま
れると、１系メモリ７の格納セル数は３セルとなる。１
系メモリ７に格納されているセルの先頭セルAと、０系
メモリ２に書き込まれたセルAが比較される（ｓ５）。
これらのセルは一致しているので、１系メモリ７からの
セルの読み出しが再開される（ｓ６）。このように、０
系メモリ２から読みだされたセルと、１系メモリ７から
読みだされたセルとが一致したとき、現用系と予備系の
セル位相の同期が確立したことになる。

【００２０】ｔ３においては現用系の０系入力１からは
セルBが、予備系の１系入力６からはセルDが入力され
る。１系メモリ７にはすでにセルB、およびCが格納され
ており、セルDが書き込まれて格納セルはセルB、C、お
よびDとなる。１系メモリ７からは格納されているセル
のうち先頭セルであるセルBが読みだされ、０系メモリ
２からはｔ３で書き込まれたセルBが読みだされる。こ
のように現用系と予備系のセルの位相同期が確立してい
る時、０系メモリ２及び１系メモリ７から読みだされる
セルが常に一致しているので現用系から予備系へ無瞬断
で切り替えを行なうことができる（ｓ７）。

【００２１】この実施例の無瞬断切り替え回路では、現
用系と予備系のセルの位相のずれが、使用しているメモ
リの容量より小さいときに対応できる。ここでは、メモ
リ容量は４セル以上であるとし、しきい値を４と設定し
たので、現用系と予備系のセル位相のずれが４セル以内
であれば無瞬断で切り替えることができる。

【００２２】以上説明した予備系のセル位相が進んでい
るときの無瞬断切り替え動作の、各セルの関係を図４に
示す。時刻ｔ０、ｔ１、…のときの０系および１系にお
けるメモリへの到着セル、メモリ格納セル、比較対象セ
ル、メモリ読みだしセルを示す。この動作の場合は、レ
ジスタにセルの記憶はないので表に示さなかった。ま
た、表中、空欄はその動作に対応するセルがないことを
示す。

【００２３】つぎに図２のセル切り替え動作説明図にお
いて、１系を現用系、０系を予備系とし、現用系の１系
セル位相は予備系の０系セル位相より２セル進んでいる
ときの現用系から予備系への切り替えを説明する。切り
替え要求が発生する以前の動作は、先に説明したものと
同様であり、セレクタ９では制御回路１１から１系を現
用系とする旨の指示を受けているため、選択出力１０に
は１系メモリ７から読みだされたセルが出力される。図
２におけるｔ０で、現用系の１系から予備系の０系への
切り替え要求が発生する（ｓ１）。切り替え要求が発生
したので０系メモリ２に書き込まれたセルYと１系メモ
リ７に書き込まれたセルAとが比較回路４で比較され
（ｓ２）、その不一致が確認されると（ｓ４）、予備系
の０系メモリ２の読み出しが停止される。

【００２４】予備系のセル位相が進んでいるときの動作
で説明したように、予備系の０系メモリ２の読み出しの
停止は、予備系の０系メモリ２に格納されているセルの
先頭セルと現用系の１系メモリ７に書き込まれたセルと
が一致するまで、もしくは、予備系の０系メモリ２の格
納セル数が第１のしきい値以上になるまで続けられる。

【００２５】ｔ１において、予備系の０系入力１からは
セルZが、現用系の１系入力６からはセルBが入力され、
それぞれ０系メモリ２および１系メモリ７に書き込まれ
る。予備系の０系メモリ２にはすでにセルYが格納され
ているので、セルZが書き込まれると、０系メモリ６の
格納セルはセルYおよびZの２セルとなる。予備系の０系
メモリ２に格納されているセルの先頭セルYと、ｔ１で
現用系の１系メモリ７に書き込まれたセルBとが比較さ
れる（ｓ５）。この結果は不一致であるので、予備系の
０系メモリ２の格納セル数２セルと、第１のしきい値の
４が比較される。

【００２６】予備系の０系メモリ２の格納セル数の方が
小さいので、ｓ５からの同様の同期探索の動作が繰り返
されることになる。ｔ２において予備系の０系入力１か
らはセルAが、現用系の１系入力６からはセルCが入力さ
れ、これらの同期探索動作が行なわれ、同期の確立はで
きない。

【００２７】ｔ３において、予備系の０系入力１からは
セルBが、現用系の１系入力６からはセルDが入力され、
それぞれ０系メモリ２および１系メモリ７に書き込まれ
る。予備系の０系メモリ２にはすでにセルY、Z、および
Aの３セルが格納されており、セルBが書き込まれて、格
納セルは４セルとなる。予備系の０系メモリ２に格納さ
れているセルの先頭セルYと、現用系の１系メモリ７に
書き込まれたセルDが比較される（ｓ５）。これらは一
致していないので、予備系の０系メモリ２からの読みだ
しは行なわれない。次に、予備系の０系メモリ２の格納
セル数の４セルと第１のしきい値の４とが比較される。
０系メモリ２の格納セル数は第１のしきい値以上である
ので、予備系の０系メモリ２に格納されているセルは全
て廃棄してクリアされ（ｓ１０）、予備系の０系メモリ
２は空の状態となる。このように予備系は実際の伝送に
使用していない系であるので、予備系メモリに格納され
ているセルを廃棄することができる。

【００２８】予備系のセル位相が現用系のセル位相より
進んでいると仮定して、予備系の０系メモリ２が第１の
しきい値になるまで０系メモリ２の読み出しを停止して
も、同期確立ができなかったとき、今度は現用系のセル
位相が予備系のセル位相より進んでいると仮定して同期
探索を行なう。

【００２９】ｔ４において、予備系の０系入力１からは
セルCが、現用系の１系入力６からはセルEが入力され、
それぞれ０系メモリ２及び１系メモリ７に書き込まれ
る。

【００３０】現用系の１系メモリ７にセルEが書き込ま
れると、１系レジスタ８に現用系のセルがセルEである
という情報が記憶される（ｓ１１）。なおここでいうレ
ジスタにセルが記憶されるとは、メモリに書き込まれ読
みだされるセルが何であるかが記憶されるのみで、メモ
リから読みだされたセルはセレクタに入力され、レジス
タに格納されたままとはならないことをいうものとす
る。

【００３１】次に、比較回路４に連動したカウンタ５の
値と第２のしきい値が比較される。カウンタ５は、０系
メモリ２に書き込まれたセルと１系レジスタ８に記憶さ
れたセルとが比較回路４で比較された結果が不一致の時
に、カウントアップされるものである。また、第２のし
きい値は現用系メモリのメモリ容量以下に設定された値
であり、ここでは４としている。このため、ｔ４におい
てはカウント０であり、カウンタ５の値のほうが第２の
しきい値より小さい。カウンタ５の値の方が小さいと
き、第２の比較として、予備系の０系メモリ２に書き込
まれたセルCと、１系レジスタ８に記憶されたセルEとが
比較回路４で比較される（ｓ１３）。比較した結果が不
一致であるので、カウンタ５がカウントアップされ（ｓ
１４）、カウント１となる。０系メモリ２及び１系メモ
リ７からはそれぞれセルの読み出しが行なわれ、セレク
タ９に入力される。ここでは１系が現用系であるので、
制御回路１１からの指示で、セレクタ９からは１系メモ
リ７から読みだされたセルが選択出力１０として出力さ
れる。

【００３２】現用系の１系レジスタ８に記憶されたセル
と予備系の０系メモリ２に書き込まれたセルとの比較
は、これらが一致するまで、もしくはカウンタ５の値が
第２のしきい値以上となるまで繰り返される。

【００３３】ｔ５において、予備系の０系入力１からは
セルDが、現用系の１系入力６からはセルFが入力され、
それぞれ０系メモリ２および１系メモリ７に書き込まれ
る。カウンタ５の値と第２のしきい値が比較されると
（ｓ１１）、カウンタ５の値はカウント１であるので第
２のしきい値より小さい。このため、ｔ４において現用
系の１系レジスタ８に記憶したセルEと、ｔ５で０系メ
モリ２に書き込まれたセルDが比較回路４で比較される
（ｓ１３）。この比較結果は不一致なので、位相差カウ
ンタ５はカウントアップされカウント２となる。

【００３４】ｔ６において、予備系の０系入力１からは
セルEが、現用系の１系入力６からはセルGが入力され、
それぞれ０系メモリ２および１系メモリ７に書き込まれ
る。カウンタ５の値はカウント２で第２のしきい値より
小さいので（ｓ１３）、現用系の１系レジスタ８に記憶
されているセルEと、予備系の０系メモリ２に書き込ま
れたセルEとが比較される。これらは一致しているの
で、ｔ６のときのカウンタ５の値が現用系と予備系の位
相差である。カウンタ５の値は２であるので、制御回路
１１は現用系の１系セル位相が予備系の０系セル位相よ
り２セル進んでいることが認識できる。

【００３５】現用系の１系セル位相が予備系の０系セル
位相より２セル進んでいるので、現用系の１系メモリ７
の読み出しを２セル分停止すれば現用系と予備系のセル
の位相同期が確立できることになる。このためｔ６およ
びｔ７においては現用系の１系メモリ７からはセルの読
み出しを行なわない（ｓ１５）。ｔ６において現用系の
１系メモリ７に書き込まれたセルGおよびｔ７において
書き込まれたセルHを読みださずに格納したままとす
る。

【００３６】ｔ８において、予備系の０系入力１からは
セルGが、現用系の１系入力６からはセルIが入力され、
それぞれ０系メモリ２および１系メモリ７に書き込まれ
る。１系メモリ７にセルIが書き込まれると、格納され
ているセルはセルG、H、Iの３セルとなる。１系メモリ
７からは格納されているセルの先頭セルのセルGが読み
だされ、セレクタ９に入力される。０系メモリからはｔ
８で書き込まれたセルGが読みだされセレクタ９に入力
される。このように、現用系の１系セル位相と予備系の
０系セル位相の位相差分の現用系の１系メモリ７の読み
出しの停止を行なったので、現用系と予備系のセルの位
相同期が確立し、それぞれのメモリから出力されるセル
は常に一致する。このため、その後には現用系から予備
系に無瞬断で切り替えを行なうことができる（ｓ１
６）。

【００３７】以上説明した現用系のセル位相が進んでい
るときの無瞬断切り替え動作の各セルの関係を図５に示
す。時刻ｔ０、ｔ１…のときの０系および１系における
メモリへの到着セル、レジスタ記憶セル、メモリ格納セ
ル、比較対象セル、メモリ読みだしセルを示す。

【００３８】次に、図６はセル欠落時のセル切り替え動
作の説明図である。図６におけるセルの位相関係では、
１系のセル位相が０系のセル位相より進んでいる。さら
に０系のセルに欠落がある。０系を現用系、１系を予備
系として、セル欠落時の現用系から予備系への無瞬断切
り替えの動作を説明する。

【００３９】ｔ０において切り替え要求が発生すると、
まず予備系が進んでいると仮定して、予備系の１系メモ
リ７の読み出しを停止し、同期探索を行なう。このとき
の動作は予備系が進んでいるときの切り替え動作で説明
したものと同様である。ここでは現用系のセル流のうち
セルAが欠落しているため同期の確立が認識できず、ｔ
３で予備系の１系メモリ７の格納セル数が４セルとな
り、第１のしきい値の４以上になる。このため、予備系
の １系メモリ７に格納されているセルを廃棄し（ｓ１
０）、つぎに現用系が進んでいると仮定して同期探索を
行なう。このときの動作は、現用系が進んでいるときの
切り替え動作の説明と同様である。

【００４０】ｔ４において予備系の１系入力６からはセ
ルEが、現用系の０系入力１からはセルD が入力され、
それぞれ１系メモリ７及び０系メモリ２に書き込まれ
る。さらに、現用系の０系メモリに書き込まれたセルが
セルDであるという情報が０系レジスタ３に記憶される
（ｓ１１）。次に、比較回路４に連動したカウンタ５の
値と第２のしきい値が比較される。カウンタ５はまだカ
ウントアップされておらず０であるので、カウンタ５の
値の方が小さい。カウンタ５の値の方が小さいので、予
備系の１系メモリ７に書き込まれたセルEと現用系の０
系レジスタ３に記憶されたセルDとが比較回路４で比較
される（ｓ１３）。比較した結果は不一致であるので、
カウンタ５がカウントアップされ（ｓ１４）、カウント
１となる。０系メモリ２及び１系メモリ７からはそれぞ
れセルの読みだしが行なわれ、セレクタ９に入力され
る。ここでは０系が現用系であるので、選択出力１０に
は０系メモリ２から読みだされたセルが出力される。

【００４１】ｔ５、ｔ６、ｔ７においても、同様に現用
系の０系レジスタ３に記憶されているセルDと、各時刻
で予備系の１系メモリ７に書き込まれたセルとが比較さ
れ、その結果が不一致であるのでカウンタ５がカウント
アップされる。このためｔ７においてカウンタ５の値は
４となる。

【００４２】カウンタ５の値が４で、第２のしきい値の
４以上になったので、４セル以内で現用系が進んでいる
と仮定しての同期確立ができなかった。このため、現用
系の０系レジスタ３に記憶されている情報がクリアされ
る（ｓ１２）。現用系の０系レジスタ３では、現用系が
進んでいると仮定して同期探索を開始する時刻における
現用系の到着セルが何であるかの情報が記憶されている
のみであったため、遅延等の挿入はなく、同期が確立し
なかったときには現用系のセル位相に影響することなく
情報がクリアされることができる。その後、再び予備系
のセル位相が進んでいると仮定して、図３のｓ２からの
同期探索動作が繰り返される。

【００４３】この例では、ｔ９のときに同期が確立し、
その後には現用系から予備系へと無瞬断で切り替えを行
なうことができる。

【００４４】以上説明したセル欠落時の無瞬断切り替え
動作の各セルの関係を図７に示す。

【００４５】このように、この実施例の無瞬断切り替え
装置では、予備系のセル位相が進んでいるときには予備
系のメモリの読み出しを停止して逐次遅延を挿入して同
期探索を行なうので、セル位相の同期が確立するとすぐ
に無瞬断で切り替えを行なうことができる。また、現用
系が進んでいるときには位相差を算出してから一括して
遅延を挿入して同期探索を行なうので、同期が確立しな
かったときに直ちに次の同期探索動作に移行することが
できる。

【００４６】この実施例では、ATM装置の無瞬断に系を
切り替える装置として、伝送路の切り替えを例にとって
説明したが、複数の系のセル順序の逆転がないように管
理すれば、装置内の冗長構成部に対する切り替え装置に
も適用できる。また、この実施例では０系および１系の
メモリは先入れ先出し方式のFIFOメモリを使用するもの
としたが、制御回路において、書き込みと読み出しアド
レスの管理を行なえば、通常のRAMを用いることもでき
る。

【００４７】

【発明の効果】以上詳細に説明したように、無瞬断切り
替えを行なうことにより、同期確立までの時間を短縮で
き、特に、セルの欠落等のある場合においても、直ちに
次の同期探索過程に移行することができるので、切り替
え要求が発生してから比較的短時間で無瞬断切り替えを
行なうことができる。さらに、現用系のセル位相が進ん
でいると仮定した場合に、不必要なセル流の停止を行な
わないため、遅延揺らぎ等が発生しにくく、伝送の品質
を損なわずに無瞬断で切り替えることができる。

【図面の簡単な説明】

【図１】実施例の伝送路選択切り替え装置のブロック図
を示している。

【図２】セル切り替え動作の説明図である。

【図３】切り替え動作のフローチャートを示している。

【図４】予備系のセル位相が進んでいるときのセル関係
図を示している。

【図５】現用系のセル位相が進んでいるときのセル関係
図を示している。

【図６】セル欠落時のセル切り替え動作の説明図を示し
ている。

【図７】セル欠落時のセル関係図を示している。

【符号の説明】

１ ０系入力 ２ ０系メモリ ３ ０系レジスタ ４ 比較回路 ５ カウンタ ６ １系入力 ７ １系メモリ ８ １系レジスタ ９ セレクタ １０ 選択出力 １１ 制御回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数の系を有するネットワークで、第１
   の系の入力セルを順次格納し出力する第１のメモリと、
   第２の系の入力セルを順次格納し出力する第２のメモリ
   と、伝送に使用される系のセルを選択する選択回路とを
   有し、前記第１のメモリの格納セルと前記第２のメモリ
   の格納セルとの比較からセル位相の同期を確認して系を
   切り替える系切り替え装置において、 前記第１のメモリもしくは前記第２のメモリにおいて格
   納され出力されるセルを記憶するレジスタと、 前記第１のメモリの格納セルまたは前記第２のメモリの
   格納セルと前記レジスタに記憶された前記セルとを比較
   して、その一致または不一致を判定する比較回路と、 前記比較回路の不一致の回数を計数して前記第１の系と
   前記第２の系の位相差を算出するカウンタとを設けたこ
   とを特徴とする系切り替え装置。
2. 【請求項２】 伝送に使用されている第１の系から予備
   として設けられた第２の系に切り替える方法において、 切り替え要求が発生したときに前記第１の系と前記第２
   の系のセル位相の同期が確立している場合には系を切り
   替え、 切り替え要求が発生したときに前記第１の系と前記第２
   の系のセル位相の同期が確立していない場合には、前記
   第２の系の第２のメモリからのセルの読み出しを停止
   し、 前記第１の系の第１のメモリに順次格納されるセルと前
   記第２のメモリに格納されているセルの先頭セルとの第
   １の比較をし、前記第１の比較の結果が一致したときは
   系を切り替え、 前記第１の比較の結果が不一致のときであって前記第２
   のメモリの格納セル数が前記第２のメモリのメモリ容量
   以下に設定された第１のしきい値より小さいときは前記
   第１の比較からの過程を行ない、 前記第２のメモリの格納セル数が前記第１のしきい値以
   上になったときは、前記第２のメモリに格納されたセル
   を廃棄し、次に前記第１のメモリに格納されたセルの情
   報をレジスタに記憶し、 前記レジスタに記憶された前記情報のセルと前記第２の
   メモリに順次格納され出力されるセルとの第２の比較を
   し、前記第２の比較の結果が不一致である回数を計数
   し、 前記第２の比較の結果が不一致であって、前記計数値が
   前記第１のメモリのメモリ容量以下に設定された第２の
   しきい値より小さいときには前記第２の比較からの過程
   を行ない、 前記第２の比較結果が一致しているときは計数値分の前
   記第１のメモリからの読み出しを停止した後に系を切り
   替え、 前記計数値が前記第２のしきい値以上になったときに
   は、再び前記第１の比較からの過程を行ない、 セル位相の同期が確立したのちに系を切り替えることを
   特徴とする系切り替え方法。