JP2501357B2 - 黒レベル補正装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、テレビジョン受信機の画質を改善する黒
レベル補正装置に関するものである。

〔従来の技術〕

近年、テレビジョン受信機の高画質化が進み、デジタ
ルジョンテレビ受信機も実用化されている。さらに、画
質を改善するための手段として、様々な黒レベル補正装
置が考えられている。

以下、図面を参照しながら、上述した従来の黒レベル
補正装置の一例について説明する。

第９図は従来のアナログ回路の黒レベル補正装置のブ
ロック図である。第９図において、12はゲインコントロ
ール回路、13は比較回路、14は積分回路、15は黒レベル
検出回路である。

以上のように構成された黒レベル補正装置について、
以下その動作について説明する。

まず、黒レベル検出回路15において、外付けの可変抵
抗器16による設定値Ａ′とゲインコントロール回路12か
ら出力される出力デジタル輝度信号とを比較することに
より画面上の黒レベルのドットに対応して黒レベル信号
を検出する。

つぎに、黒レベル検出回路15で検出された黒レベル信
号を積分回路14において積分し、画面全体に対する黒レ
ベル領域の面積の比率を出力する。

つぎに、比較回路13において、外付け可変抵抗器17に
よる設定値Ｂ′と積分回路14の出力信号とを比較し、そ
の比較結果に基づいて黒レベル補正オン・オフ信号を発
生してゲインコントロール回路12へ供給する。このよう
にするのは、画面全体に対する黒レベル領域の面積の比
率が設定値Ｂ′より大きい時に、黒レベル補正を行うと
黒が沈みすぎるので、このときは黒レベル補正をオフに
するためである。

つぎに、ゲインコントロール回路12において、前記比
較回路13からの黒レベル補正オン・オフ信号をもとに、
入力デジタル輝度信号のゲインをコントロールしてデジ
タル輝度信号における黒レベルの補正を行う。

〔発明が解決しようとする課題〕

しかしながら、上記のような構成では、黒レベル領域
の面積の比率を、画面全体で黒レベル信号の積分を行う
ことにより求めているので、第５図に示すように、一つ
の画面11上で黒レベル信号が面積の大きな黒レベル領域
Ｋ（斜線で示す）と面積の小さな黒レベル領域Ｌ（斜線
で示す）との両方が存在する場合において、つぎのよう
な問題がある。すなわち、大面積の黒レベル領域Ｋで黒
の沈みが起こらないように、黒レベル補正をオフにする
と、小面積の黒レベル領域Ｌにも補正がかからず、この
黒レベル領域Ｌの部分で黒浮きが生じるという課題があ
る。

この発明の目的は、ひとつの画面上で大面積の黒レベ
ル領域と小面積の黒レベル領域との両方が存在するとき
にも、ひとつの画面上の大きな面積を占める黒レベル領
域の黒沈みを抑えることができるとともに同一画面上の
小さな面積しか占めない黒レベル領域の黒浮きを抑える
ことができ、画面上の黒レベルの階調性を良好にするこ
とができる黒レベル補正装置を提供することである。

〔課題を解決するための手段〕

請求項（１）記載の黒レベル補正装置は、入力デジタ
ル輝度信号と第１の設定値との比較を行うことにより画
面上の黒レベルのドットに対応して黒レベル信号を出力
する第１の比較回路と、この第１の比較回路から出力さ
れる黒レベル信号を積分して画面上の各ラインの各ドッ
ト毎にそのドットを中心とする複数個のドットからなる
微小面積のなかの黒レベル領域の面積の比率を検出する
積分回路と、この積分回路の出力と第２の設定値との比
較を画面上の各ラインの各ドット毎に行う第２の比較回
路と、前記入力デジタル輝度信号を前記第１の比較回
路、積分回路および第２の比較回路による遅延時間と同
じだけ遅延させる遅延回路と、この遅延回路の出力信号
のゲインコントロールを前記第２の比較回路の出力に応
じて画面上の各ラインの各ドット毎に行うゲインコント
ロール回路とを備えている。

請求項（２）記載の黒レベル補正装置は、請求項
（１）記載の積分回路を、縦続接続した2i個のラインメ
モリと、2i個のラインメモリの初段の入力および各段の
出力が供給される（2i＋１）個の水平加算回路と、（2i
＋１）個の水平加算回路の出力を加算する垂直加算回路
とで構成している。各水平加算回路は、縦続接続した2j
個のＤ−フリップフロップと、この2j個のＤ−フリップ
フロップの初段の入力および各段の出力を加算する加算
回路とで構成される。

〔作用〕

請求項（１）記載の構成によれば、第１の比較回路に
おいて、入力デジタル輝度信号と第１の設定値との比較
が行われ、画面上の黒レベルのドットに対応して黒レベ
ル信号が第１の比較回路から出力される。積分回路で
は、第１の比較回路から出力される黒レベル信号が積分
され画面上の各ラインの各ドット毎にそのドットを中心
とする複数個のドットからなる微小面積のなかの黒レベ
ル領域の面積の比率が出力される。第２の比較回路で
は、この積分回路の出力と第２の設定値との比較が画面
上の各ラインの各ドット毎に行われる。そして、第２の
比較回路の出力に応じて、ゲインコントロール回路が画
面上の各ラインの各ドット毎にデジタル輝度信号のゲイ
ンをコントロールし、微小面積のなかの黒レベル領域の
面積の比率が小さいドットについては黒レベル補正を行
い、黒レベル領域の面積の比率が大きいドットについて
は黒レベル補正を行わない。したがって、一つの画面上
に大面積の黒レベル領域と小面積の黒レベル領域との両
方が存在するときにも、大面積の黒レベル領域では黒レ
ベルの補正を行わず、小面積の黒レベル領域では黒レベ
ルの補正を行うことになる。

この際、第１の比較回路，積分回路および第２の比較
回路における遅延時間と同じだけデジタル輝度信号が遅
延されてゲインコントロール回路へ供給されることにな
る。

請求項（２）記載の構成によれば、画面上の各ライン
の各ドット毎にそのドットを中心とする縦（2i＋１）ラ
イン、横（2j＋１）ドットの微小面積毎に、黒レベル領
域の比率を求められる。

〔実施例〕

以下、この発明の一実施例の黒レベル補正装置につい
て、図面を参照しながら説明する。

第１図はこの発明の一実施例における黒レベル補正装
置のブロック図を示すものである。また、第２図は積分
回路の具体構成を示す回路図、第３図は第２図の中の水
平加算回路の具体構成を示す回路図である。

第１図において、１は入力デジタル輝度信号を遅延す
るデジタルの遅延回路である。２はデジタルの第１の比
較回路で、入力デジタル輝度信号と設定値Ａとの比較を
行うことで、画面上の黒レベルのドットに対応して黒レ
ベル信号を出力する。３は第１の比較回路から得られた
黒レベル信号を画面上の複数のドットからなる微小面積
毎に積分することにより、微小面積の中に黒レベル領域
の面積の比率を求める積分回路である。４はデジタルの
第２の比較回路で、積分回路３の出力、すなわち画面上
の微小面積の中の黒レベル領域の面積の比率と設定値Ｂ
との比較を行う。５はデジタル輝度信号のレベルを制御
するゲインコントロール回路であり、例えばリードオン
リメモリ5Aと切換スイッチ5Bとで構成されている。

また、第２図の積分回路３の具体構成において、6,6,
…はそれぞれラインメモリ、7,7,…はそれぞれ水平加算
回路、８は垂直加算回路である。

さらに、第３図の水平加算回路７の具体構成におい
て、9,9,…はそれぞれＤ−フリップフロップ、10は加算
回路である。

以上のように構成された黒レベル補正装置について、
以下第１図，第２図，第３図および第４図ないし第８図
を用いて、その動作を説明する。

まず、第６図（ａ）に示す入力デジタル輝度信号Ｓ₁
は、第１の比較回路２において、設定値Ａとの比較が行
われ、第６図（ｂ）に示す黒レベル信号Ｓ₂として出力
される。

つぎに、積分回路３は、具体的には第２図および第３
図に示すように、2i個のラインメモリ６が縦続接続され
ており、黒レベル信号Ｓ₂をそれぞれ１ラインずつ、全
体で2iライン遅延させる。また、各ラインメモリ６の入
出力が同時に（2i＋１）個の水平加算回路７にそれぞれ
つながっている。したがって、（2i＋１）ラインの黒レ
ベル信号Ｓ₂が（2i＋１）個の水平加算回路７に同時に
入力されることになる。

また、水平加算回路７の内部は、2j個のＤ−フリップ
フロップ９が縦続接続され、その（2j＋１）個の入出力
は加算回路10に入る。つまり、水平加算回路７では、例
えば画面上において、あるライン中のあるドット、例え
ば第４図のドットＳを中心として、水平方向左右計７ド
ット（ただしｊ＝３としている）の黒レベル信号を加算
している。

つぎに、（2i＋１）個の水平加算回路７の出力が各々
垂直加算回路８に入り、（ｉ＝２とすると）垂直方向５
ラインの加算が行われる。その出力としては、Ｓ点に対
し、第４図のように（2j＋１）ドット×（2i＋１）ライ
ンの微小面積において黒レベル信号が存在するドットの
個数を表すことになる。

以上の積分動作は、画面上の各ライン毎のドット単位
で行われる。つまり、入力デジタル輝度信号が１ドット
転送される毎にそのドットを中心とする（2j＋１）ドッ
ト×（2i＋１）ラインの微小面積において黒レベル信号
が存在するドットの個数が検出されることになる。

つぎに、第２の比較回路４において、第７図（ａ）に
示す積分回路３の出力信号Ｓ₃と設定値Ｂとの比較がド
ット単位に行われ、第７図（ｂ）に示すような黒レベル
補正のオン・オフ信号Ｓ₄が出力される。つまり、黒レ
ベル補正のオン・オフ信号Ｓ₄は、第７図（ａ）の斜線
部分のように黒レベル領域の比率の大きなドット、すな
わち黒レベル領域が面積的に大きいところは、黒レベル
補正をオフにするためにハイレベルの信号が出力され、
それ以外のところはローレベルの信号が出力されて黒レ
ベル補正が行われる。

また、入力デジタル輝度信号は、遅延回路１で遅延さ
れ、第２の比較回路４以前の回路部と遅延量が合せられ
た後、ゲインコントロール回路５において、入力される
レベルに応じて補正がかけられる（第８図参照、実線は
黒レベル補正オフの場合のゲインコントロール回路５の
入出力特性を示し、破線は黒レベル補正オンの場合のゲ
インコントロール回路５の入出力特性を示している）。
その結果として、第８図のＰ点〜Ｑ点では黒の浮きを抑
え、Ｑ点〜Ｒ点では黒レベルの伸張を行い、階調性を良
好にしている。この場合、第２の比較回路４の出力がハ
イレベルのとき、すなわち補正を要しないときはスイッ
チ5Bがａ側に切り換わり、ゲインコントロール回路５は
実線で示す入出力特性となる。一方、第２の比較回路４
の出力がローレベルのとき、すなわち補正を要するとき
はスイッチ5Bがｂ側に切り換わり、ゲインコントロール
回路５は破線で示す入出力特性となる。破線の入出力特
性は、リードオンリメモリ5Aにアドレス入力とデータ出
力との関係で記憶させてある。

以上のように、この実施例によれば、積分回路３とし
て、2j個のＤ−フリップフロップ９と加算回路10とから
なる2i個の水平加算回路７と、2i個のラインメモリ６
と、スイッチ加算回路８とを設けることにより、各ライ
ンの各ドットを中心とする（2i＋１）ドット×（2i＋
１）ラインの微小面積における黒レベル領域の面積の比
率を各ラインの各ドット毎に検出することができる。

そして、各ラインの各ドット毎に得られた黒レベル領
域の面積の比率を設定値Ｂと比較し、その比較結果に基
づいて黒レベル補正のオン・オフを各ラインの各ドット
毎に行うようにしたので、第５図に示すように、一つの
画面11上に大面積の黒レベル領域Ｋと小面積の黒レベル
領域Ｌとの両方が存在するときにも、大面積の黒レベル
領域Ｋでは黒レベルの補正を行わず、小面積の黒レベル
領域Ｌでは黒レベルの補正を行うことになる。

〔発明の効果〕

請求項（１）記載の黒レベル補正装置によれば、積分
回路により第１の比較回路から出力される黒レベル信号
を積分して画面上の各ラインの各ドット毎にそのドット
を中心とする微小面積のなかの黒レベル領域の面積の比
率を求め、第２の比較回路により積分回路の出力と第２
の設定値との比較を画面上の各ラインの各ドット毎に行
い、第２の比較回路の出力に応じて、ゲインコントロー
ル回路で画面上の各ラインの各ドット毎にデジタル輝度
信号のゲインをコントロールし、微小面積のなかの黒レ
ベル領域の面積の比率が小さいドットについては黒レベ
ル補正を行い、黒レベル領域の面積の比率が大きいドッ
トについては黒レベル補正を行わないようにしたので、
一つの画面上に大面積の黒レベル領域と小面積の黒レベ
ル領域との両方が存在するときにも、大面積の黒レベル
領域では黒レベルの補正を行わず、小面積の黒レベル領
域では黒レベルの補正を行うことができる。したがっ
て、ひとつの画面上の大きな面積を占める黒レベル領域
の黒沈みを抑えることができるとともに同一画面上の小
さな面積しか占めない黒レベル領域の黒浮きを抑えるこ
とができ、画面上の黒レベルの階調性を良好にすること
ができる。

請求項（２）記載の黒レベル補正装置によれば、積分
回路を、2j個のＤ−フリップフロップおよび加算回路か
らなる2i個の水平加算回路と2i個のラインメモリと垂直
加算回路とで構成したので、画面上の各ラインの各ドッ
トを中心とする縦（2i＋１）ライン、横（2j＋１）ドッ
トの微小面積毎に黒レベル領域の比率を簡単に求めるこ
とができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の黒レベル補正装置のブロ
ック図、第２図は第１図における積分回路の具体構成を
示す回路図、第３図は第２図における水平加算回路の具
体構成を示す回路図、第４図は黒レベル信号積分面積
図、第５図は画像の一例を示す図、第６図および第７図
は第１図の各部の波形図、第８図はゲインコントロール
回路の入出力特性図、第９図は従来の黒レベル補正装置
のブロック図である。 １……遅延回路、２……第１の比較回路、３……積分回
路、４……第２の比較回路、５……ゲインコントロール
回路、６……ラインメモリ、７……水平加算回路、８…
…垂直加算回路、９……Ｄ−フリップフロップ、10……
加算回路

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】入力デジタル輝度信号と第１の設定値との
   比較を行うことにより画面上の黒レベルのドットに対応
   して黒レベル信号を出力する第１の比較回路と、この第
   １の比較回路から出力される黒レベル信号を積分して画
   面上の各ラインの各ドット毎にそのドットを中心とする
   複数個のドットからなる微小面積のなかの黒レベル領域
   の面積の比率を検出する積分回路と、この積分回路の出
   力と第２の設定値との比較を画面上の各ラインの各ドッ
   ト毎に行う第２の比較回路と、前記入力デジタル輝度信
   号を前記第１の比較回路、積分回路および第２の比較回
   路による遅延時間と同じだけ遅延させる遅延回路と、こ
   の遅延回路の出力信号のゲインコントロールを前記第２
   の比較回路の出力に応じて画面上の各ラインの各ドット
   毎に行うゲインコントロール回路とを備えた黒レベル補
   正装置。
2. 【請求項２】積分回路を、縦続接続した2i個のラインメ
   モリと、 各々縦続接続した2j個のＤ−フリップフロップと、この
   2j個のＤ−フリップフロップの初段の入力および各段の
   出力を加算する加算回路とで構成され、前記2i個のライ
   ンメモリの初段の入力および各段の出力が供給される
   （2i＋１）個の水平加算回路と、 前記（2i＋１）個の水平加算回路の出力を加算する垂直
   加算回路とで構成した請求項（１）記載の黒レベル補正
   装置。