JP2548155B2 - モノリシツク集積化半導体装置 - Google Patents
モノリシツク集積化半導体装置Info
- Publication number
- JP2548155B2 JP2548155B2 JP61504623A JP50462386A JP2548155B2 JP 2548155 B2 JP2548155 B2 JP 2548155B2 JP 61504623 A JP61504623 A JP 61504623A JP 50462386 A JP50462386 A JP 50462386A JP 2548155 B2 JP2548155 B2 JP 2548155B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- parasitic transistor
- collector
- region
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims description 57
- 230000003071 parasitic effect Effects 0.000 claims description 32
- 230000007480 spreading Effects 0.000 claims description 17
- 238000009792 diffusion process Methods 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 7
- 230000001965 increasing effect Effects 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 238000001465 metallisation Methods 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 1
- 230000010354 integration Effects 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- 238000000926 separation method Methods 0.000 description 7
- 230000001939 inductive effect Effects 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
- H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
- H10D84/615—Combinations of vertical BJTs and one or more of resistors or capacitors
Landscapes
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 従来水準 本発明は請求範囲第１項の上位概念によるモノリシッ
ク集積化半導体装置を基礎とする。
ク集積化半導体装置を基礎とする。
その種のモノリシック集積化半導体装置は種々のもの
が公知であり（例えば、IEEE Transaction on Con−sum
er Electronics,第CE−24巻、第１号、1978年２月、第1
35頁〜144頁参照）、殊に、内燃機関の集積化点火終段
や発電機レギュレータの終段に用いられるものが公知で
ある。誘導性負荷における電圧のクランピング及び電流
の制御のためサイリスタ及びフリーホイルダイオードが
誘導性負荷に並列接続される。モノリシックIC回路で
は、上記電力構成素子はサブストレートに向かって、寄
生トランジスタを形成し、この寄生トランジスタにより
付加的がサブストレート電流が流れる。製作技術上の手
段により、上記寄生トランジスタの電流増幅度が0.05〜
0.15の典型的な小さい値に調整され得る。このことは通
常の３相交流発電機（これは5Aまでの電流を引受け得
る）のフリーホイール（フライホイール）ダイオードに
対して、ほぼ0.25〜0.75Aの寄生サブストレート電流を
意味する。
が公知であり（例えば、IEEE Transaction on Con−sum
er Electronics,第CE−24巻、第１号、1978年２月、第1
35頁〜144頁参照）、殊に、内燃機関の集積化点火終段
や発電機レギュレータの終段に用いられるものが公知で
ある。誘導性負荷における電圧のクランピング及び電流
の制御のためサイリスタ及びフリーホイルダイオードが
誘導性負荷に並列接続される。モノリシックIC回路で
は、上記電力構成素子はサブストレートに向かって、寄
生トランジスタを形成し、この寄生トランジスタにより
付加的がサブストレート電流が流れる。製作技術上の手
段により、上記寄生トランジスタの電流増幅度が0.05〜
0.15の典型的な小さい値に調整され得る。このことは通
常の３相交流発電機（これは5Aまでの電流を引受け得
る）のフリーホイール（フライホイール）ダイオードに
対して、ほぼ0.25〜0.75Aの寄生サブストレート電流を
意味する。
例えば自動車における点灯発電機の14V定格電圧の発
電機の場合、そのことは3.5〜10.5Wの付加的な損失電力
を意味する。
電機の場合、そのことは3.5〜10.5Wの付加的な損失電力
を意味する。
解決すべき課題 本発明の課題とするところは当該の寄生トランジスタ
を流れる電流をわずかに抑えることにある。
を流れる電流をわずかに抑えることにある。
発明の効果 斯して本発明のモノリシックIC半導体装置の利点とす
るところは技術水準から公知の、寄生サブストレート電
流により惹起される損失電力が明らかに低下され得るこ
とである。このことは寄生トランジスタのコレクタ広が
り抵抗の増大によって達成され、その際その寄生トラン
ジスタは飽和状態にまで達し得る。
るところは技術水準から公知の、寄生サブストレート電
流により惹起される損失電力が明らかに低下され得るこ
とである。このことは寄生トランジスタのコレクタ広が
り抵抗の増大によって達成され、その際その寄生トラン
ジスタは飽和状態にまで達し得る。
従属請求項において、寄生トランジスタのコレクタ広
がり抵抗の増大のための本発明の手段の特に有利な発展
形態が示されている。而して、その簡単かつコスト上有
利な実現のため、適当なドーピング物質によりコレクタ
広がり抵抗を高めると特に有利である。このことはサブ
ストレートの裏面から行うこともできる。コレクタ広が
り抵抗を増大させるための別の有利な実施例は次のよう
にして達成される、即ち、寄生トランジスタの下方にあ
るサブストレート領域が、サブストレート電位を導く線
路から分離絶縁されるようにして、付加的な水平方向サ
ブストレート抵抗がコレクタ広がり抵抗に加算されるよ
うにするのである。裏面金属化部を有するサブストレー
トの場合、金属−半導体−障壁層の電流阻止作用が十分
利用されるようにするだけでも上記のコレクタ広がり抵
抗の増大は達成される。このことは次のようにしても達
成される、即ち裏面金属化部の被覆前に、サブストレー
ト裏面の酸化又は窒化により絶縁分離層が被覆されるよ
うにするのである。
がり抵抗の増大のための本発明の手段の特に有利な発展
形態が示されている。而して、その簡単かつコスト上有
利な実現のため、適当なドーピング物質によりコレクタ
広がり抵抗を高めると特に有利である。このことはサブ
ストレートの裏面から行うこともできる。コレクタ広が
り抵抗を増大させるための別の有利な実施例は次のよう
にして達成される、即ち、寄生トランジスタの下方にあ
るサブストレート領域が、サブストレート電位を導く線
路から分離絶縁されるようにして、付加的な水平方向サ
ブストレート抵抗がコレクタ広がり抵抗に加算されるよ
うにするのである。裏面金属化部を有するサブストレー
トの場合、金属−半導体−障壁層の電流阻止作用が十分
利用されるようにするだけでも上記のコレクタ広がり抵
抗の増大は達成される。このことは次のようにしても達
成される、即ち裏面金属化部の被覆前に、サブストレー
ト裏面の酸化又は窒化により絶縁分離層が被覆されるよ
うにするのである。
図面 本発明の１実施例が図面に示されており、以降の説明
にて詳述する。第１図は誘導性負荷の回路に対する出力
終段の基本接続図、第２図はそれの構造の横断面図、第
３図は同構造の平面図を示す。
にて詳述する。第１図は誘導性負荷の回路に対する出力
終段の基本接続図、第２図はそれの構造の横断面図、第
３図は同構造の平面図を示す。
実施例の説明 第１図にnpn出力トランジスタ１が示してあり、その
コレクタは誘導負荷２に接続しており、この誘導負荷に
はフライホイール（フリーホイール）ダイオード３が並
列接続されている。フリーホイールダイオード３は同時
に寄生トランジスタ４のエミッタ−ベースダイオードを
形成し、この寄生トランジスタ４のコレクタはコレクタ
広がり抵抗41を介してサブストレート端子42に接続して
いる。５は第１の給電電圧端子を、また６は第２の給電
電圧端子を示す。給電電圧端子５における電位は回路装
置のアース７を成す。付加的なサブストレート抵抗８は
破線で示すサブストレート端子42に並列に接続されてい
る。回路装置全体は終段トランジスタ１のベースをドラ
イブする制御回路９により作動される。
コレクタは誘導負荷２に接続しており、この誘導負荷に
はフライホイール（フリーホイール）ダイオード３が並
列接続されている。フリーホイールダイオード３は同時
に寄生トランジスタ４のエミッタ−ベースダイオードを
形成し、この寄生トランジスタ４のコレクタはコレクタ
広がり抵抗41を介してサブストレート端子42に接続して
いる。５は第１の給電電圧端子を、また６は第２の給電
電圧端子を示す。給電電圧端子５における電位は回路装
置のアース７を成す。付加的なサブストレート抵抗８は
破線で示すサブストレート端子42に並列に接続されてい
る。回路装置全体は終段トランジスタ１のベースをドラ
イブする制御回路９により作動される。
制御回路９の動作の説明は本発明の理解にはさして重
要でなく、従って簡単化のため詳述しない。
要でなく、従って簡単化のため詳述しない。
第２図には第１図のモノリシックIC回路の断面を示し
てあり、その際、70はサブストレート、710はその上に
生成されたエピタキシャル層を示す。第２図の中央には
終段トランジスタ１を示す。右側縁部にはフリーホイー
ルダイオード３ないし当該フリーホイールダイオードに
よりサブストレートと共に形成された寄生トランジスタ
４が示されている。終段トランジスタ１は埋込まれたコ
レクタ層71を有するバーティカルトランジスタとして構
成されている。絶縁分離拡散部72は同時にサブストレー
ト電位に対する端子を形成する。73は終段トランジスタ
１のコレクタ、74はベース、75はエミッタを示す。図示
のモノリシックIC回路は公知の形式で、アイソレーショ
ン（絶縁分離）として用いられる酸化物層76で被覆され
ている。その間に且その上方に、金属接続部77が示され
ており、この接続部は半導体装置の個々の素子間の電気
接続部を形成する。サブストレートの図示された部分の
裏面は絶縁分離層78で被覆されており、この絶縁分離層
上に裏面金属化部79が施されている。
てあり、その際、70はサブストレート、710はその上に
生成されたエピタキシャル層を示す。第２図の中央には
終段トランジスタ１を示す。右側縁部にはフリーホイー
ルダイオード３ないし当該フリーホイールダイオードに
よりサブストレートと共に形成された寄生トランジスタ
４が示されている。終段トランジスタ１は埋込まれたコ
レクタ層71を有するバーティカルトランジスタとして構
成されている。絶縁分離拡散部72は同時にサブストレー
ト電位に対する端子を形成する。73は終段トランジスタ
１のコレクタ、74はベース、75はエミッタを示す。図示
のモノリシックIC回路は公知の形式で、アイソレーショ
ン（絶縁分離）として用いられる酸化物層76で被覆され
ている。その間に且その上方に、金属接続部77が示され
ており、この接続部は半導体装置の個々の素子間の電気
接続部を形成する。サブストレートの図示された部分の
裏面は絶縁分離層78で被覆されており、この絶縁分離層
上に裏面金属化部79が施されている。
フリーホイールダイオード３はサブストレート上に同
じ製作過程で終段トランジスタ１と共に形成される。従
ってそれの拡散ゾーンは第２図に、終段トランジスタ１
にて現れるのと同じ参照番号で示される。フリーホイー
ルダイオード３の下方に、付加的に拡散抵抗410がサブ
ストレートの裏面から施されている。
じ製作過程で終段トランジスタ１と共に形成される。従
ってそれの拡散ゾーンは第２図に、終段トランジスタ１
にて現れるのと同じ参照番号で示される。フリーホイー
ルダイオード３の下方に、付加的に拡散抵抗410がサブ
ストレートの裏面から施されている。
第１図に示すコレクタ広がり抵抗41は第２図にも示さ
れており、この広がり抵抗は従来技術では拡散抵抗410
と絶縁分離層78が存在しないと仮定した場合生じること
となるものである。それに相応して第１図にはサブスト
レート端子42も破線で示してあり、その結果寄生トラン
ジスタ４のコレクタ電流が付加的に形成されたサブスト
レート抵抗８を介して流される。それによりコレクタ電
流が低減され、寄生トランジスタ４は飽和せしめられ
る。このために、フリーホイールダイオード３ないし寄
生トランジスタ４のエミッタからの電流はそのコレクタ
及び終段トランジスタ１の下方に位置するサブストレー
ト区間（これは付加的サブストレート抵抗８により形成
される）を介し、電位端子として用いられる絶縁分離拡
散部720へ達する。
れており、この広がり抵抗は従来技術では拡散抵抗410
と絶縁分離層78が存在しないと仮定した場合生じること
となるものである。それに相応して第１図にはサブスト
レート端子42も破線で示してあり、その結果寄生トラン
ジスタ４のコレクタ電流が付加的に形成されたサブスト
レート抵抗８を介して流される。それによりコレクタ電
流が低減され、寄生トランジスタ４は飽和せしめられ
る。このために、フリーホイールダイオード３ないし寄
生トランジスタ４のエミッタからの電流はそのコレクタ
及び終段トランジスタ１の下方に位置するサブストレー
ト区間（これは付加的サブストレート抵抗８により形成
される）を介し、電位端子として用いられる絶縁分離拡
散部720へ達する。
絶縁分離作用に高い要求がなされない場合は第２図に
示す絶縁分離層78を省くことができる。その場合、阻止
状態におかれた半導体金属接合部が、絶縁分離（アイソ
レーション）のために利用され得る。拡散抵抗（領域）
410は付加的にコレクタ広がり抵抗を高める、それとい
うのは、サブストレート裏面から補償作用を行ない且キ
ャリヤ寿命を低下させるドーピング物質が混入（ドーピ
ング）されるからである。
示す絶縁分離層78を省くことができる。その場合、阻止
状態におかれた半導体金属接合部が、絶縁分離（アイソ
レーション）のために利用され得る。拡散抵抗（領域）
410は付加的にコレクタ広がり抵抗を高める、それとい
うのは、サブストレート裏面から補償作用を行ない且キ
ャリヤ寿命を低下させるドーピング物質が混入（ドーピ
ング）されるからである。
第３図に示すモノリシックIC回路の平面図では、700
は裂断分離枠の中央に位置する分断線であり、この分断
線にて、拡散過程の終了後、個々のチップがウエーハか
ら切出される。１は終段トランジスタの領域、３はフリ
ーホイールダイオードの領域である。上記制御回路は部
分91（これはサブストレート電位の上昇によっても影響
を受けずに従ってフリーホイールダイオード３の直ぐ傍
らに設けられ得る）と、部分92（これはバリヤとして作
用する絶縁分離拡散ゾーン720の他方の側に位置する）
とに分けられている。区画（区域）701内に延びてい
る、絶縁拡散部72の部分領域はサブストレートに対する
分路を形成する。この分路はできるだけ狭いものに構成
される必要がある。更に外側チップ縁部702は少なくと
も区画（区分）701の長さに亙ってドーピング物質を有
しない（ドープしない）ようにしなければならない。そ
うしないと、そのようなドーピング物質によってサブス
トレート抵抗が低下されたり、又は、絶縁分離拡散ゾー
ン720によって形成されたバリヤが少なくとも部分的に
作用し得なくなるからである。
は裂断分離枠の中央に位置する分断線であり、この分断
線にて、拡散過程の終了後、個々のチップがウエーハか
ら切出される。１は終段トランジスタの領域、３はフリ
ーホイールダイオードの領域である。上記制御回路は部
分91（これはサブストレート電位の上昇によっても影響
を受けずに従ってフリーホイールダイオード３の直ぐ傍
らに設けられ得る）と、部分92（これはバリヤとして作
用する絶縁分離拡散ゾーン720の他方の側に位置する）
とに分けられている。区画（区域）701内に延びてい
る、絶縁拡散部72の部分領域はサブストレートに対する
分路を形成する。この分路はできるだけ狭いものに構成
される必要がある。更に外側チップ縁部702は少なくと
も区画（区分）701の長さに亙ってドーピング物質を有
しない（ドープしない）ようにしなければならない。そ
うしないと、そのようなドーピング物質によってサブス
トレート抵抗が低下されたり、又は、絶縁分離拡散ゾー
ン720によって形成されたバリヤが少なくとも部分的に
作用し得なくなるからである。
以下要約的に第２図を用いて本発明の半導体回路装置
の動作機能を説明する。
の動作機能を説明する。
３はＮ拡散領域74と、Ｐ領域72,71とにより形成され
るダイオードを表わす。Ｎドーピングされたサブストレ
ート70と共に、当該ダイオードは寄生トランジスタ４を
形成する。本発明の課題とするところは当該の寄生トラ
ンジスタ４を流れる電流をわずかに抑えることにある。
このことは次のようにして達成される。即ち、サブスト
レート70内を比較的長い距離に亘って電流が流れてアー
スにて流れ出るようにするのである。サブストレート層
を通っての当該の比較的長い距離によっては付加的な抵
抗８が形成される。当該抵抗８のそのような高い抵抗値
のもとでは上記寄生トランジスタ４を流れる電流はわず
かに抑えられる。ところでコレクタ広がり抵抗41は当該
寄生トランジスタ４のコレクタの抵抗である。該コレク
タ抵抗は第１図の等価回路中では抵抗41として示されて
いる。当該抵抗41はダイオード３の下方に配されるサブ
ストレート70の抵抗により形成される。従って、第２図
中でも、当該ダイオード下方に配置されているサブスト
レート領域に41を付してある。当該抵抗は次のようにし
て高められる、即ち寄生トランジスタ４を流れる電流
が、サブストレートを通って流れる距離区間を比較的に
長くするのである。当該の付加的抵抗８は第１図中では
等価回路中に示されており、そして、第２図中では付加
的距離区間として示されている。
るダイオードを表わす。Ｎドーピングされたサブストレ
ート70と共に、当該ダイオードは寄生トランジスタ４を
形成する。本発明の課題とするところは当該の寄生トラ
ンジスタ４を流れる電流をわずかに抑えることにある。
このことは次のようにして達成される。即ち、サブスト
レート70内を比較的長い距離に亘って電流が流れてアー
スにて流れ出るようにするのである。サブストレート層
を通っての当該の比較的長い距離によっては付加的な抵
抗８が形成される。当該抵抗８のそのような高い抵抗値
のもとでは上記寄生トランジスタ４を流れる電流はわず
かに抑えられる。ところでコレクタ広がり抵抗41は当該
寄生トランジスタ４のコレクタの抵抗である。該コレク
タ抵抗は第１図の等価回路中では抵抗41として示されて
いる。当該抵抗41はダイオード３の下方に配されるサブ
ストレート70の抵抗により形成される。従って、第２図
中でも、当該ダイオード下方に配置されているサブスト
レート領域に41を付してある。当該抵抗は次のようにし
て高められる、即ち寄生トランジスタ４を流れる電流
が、サブストレートを通って流れる距離区間を比較的に
長くするのである。当該の付加的抵抗８は第１図中では
等価回路中に示されており、そして、第２図中では付加
的距離区間として示されている。
なお、寄生トランジスタ４を流れる電流の経路は本来
のコネクタ抵抗41と、付加的抵抗８との双方を含むもの
でなければならない。
のコネクタ抵抗41と、付加的抵抗８との双方を含むもの
でなければならない。
このことは又次のような事情にも由来している、即ち
第１図中、当該の電流を直接アースへ流されることとな
る筈（何らの手段も講じなければ）の電流経路（接続
路）遮断（オフ）状態におかれるという事情にも由来し
ている。
第１図中、当該の電流を直接アースへ流されることとな
る筈（何らの手段も講じなければ）の電流経路（接続
路）遮断（オフ）状態におかれるという事情にも由来し
ている。
従って、寄生トランジスタ４を流れる電流の経路は抵
抗41と抵抗８との双方を含むのである。
抗41と抵抗８との双方を含むのである。
請求の範囲第２項及び第３項以下のことを特定してい
る、即ち、サブストレートは電力ダイオード３の設けら
れている領域にて、及びサブストレート抵抗成分を形成
するサブストレート領域にて、電極79（これは後面に取
付けられている）に対して絶縁されている。
る、即ち、サブストレートは電力ダイオード３の設けら
れている領域にて、及びサブストレート抵抗成分を形成
するサブストレート領域にて、電極79（これは後面に取
付けられている）に対して絶縁されている。
絶縁分離拡散領域720は例えば第２図中拡散領域（こ
れは半導体サブストレートの上面からエピタキシャル領
域710を通ってサブストレート70へ延びている）の左側
の領域のところに設けられる。
れは半導体サブストレートの上面からエピタキシャル領
域710を通ってサブストレート70へ延びている）の左側
の領域のところに設けられる。
Claims (8)
- 【請求項１】少なくとも１つの電力ダイオード（３）を
有するモノリシック集積化半導体装置であって、該電力
ダイオードはエピキシャル層（710）の設けられたサブ
ストレート（70）の前面に形成されており、そのカソー
ドはサブストレートの電位よりも高い電位に接続され、
またそのアノードは寄生トランジスタ（４）のエミッタ
を、かつそのカソードはベースを形成し、該寄生トラン
ジスタのコレクタはサブストレートにより形成されてい
るモノリシック集積化半導体装置において、寄生トラン
ジスタ（４）のコレクタ電流を低減するために該寄生ト
ランジスタのコレクタ広がり抵抗（41）が付加的なサブ
ストレート抵抗部分（８）だけ高められており、該サブ
ストレート抵抗部分は電力ダイオード（３）を越えてさ
らに延在するサブストレート材料の領域により形成され
ており、その際寄生トランジスタ（４）のコレクタ電流
が本来のコネクタ（広がり）抵抗（41）と付加的なサブ
ストレート抵抗部分（８）の双方を流れるように作用す
る手段（78,720,77）が設けられていることを特徴とす
るモノリシック集積化半導体装置。 - 【請求項２】サブストレート（70）は、電力ダイオード
下方に配置されるサブストレート領域として該電力ダイ
オード（３）を越えて更に延在して付加的なサブストレ
ート抵抗部分（８）を形成している寄生トランジスタ
（４）のコレクタ広がり抵抗領域において、サブストレ
ート（70）裏面に被着されたアース電位の加わる対向電
極（79）に対して電気的に絶縁されている請求の範囲第
１項記載の装置。 - 【請求項３】サブストレートは少なくとも、電力ダイオ
ード（３）に下方に配置されるサブストレート領域とし
てかつ該電力ダイオード（３）を越えてさらに延在して
付加的なサブストレート抵抗部分（８）を形成している
寄生トランジスタ（４）のコレクタ広がり抵抗領域にお
いて、サブストレート（70）裏面に被着されたアース電
位の加わる対向電極（79）に対して電気的に絶縁されて
おり、またサブストレート（70）は、出力ダイオード
（３）を越えてさらに延在して付加的なサブストレート
抵抗部分を形成している寄生トランジスタ（４）のコレ
クタ広がり抵抗領域の、電力ダイオード（３）とは反対
側端部にて、エピキシャル層（710）を通って延在する
絶縁分離拡散ゾーン（720）を少なくとも介し、アース
電位を導く金属化部分（77）に接続されている請求の範
囲第１項記載の装置。 - 【請求項４】対向電極（79）は金属化部分により形成さ
れる請求の範囲第２項又は第３項記載の装置。 - 【請求項５】分離絶縁は金属半導体接合から成る障壁層
によって行われる請求の範囲第２項から第４項までのい
ずれか１項記載の装置。 - 【請求項６】分離絶縁は、対向電極（79）とサブストレ
ート（70）との間に存在する、例えば酸化−又は窒化分
離絶縁層（78）により行われる請求の範囲第２項から第
４項までのいずれか１項記載の装置。 - 【請求項７】寄生トランジスタ（４）のコレクタ広がり
抵抗（8,41）を形成するサブストレート領域（70）がモ
ノリシック集積化半導体装置のエッジ付近まで及んでい
る装置において、モノリシック集積化半導体装置の縁部
領域は少なくとも、寄生トランジスタ（４）のコレクタ
広がり抵抗（8,41）が当該絶縁部領域に境を接している
長さに亙って、抵抗値を低下させる物質を有しない（ド
ープしない）請求の範囲第１項から第６項までのいずれ
か１項記載の装置。 - 【請求項８】サブストレート（70）により形成される付
加的なコレクタ広がり抵抗部分（８）の上部に、少なく
とも１つの別のモノリシック集積化半導体装置の素子、
例えば出力トランジスタ（１）が設けられている請求の
範囲第１項から第７項までのいずれか１項記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3532381.7 | 1985-09-11 | ||
| DE19853532381 DE3532381A1 (de) | 1985-09-11 | 1985-09-11 | Monolithisch integrierte halbleiteranordnung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63501667A JPS63501667A (ja) | 1988-06-23 |
| JP2548155B2 true JP2548155B2 (ja) | 1996-10-30 |
Family
ID=6280657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61504623A Expired - Lifetime JP2548155B2 (ja) | 1985-09-11 | 1986-08-22 | モノリシツク集積化半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4829360A (ja) |
| EP (1) | EP0274469B1 (ja) |
| JP (1) | JP2548155B2 (ja) |
| DE (2) | DE3532381A1 (ja) |
| WO (1) | WO1987001868A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01100137U (ja) * | 1987-12-23 | 1989-07-05 | ||
| US4998160A (en) * | 1989-01-23 | 1991-03-05 | Motorola, Inc. | Substrate power supply contact for power integrated circuits |
| GB2240951B (en) * | 1990-02-09 | 1994-10-05 | Canon Kk | Ink jet recording system |
| US5076179A (en) * | 1990-07-13 | 1991-12-31 | Systech Environmental Corp. | Method and apparatus for injecting sludge into a kiln |
| US5284405A (en) * | 1990-07-13 | 1994-02-08 | Systech Environmental Corporation | Method and apparatus for injecting sludge into a kiln |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3423647A (en) * | 1964-07-30 | 1969-01-21 | Nippon Electric Co | Semiconductor device having regions with preselected different minority carrier lifetimes |
| FR1442009A (fr) * | 1964-07-30 | 1966-06-10 | Nippon Electric Co | Procédé de fabrication de dispositifs semi-conducteurs et nouveaux produits ainsi obtenus |
| DE1564169A1 (de) * | 1966-08-06 | 1970-01-08 | Ibm Deutschland | Verfahren zur gegenseitigen elektrischen Isolierung verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefassten aktiver Schaltelemente mit Hilfe in Sperrichtung vorgespannter PN-UEbergaenge |
| DE2507366C3 (de) * | 1975-02-20 | 1980-06-26 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Unterdrückung parasitärer Schaltungselemente |
-
1985
- 1985-09-11 DE DE19853532381 patent/DE3532381A1/de not_active Withdrawn
-
1986
- 1986-08-22 EP EP86905191A patent/EP0274469B1/de not_active Expired
- 1986-08-22 WO PCT/DE1986/000331 patent/WO1987001868A1/de not_active Ceased
- 1986-08-22 JP JP61504623A patent/JP2548155B2/ja not_active Expired - Lifetime
- 1986-08-22 US US07/050,295 patent/US4829360A/en not_active Expired - Lifetime
- 1986-08-22 DE DE8686905191T patent/DE3667225D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4829360A (en) | 1989-05-09 |
| DE3667225D1 (de) | 1990-01-04 |
| DE3532381A1 (de) | 1987-03-12 |
| EP0274469B1 (de) | 1989-11-29 |
| JPS63501667A (ja) | 1988-06-23 |
| EP0274469A1 (de) | 1988-07-20 |
| WO1987001868A1 (fr) | 1987-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2850801B2 (ja) | 半導体素子 | |
| US20020079554A1 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
| JPS6358380B2 (ja) | ||
| JPH0669501A (ja) | 集積回路における静電的放電に対してパッドを保護するためのダイオード構造 | |
| KR100208632B1 (ko) | 반도체 집적 회로 및 그 제조 방법 | |
| US4543593A (en) | Semiconductor protective device | |
| JP2862027B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US5798538A (en) | IGBT with integrated control | |
| JP2000183341A (ja) | 半導体装置とそれを用いた半導体回路 | |
| JP2548155B2 (ja) | モノリシツク集積化半導体装置 | |
| JPH08274321A (ja) | 半導体装置 | |
| US6815799B2 (en) | Semiconductor integrated circuit device | |
| KR100660670B1 (ko) | 바이폴라 트랜지스터 | |
| JP3216315B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US20040120085A1 (en) | Semiconductor device with surge protection circuit | |
| JP2000235997A (ja) | 半導体装置 | |
| JPS6211787B2 (ja) | ||
| JP3167306B2 (ja) | モノリシツク電子機器 | |
| JP2901275B2 (ja) | 半導体集積回路装置 | |
| JPH0629466A (ja) | 半導体集積回路 | |
| JPS58186959A (ja) | 半導体装置 | |
| JP3185723B2 (ja) | 半導体装置 | |
| US6624502B2 (en) | Method and device for limiting the substrate potential in junction isolated integrated circuits | |
| JPH1065112A (ja) | 誘導ドライバ回路とその方法 | |
| JPS6331110B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |