JP2561036B2 - 半導体装置パッケージ - Google Patents
半導体装置パッケージInfo
- Publication number
- JP2561036B2 JP2561036B2 JP6177886A JP17788694A JP2561036B2 JP 2561036 B2 JP2561036 B2 JP 2561036B2 JP 6177886 A JP6177886 A JP 6177886A JP 17788694 A JP17788694 A JP 17788694A JP 2561036 B2 JP2561036 B2 JP 2561036B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- stem
- semiconductor device
- semiconductor element
- device package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 239000000758 substrate Substances 0.000 claims description 50
- 239000002184 metal Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 15
- 230000005540 biological transmission Effects 0.000 claims description 9
- 230000003321 amplification Effects 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 239000000463 material Substances 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 230000008642 heat stress Effects 0.000 description 5
- 230000008646 thermal stress Effects 0.000 description 4
- 238000005219 brazing Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002500 effect on skin Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Microwave Amplifiers (AREA)
Description
【0001】
【産業上の利用分野】本発明は半導体装置パッケージに
関し、特に高出力の高周波トランジスタの半導体素子を
収容するパッケージの構造に関する。
関し、特に高出力の高周波トランジスタの半導体素子を
収容するパッケージの構造に関する。
【0002】
【従来の技術】高周波数帯で使用される高出力トランジ
スタでは、信号の入出力線路としてマイクロストリップ
ラインが使用される。このマイクロストリップライン
は、信号ラインとこの信号ラインに平行して配置される
グランドラインとから成る不平衡線路として構成され
る。このような従来の半導体装置パッケージを示す特開
平2−303146号公報等を参照して以下に説明す
る。
スタでは、信号の入出力線路としてマイクロストリップ
ラインが使用される。このマイクロストリップライン
は、信号ラインとこの信号ラインに平行して配置される
グランドラインとから成る不平衡線路として構成され
る。このような従来の半導体装置パッケージを示す特開
平2−303146号公報等を参照して以下に説明す
る。
【0003】図5(a)、(b)は、夫々従来の高周波
数帯で使用される高出力トランジスタを含む半導体チッ
プ及びその内部整合回路を含むパッケージ組立体の平面
図、C−C′線の断面図である。また、図5(c)はこ
の(b)の断面図の一部を拡大した断面図である。図5
(a)、(b)においてパッケージ12は、半導体素子
21の周囲を囲むステム上部13、半導体素子21を搭
載するマウント面を有するステム基底部14、これらを
相互に固定するステムリング15を備える。ステム基底
部14は、金属例えば銅材からなり、被搭載部品である
1個又は2個の高出力FETが形成された半導体素子2
1を搭載すると共に、そのFETのソース電極として構
成される。このソース電極14は、FETが発生させる
熱の放熱部としても機能する。
数帯で使用される高出力トランジスタを含む半導体チッ
プ及びその内部整合回路を含むパッケージ組立体の平面
図、C−C′線の断面図である。また、図5(c)はこ
の(b)の断面図の一部を拡大した断面図である。図5
(a)、(b)においてパッケージ12は、半導体素子
21の周囲を囲むステム上部13、半導体素子21を搭
載するマウント面を有するステム基底部14、これらを
相互に固定するステムリング15を備える。ステム基底
部14は、金属例えば銅材からなり、被搭載部品である
1個又は2個の高出力FETが形成された半導体素子2
1を搭載すると共に、そのFETのソース電極として構
成される。このソース電極14は、FETが発生させる
熱の放熱部としても機能する。
【0004】ステム上部13は、全体としても銅材から
なり、その上端が開放する筒形状に成形されている。ス
テム上部13には、FETのドレイン電極およびゲート
電極が夫々接続される信号ライン18、19のための入
出力端子が、絶縁材として機能するセラミックからなる
絶縁部17、16にそれぞれ組み込まれている。かかる
構成により、各電極に接続される信号ライン18、19
及びステム基底部14を成すソース電極は相互に電気的
に絶縁される。
なり、その上端が開放する筒形状に成形されている。ス
テム上部13には、FETのドレイン電極およびゲート
電極が夫々接続される信号ライン18、19のための入
出力端子が、絶縁材として機能するセラミックからなる
絶縁部17、16にそれぞれ組み込まれている。かかる
構成により、各電極に接続される信号ライン18、19
及びステム基底部14を成すソース電極は相互に電気的
に絶縁される。
【0005】ステムリング15は、銅の板材からなる矩
形枠状に形成され、ステム上部13の全体幅寸法の約
0.8以下の幅寸法を有する。ステムリング15は、ス
テム上部13とステム基底部14との間に介装され、ロ
ー材によりステム上部13の接合面及びステム基底部1
4に夫々固定されて、双方の部材13、14を結合して
いる。
形枠状に形成され、ステム上部13の全体幅寸法の約
0.8以下の幅寸法を有する。ステムリング15は、ス
テム上部13とステム基底部14との間に介装され、ロ
ー材によりステム上部13の接合面及びステム基底部1
4に夫々固定されて、双方の部材13、14を結合して
いる。
【0006】パッケージ12の内部には、機能素子を成
す半導体素子21(GaAs)、及び内部整合回路(イ
ンピーダンスマッチング回路3以下IMNとも称する)
22、24が格納されている。前記の如く、パッケージ
12には、セラミック等の絶縁物16、17及び銅材か
ら成る導体が使用されており、これらは夫々熱膨張係数
が異なるため、半導体素子21で発生する熱により、各
部に熱ストレスが伝搬する。しかし、図5(c)に示す
ように、ステムリング15において、接触面積が極めて
小さな接合面15a、15bを採用することにより、ス
テム基底部14で発生する熱ストレスのステム上部13
への伝播を小さく抑える。
す半導体素子21(GaAs)、及び内部整合回路(イ
ンピーダンスマッチング回路3以下IMNとも称する)
22、24が格納されている。前記の如く、パッケージ
12には、セラミック等の絶縁物16、17及び銅材か
ら成る導体が使用されており、これらは夫々熱膨張係数
が異なるため、半導体素子21で発生する熱により、各
部に熱ストレスが伝搬する。しかし、図5(c)に示す
ように、ステムリング15において、接触面積が極めて
小さな接合面15a、15bを採用することにより、ス
テム基底部14で発生する熱ストレスのステム上部13
への伝播を小さく抑える。
【0007】また、ステムリング15と、ステム上部1
3及びステム基底部14との各接合部で使用されるロー
材によっても、上記熱ストレスの伝搬は軽減される。こ
のため、ステム基底部14で発生する熱ストレスは、ス
テムリング15で実質的に阻止され、ステム上部13の
絶縁部16、17に熱ストレスによる割れが発生するこ
とを防止している。
3及びステム基底部14との各接合部で使用されるロー
材によっても、上記熱ストレスの伝搬は軽減される。こ
のため、ステム基底部14で発生する熱ストレスは、ス
テムリング15で実質的に阻止され、ステム上部13の
絶縁部16、17に熱ストレスによる割れが発生するこ
とを防止している。
【0008】
【発明が解決しようとする課題】従来のパッケージ12
では、上述のごとく、ロー材を用いてステムリング15
をステム上部13に固定する。このように、ステムリン
グ15をステム上部13にロー付けするために、ステム
上部13のステム基底部14への対向面13aを金属と
し、また、絶縁部16、17のセラミックについては、
その表面に金メッキ15cを施す構成が採用される。以
下、上記パッケージ12の作用について、図5(c)を
参照して説明する。なお、この図5(c)及びその他の
図面において、図面上に示した矢印は電流経路を示して
いる。
では、上述のごとく、ロー材を用いてステムリング15
をステム上部13に固定する。このように、ステムリン
グ15をステム上部13にロー付けするために、ステム
上部13のステム基底部14への対向面13aを金属と
し、また、絶縁部16、17のセラミックについては、
その表面に金メッキ15cを施す構成が採用される。以
下、上記パッケージ12の作用について、図5(c)を
参照して説明する。なお、この図5(c)及びその他の
図面において、図面上に示した矢印は電流経路を示して
いる。
【0009】信号周波数が高いと、一般に、電流は表皮
効果により導体の表面のみを流れるようになる。この場
合、信号ライン18からIMN24に流れる信号電流の
経路長と、図示しないグランド線からステム基底部14
を経由して半導体チップ21に向かって流れるグランド
電流の経路長とが異なる。即ち、図示のごとく、グラン
ド電流は、その経路がステム基板部14→ステムリング
15→金メッキ15C→ステムリング15→ステム基底
部14を経由するために、信号電流の経路長部分l1に
対応するグランド電流の経路長部分は約3×l1+2×
hとなる。ここで、図示したように、l1はステム上部
13の接合面の幅をhはステムリング15の高さを示
す。
効果により導体の表面のみを流れるようになる。この場
合、信号ライン18からIMN24に流れる信号電流の
経路長と、図示しないグランド線からステム基底部14
を経由して半導体チップ21に向かって流れるグランド
電流の経路長とが異なる。即ち、図示のごとく、グラン
ド電流は、その経路がステム基板部14→ステムリング
15→金メッキ15C→ステムリング15→ステム基底
部14を経由するために、信号電流の経路長部分l1に
対応するグランド電流の経路長部分は約3×l1+2×
hとなる。ここで、図示したように、l1はステム上部
13の接合面の幅をhはステムリング15の高さを示
す。
【0010】信号電流とグランド電流の経路長との差2
×(l1+h)は、信号電流とグランド電流との間の位
相差となって現れる。例えば、l1=2mm、h=1m
mとすれば、信号電流とグランド電流の経路長の差は約
6mmであり、信号周波数を例えば4GHzとすれば、
かかる経路長の差による位相差は約29°となる。これ
は、信号回路に誘導性リアクタンス素子が存在すること
と等価であり、この例の場合では、約1.1nHのイン
ダクランスが存在することと等価できる。
×(l1+h)は、信号電流とグランド電流との間の位
相差となって現れる。例えば、l1=2mm、h=1m
mとすれば、信号電流とグランド電流の経路長の差は約
6mmであり、信号周波数を例えば4GHzとすれば、
かかる経路長の差による位相差は約29°となる。これ
は、信号回路に誘導性リアクタンス素子が存在すること
と等価であり、この例の場合では、約1.1nHのイン
ダクランスが存在することと等価できる。
【0011】高周波数になるほど、このような経路長の
差に起因する位相差は大きくなり、例えば25GHzで
は信号電流とグランド電流の位相が完全に逆転して、信
号の伝送が行われずこのパッケージ組立体は使用不能と
なる。以上は、信号波が自由空間内に在るものとして計
算したが、実際には、自由空間内でないため、さらに波
長の短縮が起こることから、上記周波数より更に低い周
波数で使用不能となる。
差に起因する位相差は大きくなり、例えば25GHzで
は信号電流とグランド電流の位相が完全に逆転して、信
号の伝送が行われずこのパッケージ組立体は使用不能と
なる。以上は、信号波が自由空間内に在るものとして計
算したが、実際には、自由空間内でないため、さらに波
長の短縮が起こることから、上記周波数より更に低い周
波数で使用不能となる。
【0012】上述した如く、信号ラインに等価的に誘電
性リアクタンスが生じるため、トランジスタの内部整合
回路22、24で整合を行ったものが不整合を生じ、ま
た、内部で整合をとらずに外部のみで整合をとる場合に
は、パッケージ12の種類が変わると整合回路を変えな
くてはならないという問題があった。更に、このリアク
タンス素子が回路内にあると、広帯域増幅器などを設計
する場合に、周波数依存性が強く、広帯域特性が得られ
るという問題もあった。
性リアクタンスが生じるため、トランジスタの内部整合
回路22、24で整合を行ったものが不整合を生じ、ま
た、内部で整合をとらずに外部のみで整合をとる場合に
は、パッケージ12の種類が変わると整合回路を変えな
くてはならないという問題があった。更に、このリアク
タンス素子が回路内にあると、広帯域増幅器などを設計
する場合に、周波数依存性が強く、広帯域特性が得られ
るという問題もあった。
【0013】本発明は、上記に鑑み、高周波数帯域で使
用される高出力トランジスタ等の機能素子を収容するパ
ッケージの構造について、信号電流とグランド電流との
位相差に起因して生ずる高周波特性の低下を除き、もっ
て良好な高周波特性を有するパッケージの構造を提供す
ることを目的とする。
用される高出力トランジスタ等の機能素子を収容するパ
ッケージの構造について、信号電流とグランド電流との
位相差に起因して生ずる高周波特性の低下を除き、もっ
て良好な高周波特性を有するパッケージの構造を提供す
ることを目的とする。
【0014】
【課題を解決するための手段】主表面に少なくとも半導
体素子が固着される金属性基板と、少なくとも前記半導
体素子を覆うように、前記主表面に固着する接合面を有
するキャップと、前記半導体素子から前記キャップの外
へ引き出された入出力ラインとを備えた半導体装置パッ
ケージにおいて、前記入出力ラインのうち前記キャップ
が固着する部分は、絶縁性基板とこの基板の内部を通過
する内部導体と前記絶縁性基板を固着した前記金属性基
板の外部導体とからなる伝送ラインとなっていることを
特徴とし、特に前記伝送ラインの外部導体は、前記金属
性基板の三つの側面と一つの底面とからなることを特徴
とし、又は前記伝送ラインの外部導体は、前記金属性基
板の三つの側面からなることを特徴とし、あるいは特に
前記絶縁性基板の主表面に部分的に金属層が形成され、
この金属層が前記キャップの接合面と固着していること
を特徴とし、さらに前記半導体素子が特に高周波帯の増
幅トランジスタであることを特徴とする。
体素子が固着される金属性基板と、少なくとも前記半導
体素子を覆うように、前記主表面に固着する接合面を有
するキャップと、前記半導体素子から前記キャップの外
へ引き出された入出力ラインとを備えた半導体装置パッ
ケージにおいて、前記入出力ラインのうち前記キャップ
が固着する部分は、絶縁性基板とこの基板の内部を通過
する内部導体と前記絶縁性基板を固着した前記金属性基
板の外部導体とからなる伝送ラインとなっていることを
特徴とし、特に前記伝送ラインの外部導体は、前記金属
性基板の三つの側面と一つの底面とからなることを特徴
とし、又は前記伝送ラインの外部導体は、前記金属性基
板の三つの側面からなることを特徴とし、あるいは特に
前記絶縁性基板の主表面に部分的に金属層が形成され、
この金属層が前記キャップの接合面と固着していること
を特徴とし、さらに前記半導体素子が特に高周波帯の増
幅トランジスタであることを特徴とする。
【0015】
【実施例】図1は本発明の第1の実施例の半導体層値パ
ッケージを示す斜視図であり、図2は図1で示された多
層基板の一つを示す断面図である。
ッケージを示す斜視図であり、図2は図1で示された多
層基板の一つを示す断面図である。
【0016】図1において、この実施例は、ステム基底
部44と、一対の多層基板31と、キャップ30とを備
える。ステム基底部44は、金属製例えば銅素材に金メ
ッキした基板であり、対向した辺にはそれぞれ取付部5
2が、対称的に形成され、半円形と方形とを合わせた平
面形で切り取られた形をしており、図示されていないフ
レームにボルト・ナットでこの取付部52がそれぞれ固
定される。また、他方の対向辺には、長方形の平面形で
かつ貫通しない深さの溝を有する基板取付部50、51
が形成されている。このステム基底部44の主表面に
は、キャップ30の接合端35が口一材等で固着される
接合面36があり、この接合面36内の主表面には、1
個又は複数の高周波帯の高出力のトランジスタの半導体
素子45や、2個の入出力インピーダンス整合回路素子
(図示せず)等が、固着される。基板取付部50には、
この取付部50と4面で接する多層基板31が固着され
る。他の基板取付部51にも、多層基板31と対称的な
形状をした同様の基板(図示せず)が固定される。
部44と、一対の多層基板31と、キャップ30とを備
える。ステム基底部44は、金属製例えば銅素材に金メ
ッキした基板であり、対向した辺にはそれぞれ取付部5
2が、対称的に形成され、半円形と方形とを合わせた平
面形で切り取られた形をしており、図示されていないフ
レームにボルト・ナットでこの取付部52がそれぞれ固
定される。また、他方の対向辺には、長方形の平面形で
かつ貫通しない深さの溝を有する基板取付部50、51
が形成されている。このステム基底部44の主表面に
は、キャップ30の接合端35が口一材等で固着される
接合面36があり、この接合面36内の主表面には、1
個又は複数の高周波帯の高出力のトランジスタの半導体
素子45や、2個の入出力インピーダンス整合回路素子
(図示せず)等が、固着される。基板取付部50には、
この取付部50と4面で接する多層基板31が固着され
る。他の基板取付部51にも、多層基板31と対称的な
形状をした同様の基板(図示せず)が固定される。
【0017】このような多層基板31は、誘電体損失の
小さい接着剤で、取付部50に接着されてもよいが、こ
の多層基板31の4面をあらかじめメタライズにおき、
このメタライズ層と取付部50とを口一材で固着しても
よい。取り付けられた多層基板31の主表面には、信号
ライン、信号線をそれぞれ固着する金属層とキャップ3
0の接合端35を固着する金属層とが、互いに離間して
形成されている。これら金属層は、メタライズの銅素材
に金メッキしたものでもよい。気密封止するためのキャ
ップ30の接合端35は、ステム基底部44の主表面の
接合面36、及び多層基板31の主表面の接合面と共に
口一材等で固着するため、これら接合面33、36は同
一平面にすることが好ましい。
小さい接着剤で、取付部50に接着されてもよいが、こ
の多層基板31の4面をあらかじめメタライズにおき、
このメタライズ層と取付部50とを口一材で固着しても
よい。取り付けられた多層基板31の主表面には、信号
ライン、信号線をそれぞれ固着する金属層とキャップ3
0の接合端35を固着する金属層とが、互いに離間して
形成されている。これら金属層は、メタライズの銅素材
に金メッキしたものでもよい。気密封止するためのキャ
ップ30の接合端35は、ステム基底部44の主表面の
接合面36、及び多層基板31の主表面の接合面と共に
口一材等で固着するため、これら接合面33、36は同
一平面にすることが好ましい。
【0018】キャップ30は、熱膨張等を吸収しえるよ
うな厚さの薄い金属板が得らばれる。ステム基底部44
は、放熱効果を高めるために直接裏面等に表面積を広く
したヒートシング等が形成されていてもよい。
うな厚さの薄い金属板が得らばれる。ステム基底部44
は、放熱効果を高めるために直接裏面等に表面積を広く
したヒートシング等が形成されていてもよい。
【0019】図2において、図1で示した多層基板31
は、アルミナ(Al2O3)などの誘電体損失の小さい
絶縁体からなり、内部に内部導体が貫通する。信号ライ
ン48を固着した金属層は、スルーホール32と接続さ
れて中央部まで入り、さらに主表面と平行な導体層に続
き、再びスルーホール32を介して主表面の金属層に達
する。このような多層基板31は、2板の基板を別々に
製作し、双方を重ねて焼結することによっても形成され
る。この2板のうちの一枚の基板には、スルーホール3
2と主表面の金属層とを形成しておき、他の一枚の基板
の主表面にはスルーホール32同士を接続する導体層を
形成しておく。
は、アルミナ(Al2O3)などの誘電体損失の小さい
絶縁体からなり、内部に内部導体が貫通する。信号ライ
ン48を固着した金属層は、スルーホール32と接続さ
れて中央部まで入り、さらに主表面と平行な導体層に続
き、再びスルーホール32を介して主表面の金属層に達
する。このような多層基板31は、2板の基板を別々に
製作し、双方を重ねて焼結することによっても形成され
る。この2板のうちの一枚の基板には、スルーホール3
2と主表面の金属層とを形成しておき、他の一枚の基板
の主表面にはスルーホール32同士を接続する導体層を
形成しておく。
【0020】この多層基板31は、ステム基底部44の
外部導体との間で、伝送ラインを形成し、内部の半導体
素子45に信号を伝送し、又は信号を出力するために必
要である。
外部導体との間で、伝送ラインを形成し、内部の半導体
素子45に信号を伝送し、又は信号を出力するために必
要である。
【0021】次に、この多層基板31を中心に、信号の
流れを図3を用いて説明する。図3は、図1における、
信号ライン48の近傍を拡大した断面図である。図3に
おいて、多層基板31はステム基底部44に口一付され
ているので、グランド電流は図3の矢印で示した様に、
流れる。このとき、信号電流の経路長部分l1に対応す
るグランド電流の経路長部分は、約(l1+h)であ
る。ここで、信号ライン側のスルーホール長は短いと仮
定する。
流れを図3を用いて説明する。図3は、図1における、
信号ライン48の近傍を拡大した断面図である。図3に
おいて、多層基板31はステム基底部44に口一付され
ているので、グランド電流は図3の矢印で示した様に、
流れる。このとき、信号電流の経路長部分l1に対応す
るグランド電流の経路長部分は、約(l1+h)であ
る。ここで、信号ライン側のスルーホール長は短いと仮
定する。
【0022】従来と同じ条件、即ちl1=2mm、h=
1mmで、各電流の経路長と計算すると、信号電流の経
路長とグランド電流の経路長との差は約1mmとなる。
高周波数の信号周波数を4GHzとすれば、経路長の差
による位相差は約5°である。これは、従来の同条件で
の位相差の約1/6であり、インピーダンス整合の問題
が大きく改善される。これにより、整合のとれた状態で
外部と接続可能となり、また広帯域増幅器に適したパッ
ケージが得られ、高周波数帯域で使用される、高出力の
トランジスタの使用がこのパッケージで容易となる。
1mmで、各電流の経路長と計算すると、信号電流の経
路長とグランド電流の経路長との差は約1mmとなる。
高周波数の信号周波数を4GHzとすれば、経路長の差
による位相差は約5°である。これは、従来の同条件で
の位相差の約1/6であり、インピーダンス整合の問題
が大きく改善される。これにより、整合のとれた状態で
外部と接続可能となり、また広帯域増幅器に適したパッ
ケージが得られ、高周波数帯域で使用される、高出力の
トランジスタの使用がこのパッケージで容易となる。
【0023】多層基板31の上面は、薄い金属製のキャ
ップ30なので、熱ストレスの吸収が可能であり、さら
に多層基板31を一回りする3つの側面と一つの底面と
の計4面だけが銅などの厚い金属で囲まれているので、
比較的自由度が大きいこと、口一材による熱ストレスの
吸収もあることとにより、多層基板31は熱ストレスに
よる割れが発生することも少ない。
ップ30なので、熱ストレスの吸収が可能であり、さら
に多層基板31を一回りする3つの側面と一つの底面と
の計4面だけが銅などの厚い金属で囲まれているので、
比較的自由度が大きいこと、口一材による熱ストレスの
吸収もあることとにより、多層基板31は熱ストレスに
よる割れが発生することも少ない。
【0024】尚、図3において、多層基板31の主表面
の一方の金属層は、金属線46を介して、インピーダン
ス整合器47に接続される。このインピーダンス整合器
47は、マイクロストリップライン等により、構成さ
れ、さらに半導体素子45に接続される。
の一方の金属層は、金属線46を介して、インピーダン
ス整合器47に接続される。このインピーダンス整合器
47は、マイクロストリップライン等により、構成さ
れ、さらに半導体素子45に接続される。
【0025】また、多層基板31は、二つに限らず、必
要に応じていくつでも取り付けることができる。内部の
半導体素子45に共絡する電源電圧ラインは、このよう
な多層基板31を用い、さらに分布定数からなるフィル
ターを介して半導体素子45に接続してもよいが、この
他にステム基底部44を貫通する同軸ケーブルを用い同
様にフィルターを介して半導体素子45に接続してもよ
い。上記フィルターは、マイクロストリップ線路によ
り、ステム基底部44上に容易に形成できる。
要に応じていくつでも取り付けることができる。内部の
半導体素子45に共絡する電源電圧ラインは、このよう
な多層基板31を用い、さらに分布定数からなるフィル
ターを介して半導体素子45に接続してもよいが、この
他にステム基底部44を貫通する同軸ケーブルを用い同
様にフィルターを介して半導体素子45に接続してもよ
い。上記フィルターは、マイクロストリップ線路によ
り、ステム基底部44上に容易に形成できる。
【0026】図4は本発明の第2の実施例の多層基板の
部分を示す断面図であり、この多層基板31′以外は、
上記第1の実施例と略共通するため、共通する部分の説
明は省略する。
部分を示す断面図であり、この多層基板31′以外は、
上記第1の実施例と略共通するため、共通する部分の説
明は省略する。
【0027】図4において、この実施例の多層基板3
1′は、ステム基底部44が下部に存在せず、このため
このステム基底部44とは3面で伝送ラインを形成す
る。この実施例の電流経路差も、第1の実施例と共通す
る。また、多層基板31は、3面のみでステム基底部4
4に接着されるので、熱ストレスの自由度は、図1の実
施例よりも高くなり、パッケージの信頼度はさらに向上
する。
1′は、ステム基底部44が下部に存在せず、このため
このステム基底部44とは3面で伝送ラインを形成す
る。この実施例の電流経路差も、第1の実施例と共通す
る。また、多層基板31は、3面のみでステム基底部4
4に接着されるので、熱ストレスの自由度は、図1の実
施例よりも高くなり、パッケージの信頼度はさらに向上
する。
【0028】
【発明の効果】以上説明したように、本発明によれば、
上記課題が解決され、グラウンド電流と信号電流との経
路差が非常に小さく抑えられ、インピーダンス不整合を
小さくすることができるので機能素子の広帯域での使用
が可能になるという顕著な効果を奏する。
上記課題が解決され、グラウンド電流と信号電流との経
路差が非常に小さく抑えられ、インピーダンス不整合を
小さくすることができるので機能素子の広帯域での使用
が可能になるという顕著な効果を奏する。
【0029】さらに、本発明によれば、構造が簡単であ
り、製造し易く、また機械的にも強い構造のパッケージ
が得られ、高周波伝送損失の低く、高能率な機能素子を
備えたパッケージが得られる。
り、製造し易く、また機械的にも強い構造のパッケージ
が得られ、高周波伝送損失の低く、高能率な機能素子を
備えたパッケージが得られる。
【図1】本発明の第1の実施例を示す斜視図である。
【図2】図1で使用される多層基板を示す断面図であ
る。
る。
【図3】本発明の第1の実施例の多層基板の効果を示す
断面図である。
断面図である。
【図4】本発明の第2の実施例の多層基板を示す断面図
である。
である。
【図5】(d)、(b)、(c)は夫々従来の半導体装
置パッケージの平面図、断面図、信号ライン部分の断面
図である。
置パッケージの平面図、断面図、信号ライン部分の断面
図である。
13 ステム上部 14 ステム基底部 15 ステムリング 15c、15d 金メッキ 16、17 絶縁部 18、19、48 信号ライン 30 キャップ 31、31′ 多層基板 32 スルーホール 33、36 接合面 35 接合端 45 半導体素子 46 金属線 47 インピーダンス整合器 48 信号ライン 50、51 基板取付部 52、53 取付部
Claims (5)
- 【請求項1】 主表面に少なくとも半導体素子が固着さ
れる金属性基板と、少なくとも前記半導体素子を覆うよ
うに、前記主表面に固着する接合面を有するキャップ
と、前記半導体素子から前記キャップの外へ引き出され
た入出力ラインとを備えた半導体装置パッケージにおい
て、前記入出力ラインのうち前記キャップが固着する部
分は、絶縁性基板とこの基板の内部を通過する内部導体
と前記絶縁性基板を固着した前記金属性基板の外部導体
とからなる伝送ラインとなっていることを特徴とする半
導体装置パッケージ。 - 【請求項2】 前記伝送ラインの外部導体は、前記金属
性基板の三つの側面と一つの底面とからなる請求項1記
載の半導体装置パッケージ。 - 【請求項3】 前記伝送ラインの外部導体は、前記金属
性基板の三つの側面からなる請求項1記載の半導体装置
パッケージ。 - 【請求項4】 前記絶縁性基板の主表面に部分的に金属
層が形成され、この金属層が前記キャップの接合面と固
着している請求項1記載の半導体装置パッケージ。 - 【請求項5】 前記半導体素子は、高周波数帯増幅トラ
ンジスタである請求項1記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6177886A JP2561036B2 (ja) | 1994-07-29 | 1994-07-29 | 半導体装置パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6177886A JP2561036B2 (ja) | 1994-07-29 | 1994-07-29 | 半導体装置パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0846089A JPH0846089A (ja) | 1996-02-16 |
| JP2561036B2 true JP2561036B2 (ja) | 1996-12-04 |
Family
ID=16038783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6177886A Expired - Lifetime JP2561036B2 (ja) | 1994-07-29 | 1994-07-29 | 半導体装置パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2561036B2 (ja) |
-
1994
- 1994-07-29 JP JP6177886A patent/JP2561036B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0846089A (ja) | 1996-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0503200B1 (en) | Package for microwave integrated circuit | |
| US6335669B1 (en) | RF circuit module | |
| US5451818A (en) | Millimeter wave ceramic package | |
| CN108091645B (zh) | 半导体装置和放大器设备 | |
| JP5765174B2 (ja) | 電子装置 | |
| JP5377096B2 (ja) | 高周波パッケージ装置およびその製造方法 | |
| US6777791B2 (en) | Multiple ground signal path LDMOS power package | |
| JP3493301B2 (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
| JPS59143406A (ja) | 混成マイクロ波サブシステム | |
| JP2561036B2 (ja) | 半導体装置パッケージ | |
| CN113130429A (zh) | 半导体装置 | |
| JP3935082B2 (ja) | 高周波用パッケージ | |
| JP4454144B2 (ja) | 高周波回路用パッケージ | |
| JP2023170889A (ja) | 高周波モジュール | |
| JP3556470B2 (ja) | 高周波用モジュール | |
| JP2002368561A (ja) | 導波管mmicモジュール | |
| JP3704440B2 (ja) | 高周波用配線基板の接続構造 | |
| JP4206185B2 (ja) | 高周波半導体装置 | |
| JP2565126B2 (ja) | パッケージ構造 | |
| JPH02271656A (ja) | 多層化マイクロ波集積回路 | |
| JP3610238B2 (ja) | 高周波用パッケージ | |
| JP7371340B2 (ja) | 電力増幅装置及び電磁波放射装置 | |
| US20250125286A1 (en) | Semiconductor device | |
| JPS6327859B2 (ja) | ||
| JP2001189405A (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960730 |