JP2576548B2 - （１＋ｎ）ヒットレス回線切替装置 - Google Patents
（１＋ｎ）ヒットレス回線切替装置Info
- Publication number
- JP2576548B2 JP2576548B2 JP30767987A JP30767987A JP2576548B2 JP 2576548 B2 JP2576548 B2 JP 2576548B2 JP 30767987 A JP30767987 A JP 30767987A JP 30767987 A JP30767987 A JP 30767987A JP 2576548 B2 JP2576548 B2 JP 2576548B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- circuit
- hitless
- switching
- jitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 claims description 17
- 230000001629 suppression Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】 本発明はデジタル無線伝送における（１＋Ｎ）ヒット
レス回線切替装置に関する。
レス回線切替装置に関する。
〔従来の技術〕 従来のこの種装置においては，装置出力ジッタ規格の
制限から分離化回路内のジッタ抑圧回路におけるジッタ
通過域（雑音帯域幅）を極力低く抑え，ジッタ特性を良
好に保っている。しかし，（１＋Ｎ）（Ｎは正の整数）
ヒットレス回線切替系に同様の技術を適用した場合，回
線切替時における分離化回路内のジッタ抑圧回路の応答
時間が長くなる。これにより，ヒットレス切替に必須の
現用・予備回線間のビット及び位相合致確認時間が長く
なり，ヒットレス切替シーケンスに必要な高速性が失な
われるという欠点がある。
制限から分離化回路内のジッタ抑圧回路におけるジッタ
通過域（雑音帯域幅）を極力低く抑え，ジッタ特性を良
好に保っている。しかし，（１＋Ｎ）（Ｎは正の整数）
ヒットレス回線切替系に同様の技術を適用した場合，回
線切替時における分離化回路内のジッタ抑圧回路の応答
時間が長くなる。これにより，ヒットレス切替に必須の
現用・予備回線間のビット及び位相合致確認時間が長く
なり，ヒットレス切替シーケンスに必要な高速性が失な
われるという欠点がある。
以下に，このことを第２図，第３図を参照して説明す
る。
る。
第３図は（１＋Ｎ）ヒットレス回線切替システム構成
図を示す。
図を示す。
第３図におけるヒットレス切替の一般的な切替シーケ
ンスは，次の通りである。すなわち，送端，受端回線切
替制御回路18,19を通して現用回線の障害により予備
回線障害の有無及び予備回線の使用状態確認を行な
った後，送端並列動作を行なう。次に，受端側におい
て障害現用回線伝送信号203と予備回線伝送信号204との
比較によりビット及び信号の位相合致を判別し合致が確
認された後，ビットレス切替回路においてヒットレス切
替が行なわれ障害回線の救済が完了する。
ンスは，次の通りである。すなわち，送端，受端回線切
替制御回路18,19を通して現用回線の障害により予備
回線障害の有無及び予備回線の使用状態確認を行な
った後，送端並列動作を行なう。次に，受端側におい
て障害現用回線伝送信号203と予備回線伝送信号204との
比較によりビット及び信号の位相合致を判別し合致が確
認された後，ビットレス切替回路においてヒットレス切
替が行なわれ障害回線の救済が完了する。
第２図は第３図で示す分離化回路14及びヒットレス切
替回路15′をより具体化したブロック図である。
替回路15′をより具体化したブロック図である。
第３図で示す従来回路の分離化回路14では装置出力ジ
ッタ特性を良好に保つためジッタ通過域を極力低く抑え
ているので，入力101が送端並列動作によりパイロット
信号202から伝送信号201に変化した時の位相応答は非常
に遅くなる。このため，分離・再生された信号103をヒ
ットレス切替回路15′に供給するのに相当の時間を要す
る。このためヒットレス切替シーケンス中の障害現用回
線伝送信号203と予備回線伝送信号204との比較に相当の
時間を要し，ヒットレス切替シーケンスの高速性が失わ
れる。
ッタ特性を良好に保つためジッタ通過域を極力低く抑え
ているので，入力101が送端並列動作によりパイロット
信号202から伝送信号201に変化した時の位相応答は非常
に遅くなる。このため，分離・再生された信号103をヒ
ットレス切替回路15′に供給するのに相当の時間を要す
る。このためヒットレス切替シーケンス中の障害現用回
線伝送信号203と予備回線伝送信号204との比較に相当の
時間を要し，ヒットレス切替シーケンスの高速性が失わ
れる。
本発明は，無線デジタル伝送方式の（１＋Ｎ）システ
ム構成のヒットレス回線切替時における現用・予備間の
ビット及び位相合致確認時間の短縮と装置出力ジッタ量
の低減とを同時に達成しうる（１＋Ｎ）ヒットレス回線
切替装置を提供することを目的とする。
ム構成のヒットレス回線切替時における現用・予備間の
ビット及び位相合致確認時間の短縮と装置出力ジッタ量
の低減とを同時に達成しうる（１＋Ｎ）ヒットレス回線
切替装置を提供することを目的とする。
本発明は，現用Ｎ回線（Ｎ≧１）に対し予備回線を設
けたデジタル無線伝送路の（１＋Ｎ）ヒットレス回線切
替システムにおける受端系切替処理回路において，各伝
送路の多重化信号を分離し，元信号を再生する分離化回
路と，現用回線伝送路障害をヒットレスで救済するため
のヒットレス切替回路と，前記ヒットレス切替時に位相
のステップ変化を吸収するためのバッファ回路と，予備
回線伝送路のジッタ成分を抑圧するためのジッタ抑圧回
路とを備えて構成される。
けたデジタル無線伝送路の（１＋Ｎ）ヒットレス回線切
替システムにおける受端系切替処理回路において，各伝
送路の多重化信号を分離し，元信号を再生する分離化回
路と，現用回線伝送路障害をヒットレスで救済するため
のヒットレス切替回路と，前記ヒットレス切替時に位相
のステップ変化を吸収するためのバッファ回路と，予備
回線伝送路のジッタ成分を抑圧するためのジッタ抑圧回
路とを備えて構成される。
〔実施例〕 以下に本発明の実施例を説明する。
第１図はジッタ特性と切替シーケンスの高速性とを改
善した実施例のブロック図である。第２図と同一番号に
ついては全く同一機能・動作をする。第３図において説
明したように，ヒットレス切替動作が発動すると同時に
従来と同様に送端並列動作が行なわれる。予備回線の分
離化回路14は切替シーケンスの高速化のためにジッタ通
過域を高くする。そうすることにより切替シーケンスの
高速化がはかれるが，出力信号103はジッタ成分を含ん
だものになる。しかし，現用回線にはヒットレス切替時
の現用と予備の位相ステップ変化を吸収する為のバッフ
ァ回路20がある。このバッファ回路20は，一般にPLL回
路が使用され，このPLL回路の通過帯域を低くすること
によりジッタ成分が抑圧された信号105を得ることがで
きる。また予備回線ではジッタを抑圧する為のジッタ抑
圧回路21において，この回路のジッタ通過域を低くする
ことによりジッタの抑圧された信号106を得ることがで
きる。
善した実施例のブロック図である。第２図と同一番号に
ついては全く同一機能・動作をする。第３図において説
明したように，ヒットレス切替動作が発動すると同時に
従来と同様に送端並列動作が行なわれる。予備回線の分
離化回路14は切替シーケンスの高速化のためにジッタ通
過域を高くする。そうすることにより切替シーケンスの
高速化がはかれるが，出力信号103はジッタ成分を含ん
だものになる。しかし，現用回線にはヒットレス切替時
の現用と予備の位相ステップ変化を吸収する為のバッフ
ァ回路20がある。このバッファ回路20は，一般にPLL回
路が使用され，このPLL回路の通過帯域を低くすること
によりジッタ成分が抑圧された信号105を得ることがで
きる。また予備回線ではジッタを抑圧する為のジッタ抑
圧回路21において，この回路のジッタ通過域を低くする
ことによりジッタの抑圧された信号106を得ることがで
きる。
このように予備回線にジッタ抑圧回路21を追加するこ
とにより切替シーケンスの高速性を保ちつつジッタ特性
を良好にすることができる。
とにより切替シーケンスの高速性を保ちつつジッタ特性
を良好にすることができる。
以上説明したように本発明によれば，ジッタ特性を良
好に保ちつつかつヒットレス切替シーケンスの高速性を
も兼備えるヒットレス回線切換装置を提供できる。
好に保ちつつかつヒットレス切替シーケンスの高速性を
も兼備えるヒットレス回線切換装置を提供できる。
第１図は本発明の実施例による受端系切替処理回路，第
２図は従来の受端伝送システムのブロック図，第３図は
一般的なヒットレス切替を行なう送端，受端側のブロッ
ク図である。 11……送端切替回路,12……多重化回路,13……回線監視
回路,14……分離化回路,15……ヒットレス切替回路,16
……パイロット信号発生回路,17……パイロット信号検
出回路,18……送端回線切替制御回路,19……受端回線切
替制御回路,20……バッファ回路,21……ジッタ抑圧回
路。
２図は従来の受端伝送システムのブロック図，第３図は
一般的なヒットレス切替を行なう送端，受端側のブロッ
ク図である。 11……送端切替回路,12……多重化回路,13……回線監視
回路,14……分離化回路,15……ヒットレス切替回路,16
……パイロット信号発生回路,17……パイロット信号検
出回路,18……送端回線切替制御回路,19……受端回線切
替制御回路,20……バッファ回路,21……ジッタ抑圧回
路。
Claims (1)
- 【請求項１】現用Ｎ回線（Ｎは正の整数）に対し予備回
線を設けたデジタル無線伝送路の（１＋Ｎ）ヒットレス
回線切替システムにおける受端系切替処理回路におい
て，各伝送路の多重化信号を分離し，元信号を再生する
分離化回路と，現用回路伝送路障害をヒットレスで救済
するためのヒットレス切替回路と，前記ヒットレス切替
時に位相のステップ変化を吸収するためのバッファ回路
と，予備回線伝送路のジッタ成分を抑圧するためのジッ
タ抑圧回路とを備えたことを特徴とする（１＋Ｎ）ヒッ
トレス回線切替装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30767987A JP2576548B2 (ja) | 1987-12-07 | 1987-12-07 | （１＋ｎ）ヒットレス回線切替装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30767987A JP2576548B2 (ja) | 1987-12-07 | 1987-12-07 | （１＋ｎ）ヒットレス回線切替装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01149633A JPH01149633A (ja) | 1989-06-12 |
| JP2576548B2 true JP2576548B2 (ja) | 1997-01-29 |
Family
ID=17971930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30767987A Expired - Fee Related JP2576548B2 (ja) | 1987-12-07 | 1987-12-07 | （１＋ｎ）ヒットレス回線切替装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2576548B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007208777A (ja) * | 2006-02-03 | 2007-08-16 | Nikon Corp | デジタルカメラ |
-
1987
- 1987-12-07 JP JP30767987A patent/JP2576548B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01149633A (ja) | 1989-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000115107A (ja) | 高速光伝送システム用順方向誤り訂正 | |
| JPS60208134A (ja) | 無線通信方式 | |
| JP5849911B2 (ja) | 通信システムおよび光伝送装置 | |
| US7602703B2 (en) | Method and system for providing ethernet protection | |
| US7706254B2 (en) | Method and system for providing ethernet protection | |
| JP2576548B2 (ja) | （１＋ｎ）ヒットレス回線切替装置 | |
| US6515962B1 (en) | Hit-less switching pointer aligner apparatus and method | |
| JP2988440B2 (ja) | 端局装置 | |
| US6831927B1 (en) | Fault protection for hitless and errorless switching of telecommunications signals | |
| JP3902522B2 (ja) | 中間ネットワークを介してネットワークの部分間で情報のフレームを移送する方法 | |
| JP2005012306A (ja) | ノード装置 | |
| JP4411111B2 (ja) | 無瞬断切替装置 | |
| JPH0449294B2 (ja) | ||
| JPS5840383B2 (ja) | デ−タ伝送装置の回線制御方式 | |
| JP2723529B2 (ja) | （１＋ｎ）ヒットレス回線切替装置 | |
| KR100714097B1 (ko) | Ｌｃａｓ를 이용한 다중 계층 복구 방법 | |
| JP2867495B2 (ja) | ヒットレス切替方式 | |
| JP2611285B2 (ja) | 回線切替装置 | |
| JPH01109838A (ja) | デスタック系ジッタ抑圧回路 | |
| JPH033439A (ja) | ヒットレス回線切替回路 | |
| JP3013007B2 (ja) | 回線切替方式 | |
| JP2000092146A (ja) | マルチモデム伝送装置 | |
| JPH047619B2 (ja) | ||
| JPH10154972A (ja) | 無瞬断切替方式 | |
| JPH01119128A (ja) | デスタック系ジッタ抑圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |