JP2579246B2

JP2579246B2 - データ伝送装置

Info

Publication number: JP2579246B2
Application number: JP40477490A
Authority: JP
Inventors: 広志金倉
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1990-12-21
Filing date: 1990-12-21
Publication date: 1997-02-05
Anticipated expiration: 2012-02-05
Also published as: JPH04220840A; US5396638A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はデータ伝送装置に関
し、特に、非同期的データ伝送路におけるデータの合流
分岐機構に関する。

【０００２】

【従来の技術】データフロー型情報処理装置などのデー
タ処理装置には、非同期的データ伝送路が用いられる。
このようなデータ処理装置において複数の前段のデータ
伝送路から与えられるパケットデータを１つの後段のデ
ータ伝送路に伝送する場合には、複数のパケットデータ
を合流させる合流機構が用いられる。また、１つの前段
のデータ伝送路から与えられるパケットデータを複数の
後段のデータ伝送路に伝送する場合には、各パケットデ
ータを順に分岐させる分岐機構が用いられる。さらに、
複数の前段のデータ伝送路から与えられる複数のパケッ
トデータの各々を複数の後段のデータ伝送路のいずれか
に伝送する場合には、合流機構および分岐機構を含む合
流分岐機構が用いられる。

【０００３】図１７は、２つの前段の伝送路から与えら
れる複数のパケットデータを１つの後段の伝送路に合流
させる従来のデータ伝送装置を示すブロック図である。
このデータ伝送路装置は、特開昭６２−２６５７３８号
公報および対応の米国特許出願第２６０，０６８号に開
示されている。

【０００４】Ａポートから与えられるｎビットのパケッ
トデータは、データ伝送路１１０，１２０，１３０を介
してデータ伝送路１７０に転送される。一方、Ｂポート
に与えられるｎビットのパケットデータは、データ伝送
路１４０，１５０，１６０を介してデータ伝送路１７０
に転送される。ＡポートからのパケットデータとＢポー
トからのパケットデータとが競合した場合には、先に到
着したパケットデータが調停制御部２２０の制御により
優先的にデータ伝送路１７０に転送される。

【０００５】ここで、Ａポートからのパケットデータが
Ｂポートからのパケットデータよりも先に到着した場合
の動作を説明する。

【０００６】送信信号Ｃ１１０に応答してパケットデー
タがデータ伝送路１１０に与えられる。それにより、送
信許可信号ＡＫ１１０が禁止状態になる。送信許可信号
ＡＫ１２０が許可状態であれば、送信信号Ｃ１２０に応
答してパケットデータがデータ伝送路１２０に転送され
る。それにより、送信許可信号ＡＫ１２０が禁止状態に
なる。送信許可信号ＡＫ１３０が許可状態であれば、送
信信号Ｃ１３０に応答してパケットデータがデータ伝送
路１３０に転送される。それにより、送信許可信号ＡＫ
１３０が禁止状態になる。

【０００７】調停制御部２２０は、送信許可信号ＡＫ１
７０が許可状態であれば、送信信号Ｃ１３０および送信
許可信号ＡＫ１３０に応答して送信許可信号ＡＫ１７１
を許可状態にしかつ送信許可信号ＡＫ１７２を禁止状態
にする。

【０００８】一方、送信信号Ｃ１４０に応答してパケッ
トデータがデータ伝送路１４０に与えられる。それによ
り、送信許可信号ＡＫ１４０が禁止状態になる。送信許
可信号ＡＫ１５０が許可状態であれば、送信信号Ｃ１５
０に応答してパケットデータがデータ伝送路１５０に転
送される。それにより、送信許可信号ＡＫ１５０が禁止
状態になる。送信許可信号ＡＫ１６０が許可状態であれ
ば、送信信号Ｃ１６０に応答してパケットデータがデー
タ伝送路１６０に転送される。それにより、送信許可信
号ＡＫ１６０が禁止状態になる。

【０００９】送信許可信号ＡＫ１７１が許可状態でかつ
送信許可信号ＡＫ１７２が禁止状態であるので、データ
伝送路１３０からデータ伝送路１７０へのデータ転送が
許可され、かつデータ伝送路１６０からデータ伝送路１
７０へのデータ転送は待機させられる。送信信号Ｃ１７
１に応答してデータ伝送路１３０からデータ伝送路１７
０へパケットデータが転送された後、送信許可信号ＡＫ
１７２が許可状態になり、データ伝送路１６０からデー
タ伝送路１７０へパケットデータが転送される。

【００１０】図１８は、１つの前段の伝送路から与えら
れるパケットデータを順次２つの後段の伝送路に分岐さ
せる従来のデータ伝送装置を示すブロック図である。こ
のデータ伝送装置は、特開昭６２−２６５７４０号公報
および対応の米国特許出願第２５９，８５０号に開示さ
れている。

【００１１】データ伝送路１８０に与えられるパケット
データは、データ伝送路１９０を介してデータ伝送路２
００，２１０のいずれか一方に転送され、Ｃポートまた
はＤポートに出力される。

【００１２】送信信号Ｃ１８０に応答してパケットデー
タがデータ伝送路１８０に与えられる。それにより、送
信許可信号ＡＫ１８０が禁止状態になる。送信許可信号
ＡＫ１９０が許可状態であれば、送信信号Ｃ１９０に応
答してパケットデータがデータ伝送路１９０に転送され
る。それにより、送信許可信号ＡＫ１９０が禁止状態に
なる。

【００１３】一方、比較判定論理部２３０には、分岐先
指定ビットＢＲが予め与えられている。また、各パケッ
トデータには識別子が含まれる。比較判定論理部２３０
は、パケットデータに含まれる識別子を分岐先指定ビッ
トＢＲと比較し、その比較結果を分岐制御部２４０に与
える。分岐制御部２４０は、その比較結果に従って活性
化信号ＥＡ，ＥＢのいずれか一方を活性状態にする。

【００１４】たとえば、活性化信号ＥＡが活性状態であ
るとする。この場合、送信許可信号ＡＫ２００が許可状
態であれば、送信信号Ｃ２００に応答してパケットデー
タがデータ伝送路１９０からデータ伝送路２００に転送
される。逆に、活性化信号ＥＢが活性状態であるとす
る。この場合には、送信許可信号ＡＫ２１０が活性状態
であれば、送信信号Ｃ２００に応答してパケットデータ
がデータ伝送路１９０からデータ伝送路２１０に転送さ
れる。

【００１５】このように、図１７のデータ伝送装置およ
び図１８のデータ伝送装置を組合わせることにより、合
流分岐機構が構成される。

【００１６】

【発明が解決しようとする課題】図１７および図１８に
示されるデータ伝送装置を用いた合流分岐機構では、デ
ータ伝送路１７０において合流されたパケットデータの
最大流量が合流分岐機構全体の性能を決定する。すなわ
ち、合流後のパケットデータが流れるデータ伝送路１７
０，１８０，１９０の最大流量までしかパケットデータ
を入力することができない。そのため、入力側の複数の
データ伝送路に同時にパケットデータが入力される際に
は、入力側の各データ伝送路にはそのデータ伝送路の最
大流量でパケットデータを入力することはできない。そ
の結果、入力されるパケットデータのの流量の低下が避
けられない。たとえば、ｎ個のポートからのパケットデ
ータの合流の場合には、各ポートに入力可能なパケット
データの流量が１／ｎに低下する。この場合、バッファ
を設ける必要がある。

【００１７】この発明の目的は、複数の前段部から与え
られる複数のデータの各々を複数の後段部のいずれかに
伝送するデータ伝送装置において、流量の低下を最小限
に抑えることである。

【００１８】

【課題を解決するための手段】この発明に係るデータ伝
送装置は、複数の前段部から与えられる複数のデータの
各々を複数の後段部のいずれかに伝送するデータ伝送装
置であって、スイッチ手段および制御手段を備える。デ
ータの各々は、そのデータが伝送されるべき後段部を指
定する識別子を含む。

【００１９】スイッチ手段は、複数の前段部から与えら
れるデータの各々を複数の後段部のいずれかに選択的に
伝送する。制御手段は、各データに含まれる識別子に基
づいてスイッチ手段を制御する。制御手段は、複数の前
段部から与えられた複数のデータに含まれる識別子が互
いに異なる後段部を指定しているときに、スイッチ手段
を介して複数の前段部のデータがそれぞれ複数の後段部
に同時に伝送されるようにスイッチ手段を制御する。

【００２０】

【作用】この発明に係るデータ伝送装置によると、複数
の前段部から与えられた複数のデータが互いに異なる行
先を指定しているときには、複数の前段部のデータがス
イッチ手段を介して同時に複数の後段部に伝送される。
したがって、データの流量の低下が最小限に抑えられ
る。

【００２１】

【実施例】以下、この発明の実施例を図面を参照しなが
ら詳細に説明する。

【００２２】図１はこの発明の一実施例によるデータ伝
送装置の構成を示すブロック図である。データ伝送路１
０，２０が入力側の第１の伝送路を構成し、データ伝送
路３０，４０が入力側の第２の伝送路を構成する。デー
タ伝送路５０が出力側の第１の伝送路を構成し、データ
伝送路６０が出力側の第２の伝送路を構成する。データ
伝送路１０の入力側をＡポート、データ伝送路３０の入
力側をＢポート、データ伝送路５０の出力側をＣポー
ト、データ伝送路６０の出力側をＤポートとする。

【００２３】入力側の第１の伝送路には分岐先指定ビッ
ト発生部７１および分岐先判定部７０が設けられ、入力
側の第２の伝送路には分岐先指定ビット発生部８１およ
び分岐先判定部８０が設けられる。分岐先指定ビット発
生部７１，７２は、所定の分岐先指定ビットＢＲを発生
するように予め設定されている。

【００２４】この実施例では、調停制御部９０およびス
イッチ素子１００がさらに設けられている。調停制御部
９０は、スイッチ素子１００の状態を切換える。Ａポー
トから与えられるパケットデータは、データ伝送路１
０，２０を介してスイッチ素子１００に転送され、さら
にデータ伝送路５０，６０のいずれか一方に転送され
る。また、Ｂポートから与えられるパケットデータはデ
ータ伝送路３０，４０を介してスイッチ素子１００に転
送され、さらにデータ伝送路５０，６０のいずれか一方
に転送される。

【００２５】図２に、このデータ伝送装置において伝送
されるパケットデータの構成を示す。

【００２６】図２に示すように、パケットデータは、ｎ
ビットの第１ワードＤ１およびｎビットの第２ワードＤ
２を含む。第１ワードＤ１にはｍビットからなる識別子
が含まれる。識別子はそのパケットデータの分岐先を示
している。第１ワードＤ１および第２ワードＤ２は一体
として伝送される。

【００２７】次に、図１のデータ伝送装置の動作を図３
を参照しながら説明する。送信信号Ｃ１０に応答してＡ
ポートからパケットデータがデータ伝送路１０に与えら
れる。それにより、送信許可信号ＡＫ１０が禁止状態に
なる。送信許可信号ＡＫ２０が許可状態であれば、送信
信号Ｃ２０に応答してパケットデータがデータ伝送路２
０に転送される。それにより、送信許可信号ＡＫ２０が
禁止状態になる。分岐先判定部７０は、パケットデータ
含まれる識別子を分岐先指定ビットＢＲと比較し、その
比較結果を示す判定信号ＣＰＡを調停制御部９０に与え
る。

【００２８】一方、送信信号Ｃ３０に応答してＢポート
からパケットデータがデータ伝送路３０に与えられる。
それにより、送信許可信号ＡＫ３０が禁止状態になる。
送信許可信号ＡＫ４０が許可状態であれば、送信信号Ｃ
４０に応答してパケットデータがデータ伝送路４０に転
送される。それにより、送信許可信号ＡＫ４０が禁止状
態になる。分岐先判定部８０は、パケットデータに含ま
れる識別子を分岐先指定ビットＢＲと比較し、その比較
結果を示す判定信号ＣＰＢを調停制御部９０に与える。

【００２９】調停制御部９０は、送信許可信号ＡＫ５
０，ＡＫ６０および判定信号ＣＰＡ，ＣＰＢに応答して
制御信号ＴＨＲ，ＣＲＳを発生する。制御信号ＴＨＲ，
ＣＲＳに応答してスイッチ素子１００の状態が切換えら
れる。

【００３０】調停制御部９０は、判定信号ＣＰＡ，ＣＰ
Ｂに基づいて合流分岐制御を行なう。この合流分岐制御
を次の４つの場合に分けて説明する。

【００３１】（１）ＡポートおよびＢポートのパケッ
トデータがともにＣポートに出力される場合；Ａポートからのパケットデータの到着がＢポートからの
パケットデータの到着よりも早い場合には、スイッチ素
子１００は図３の（ａ）に示される“スルー状態”に設
定される。このとき、調停制御部９０からデータ伝送路
４０に与えられる禁止信号ＩＮＨＢが禁止状態になる。
その結果、送信信号Ｃ５０に応答してＡポートからのパ
ケットデータがデータ伝送路２０からデータ伝送路５０
に転送される。それにより、送信許可信号ＡＫ５０が禁
止状態になる。このとき、Ｂポートからのパケットデー
タはデータ伝送路４０に待機させられる。データ伝送路
５０のパケットデータがＣポートから出力された後、送
信許可信号ＡＫ５０が許可状態になる。さらに、スイッ
チ素子１００が図３の（ｂ）に示される“クロス状態”
に切換えられ、禁止信号ＩＮＨＢが許可状態になる。そ
の結果、Ｂポートからのパケットデータがデータ伝送路
４０からデータ伝送路５０に転送される。

【００３２】逆に、Ｂポートからのパケットデータの到
着がＡポートからのパケットデータの到着よりも早い場
合には、スイッチ素子１００は、まず図３の（ｂ）に示
される“クロス状態”に設定され、調停制御部９０から
データ伝送路２０に与えられる禁止信号ＩＮＨＡが禁止
状態となる。したがって、送信信号Ｃ５０に応答してＢ
ポートからのパケットデータがデータ伝送路４０からデ
ータ伝送路５０に転送され、Ａポートからのパケットデ
ータはデータ伝送路２０に待機させられる。その後、ス
イッチ素子１００が図３の（ａ）に示される“スルー状
態”に切換えられ、送信許可信号ＩＮＨＡが許可状態に
なる。

【００３３】（２）ＡポートのパケットデータがＣポ
ートに出力されかつＢポートのパケットデータがＤポー
トに出力される場合；スイッチ素子１００は“スルー状態”に設定され、かつ
禁止信号ＩＮＨＡ，ＩＮＨＢはともに許可状態となる。
その結果、Ａポートからのパケットデータがデータ伝送
路２０からデータ伝送路５０に転送され、同時に、Ｂポ
ートからのパケットデータがデータ伝送路４０からデー
タ伝送路６０に転送される。

【００３４】（３）ＡポートのパケットデータがＤポ
ートに出力されかつＢポートのパケットデータがＣポー
トに出力される場合；スイッチ素子１００は“クロス状態”に設定され、かつ
禁止信号ＩＮＨＡ，ＩＮＨＢはともに許可状態となる。
その結果、Ａポートからのパケットデータがデータ伝送
路２０からデータ伝送路６０に転送され、同時に、Ｂポ
ートからのパケットデータがデータ伝送路４０からデー
タ伝送路５０に転送される。

【００３５】（４）ＡポートおよびＢポートのパケッ
トデータがともにＤポートに出力される場合；Ａポートからのパケットデータの到着がＢポートからの
パケットデータの到着よりも早い場合には、スイッチ素
子１００がまず“クロス状態”に設定され、禁止信号Ｉ
ＮＨＢが禁止状態になる。それにより、Ａポートからの
パケットデータがデータ伝送路２０からデータ伝送路６
０に転送され、Ｂポートからのパケットデータはデータ
伝送路４０に待機させられる。その後、スイッチ素子１
００が“スルー状態”に切換えられ、禁止信号ＩＮＨＢ
が許可状態になる。

【００３６】逆に、Ｂポートからのパケットデータの到
着がＡポートからのパケットデータの到着よりも早い場
合には、スイッチ素子１００がまず“スルー状態”に設
定され、禁止信号ＩＮＨＡが禁止状態になる。それによ
り、Ｂポートからのパケットデータがデータ伝送路４０
からデータ伝送路６０に転送され、Ａポートからのパケ
ットデータはデータ伝送路２０に待機させられる。その
後、スイッチ素子１００が“クロス状態”に切換えら
れ、禁止信号ＩＮＨＡが許可状態になる。

【００３７】図４は、データ伝送路１０の構成を示すブ
ロック図である。データ伝送路１０は、データ保持回路
１１、転送制御回路１２およびバッファ１３を含む。デ
ータ保持回路１１は、転送制御回路１２からバッファ１
３を介して与えられる送信信号Ｃ２０の立下がりに応答
して、入力データＤＩを保持し、出力データＤＯとして
出力する。バッファ１３は、データ保持回路１１を駆動
するためのドライバとして働く。

【００３８】他のデータ伝送路２０，３０，４０，５
０，６０の構成も、図４に示される構成と同様である。

【００３９】図５は転送制御回路１２の構成を示す回路
図であり、図６は転送制御回路１２の動作を説明するた
めのタイミングチャートである。

【００４０】図５に示すように、転送制御回路１２は、
ＮＡＮＤゲートＧ１，Ｇ２，Ｇ５、インバータＧ３，Ｇ
４およびバッファＧ６を含む。

【００４１】まず、次段のデータ伝送路が空状態の場合
の動作を説明する。次段のデータ伝送路が空状態のとき
には、次段の転送制御回路から“Ｈ”（論理ハイレベ
ル）の送信許可信号ＡＫ２０が与えられる。前段部から
与えられる送信信号Ｃ１０が“Ｌ”（論理ローレベル）
に立下がると、ＮＡＮＤゲートＧ２の出力が“Ｈ”とな
る。その結果、インバータＧ４から出力される送信許可
信号ＡＫ１０が“Ｌ”（禁止状態）になる。一方、ＮＡ
ＮＤゲートＧ５の出力が“Ｌ”、インバータＧ３の出力
が“Ｈ”となる。このとき、送信許可信号ＡＫ２０は
“Ｈ”となっているので、ＮＡＮＤゲートＧ１の出力が
“Ｌ”に立下がる。これにより、送信信号Ｃ２０が
“Ｌ”に立下がる。

【００４２】図４に示すデータ保持回路１１は、送信信
号Ｃ２０の立下がりに応答して入力データＤＩを保持し
て出力データＤＯとして出力する。

【００４３】送信信号Ｃ２０を受ける次段の転送制御回
路は、送信信号Ｃ２０の立下がりに応答して、送信許可
信号ＡＫ２０を“Ｌ”に立下げる。

【００４４】一方、ＮＡＮＤゲートＧ１の出力の“Ｌ”
への立下がりに応答して、ＮＡＮＤゲートＧ５の出力が
“Ｈ”、インバータＧ３の出力が“Ｌ”となる。そのた
め、ＮＡＮＤゲートＧ１の出力が再び“Ｈ”に立上が
る。これにより、送信信号Ｃ２０が再び“Ｈ”に立上が
る。このように、送信信号Ｃ２０は“Ｌ”に立下がった
後一定時間経過後“Ｈ”に立上がる。

【００４５】一方、前段部から与えられる送信信号Ｃ１
０は、一定時間経過後“Ｈ”に立上がる。そのため、Ｎ
ＡＮＤゲートＧ２の出力が“Ｌ”に立下がり、インバー
タＧ４の出力が“Ｈ”に立上がる。それにより、送信許
可信号ＡＫ１０が再び“Ｈ”（許可状態）になる。

【００４６】上記のように、次段の転送制御回路から与
えられる送信許可信号ＡＫ２０が“Ｈ”（許可状態）で
ある場合には、前段部から与えられる送信信号Ｃ１０の
立下がりに応答して、前段部に与える送信許可信号ＡＫ
１０が“Ｌ”（禁止状態）になり、さらに一定時間経過
後次段の転送制御回路に与える送信信号Ｃ２０が“Ｌ”
に立下がる。

【００４７】次に、次段のデータ伝送路が詰り状態であ
る場合の動作を説明する。この場合、次段の転送制御回
路から与えられる送信許可信号ＡＫ２０は、“Ｌ”（禁
止状態）となっている。前段部から与えられる送信信号
Ｃ１０が“Ｌ”に立下がると、ＮＡＮＤゲートＧ２の出
力が“Ｈ”となり、インバータＧ４の出力が“Ｌ”に立
下がる。これにより、送信許可信号ＡＫ１０が“Ｌ”に
立下がる。次段の転送制御回路から与えられる送信許可
信号ＡＫ２０が“Ｌ”（禁止状態）のときには、ＮＡＮ
ＤゲートＧ１の出力は“Ｈ”となっている。したがっ
て、送信許可信号ＡＫ２０が“Ｌ”である限り次段の転
送制御回路に与える送信信号Ｃ２０は“Ｈ”を保持す
る。そのため、データ伝送路１０からデータ伝送路２０
（図１参照）へはデータが伝送されない。

【００４８】次段の転送制御回路から与えられる送信許
可信号ＡＫ２０が“Ｈ”（許可状態）に立上がると、Ｎ
ＡＮＤゲートＧ１の出力が“Ｌ”に立下がる。これによ
り、次段の転送制御回路に与えられる送信信号Ｃ２０は
“Ｌ”に立下がる。送信信号Ｃ２０の立下がりに応答し
て、図４に示すデータ保持回路１１が入力データＤＩを
保持して出力データＤＯとして出力する。

【００４９】一方、次段の転送制御回路は、転送制御回
路１２から与えられる送信信号Ｃ２０の立下がりに応答
して、一定時間経過後送信許可信号ＡＫ２０を“Ｌ”
（禁止状態）に立下げる。なお、次段の転送制御回路か
ら与えられる送信許可信号ＡＫ２０の立上がりに応答し
て、一定時間経過後、前段部に与える送信許可信号ＡＫ
１０が“Ｈ”（許可状態）に立上がる。

【００５０】上記のように、次段の転送制御回路から与
えられる送信許可信号ＡＫ２０が“Ｌ”（禁止状態）で
あるときには、次段の転送制御回路に与える送信信号Ｃ
２０は“Ｌ”に立下がらない。すなわち、次段のデータ
伝送路２０が詰り状態であるときには、送信許可信号Ａ
Ｋ２０が“Ｈ”（許可状態）になるまで、データ伝送路
１０からデータ伝送路２０へのデータの伝送が待たされ
る。

【００５１】図７は、調停制御部９０の構成を詳細に示
す回路図である。ネガティブエッジトリガードＤタイプ
フリップフロップＦ１，Ｆ２およびポジティブエッジト
リガードＤタイプフリップフロップＦ３，Ｆ４の各々
は、入力端子Ｄ、クロック端子ＣＫ、出力端子Ｑ、反転
出力端子ｑおよびリセット端子Ｒを有する。ＮＯＲゲー
トＧ１６の出力信号ＡＸはフリップフロップＦ１，Ｆ３
のクロック端子ＣＫに与えられ、ＮＯＲゲートＧ１７の
出力信号ＢＸはフリップフロップＦ２，Ｆ４のクロック
端子ＣＫに与えられる。フリップフロップＦ１〜Ｆ４お
よびＮＯＲゲートＧ１１，Ｇ１２により、２ワードから
なる１つのパケットデータを一体的に転送するためのク
ロック信号ＡＩ，ＢＩが生成される。また、４つのＮＡ
ＮＤゲートからなるフリップフロップＦ５により、パケ
ットデータが先に到着したポートに転送を許可しかつ他
方のポートに転送を禁止するためのクロック信号ＡＯ，
ＢＯが生成される。

【００５２】分岐先判定部７０，８０（図１参照）から
与えられる判定信号ＣＰＡ，ＣＰＢの各々は、パケット
データの分岐先がＣポートであるときには“Ｈ”とな
り、パケットデータの分岐先がＤポートであるときには
“Ｌ”となる。排他的ＮＯＲゲートＧ１５は、判定信号
ＣＰＡ，ＣＰＢに応答して、ＡポートおよびＢポートの
パケットデータの分岐先が異なるかあるいは一致するか
を示す信号ＥＸを出力する。両ポートのパケットデータ
の分岐先が一致しないときには、信号ＥＸはＡポートお
よびＢポートからのパケットデータの転送をともに許可
状態にする。ＡＮＤゲートＧ１８，Ｇ１９からはそれぞ
れ禁止信号ＩＮＨＡ，ＩＮＨＢが出力される。

【００５３】２つのＮＡＮＤゲートからなるフリップフ
ロップＦ６により、スイッチ素子１００の状態を設定す
るための制御信号ＴＨＲ，ＣＲＳが生成される。制御信
号ＴＨＲが“Ｈ”でかつ制御信号ＣＲＳが“Ｌ”のとき
には、制御素子１００は“スルー状態”に設定され、逆
の場合には、スイッチ素子１００は“クロス状態”に設
定される。

【００５４】次に、図８〜図１２を参照しながら上述の
（１）〜（４）の場合における図７の調停制御部９０の
動作を説明する。

【００５５】（ａ）（１）〜（４）の場合に共通の動
作（図８参照）；調停制御部９０による調停制御におけ
るマージンを確保するために、送信信号Ｃ２１および送
信許可信号ＡＫ２０から送信信号Ｃ２０よりも広いパル
ス幅を有する信号ＡＸが生成される。同様に、送信信号
Ｃ４１および送信許可信号ＡＫ４０から送信信号Ｃ４０
よりも広いパルス幅を有する信号ＢＸが生成される。送
信信号Ｃ２１は送信信号Ｃ２０の反転信号であり、送信
信号Ｃ４１は送信信号Ｃ４０の反転信号である。

【００５６】信号ＡＸ，ＢＸを分周することにより、第
１ワードおよび第２ワードの転送期間中“Ｌ”となる信
号ＡＩ，ＢＩが生成される。信号ＡＩが信号ＢＩよりも
先に“Ｌ”に立下がると、信号ＡＯが“Ｌ”になる。そ
れにより、Ａポート側の転送が許可される。逆に、信号
ＢＩが信号ＡＩよりも先に“Ｌ”に立下がると、信号Ｂ
Ｏが“Ｌ”になる。それにより、Ｂポート側の転送が許
可される。

【００５７】（ｂ）（１）または（４）の場合の動作
（図９および図１０参照）；ここでは、Ａポートからの
パケットデータの到着がＢポートからのパケットデータ
の到着よりも早い場合を説明する。

【００５８】（１）の場合には、判定信号ＣＰＡ，ＣＰ
Ｂがともに“Ｈ”となる（図９）。これにより、信号Ｅ
Ｘは“Ｈ”となる。これは、一方のポートからのパケッ
トデータが転送されている間には他方のポートからのパ
ケットデータの転送が禁止されることを示す。

【００５９】Ａポートからのパケットデータの転送が行
なわれているときには、信号Ｂ０，送信信号Ｃ５１およ
び信号ＥＸに応答して、禁止信号ＩＮＨＢ“Ｌ”（禁止
状態）となる。それにより、Ｂポートからのパケットデ
ータの転送が禁止される。

【００６０】このとき、制御信号ＴＨＲは“Ｈ”、制御
信号ＣＲＳは“Ｌ”となっている。それにより、スイッ
チ素子１００は“スルー状態”に設定される。送信信号
Ｃ５１における２つのパルスに応答してデータ伝送路２
０からデータ伝送路５０にパケットデータの第１ワード
および第２ワードが連続的に転送される。送信信号Ｃ５
１の２つのパルスに応答して送信信号Ｃ５０に２つのパ
ルスが発生する。

【００６１】その後、禁止信号ＩＮＨＡが“Ｌ”（禁止
状態）になり、禁止信号ＩＮＨＢが“Ｈ”（許可状態）
になる。また、制御信号ＴＨＲが“Ｌ”、制御信号ＣＲ
Ｓが“Ｈ”になる。それにより、スイッチ素子１００は
“クロス状態”に設定される。送信信号Ｃ５１に２つの
パルスが発生するまで送信信号Ｃ６１におけるパルスの
発生は待たされる。

【００６２】送信信号Ｃ６１における２つのパルスに応
答してデータ伝送路４０からデータ伝送路５０にパケッ
トデータの第１ワードおよび第２ワードが連続的に転送
される。送信信号Ｃ６１の２つのパルスに応答して送信
信号Ｃ５０に２つのパルスが発生する。

【００６３】（４）の場合には、判定信号ＣＰＡ，ＣＰ
Ｂがともに“Ｌ”となる（図１０）。また制御信号ＴＨ
Ｒ，ＣＲＳのレベルは、（１）の場合と逆になる。その
ため、スイッチ素子１００がまず“クロス状態”に設定
され、その後、“スルー状態”に切換えられる。

【００６４】（ｃ）（２）または（３）の場合の動作
（図１１および図１２参照）；（２）の場合には、判定
信号ＣＰＡが“Ｈ”、判定信号ＣＰＢが“Ｌ”となる
（図１１）。それにより、信号ＥＸは“Ｌ”となる。こ
れは、ＡポートからのパケットデータおよびＢポートか
らのパケットデータが独立して転送可能であることを示
している。

【００６５】データ伝送路５０，６０にパケットデータ
が詰っていなければ（送信許可信号ＡＫ５０，ＡＫ６０
が許可状態）、禁止信号ＩＮＨＡ，ＩＮＨＢがともに
“Ｈ”（許可状態）となる。それにより、Ａポートから
のパケットデータの転送およびＢポートからのパケット
データの転送がともに許可される。このとき、制御信号
ＴＨＲは“Ｈ”、制御信号ＣＲＳは“Ｌ”となってい
る。それにより、スイッチ素子１００は“スルー状態”
に設定される。

【００６６】送信信号Ｃ５１における２つのパルスに応
答してデータ伝送路２０からデータ伝送路５０にパケッ
トデータの第１ワードおよび第２ワードが連続的に転送
され、かつ送信信号Ｃ６１における２つのパルスに応答
してデータ伝送路４０からデータ伝送路６０にパケット
データの第１ワードおよび第２ワードが連続的に転送さ
れる。

【００６７】（３）の場合には、判定信号ＣＰＡが
“Ｌ”、判定信号ＣＰＢが“Ｈ”となる（図１２）。そ
れにより、この場合にも信号ＥＸは“Ｌ”となる。ま
た、制御信号ＴＨＲ，ＣＲＳのレベルは（２）の場合と
は逆になる。そのため、スイッチ素子１００は、“クロ
ス状態”に設定される。

【００６８】図１３は、スイッチ素子１００の構成を示
す回路図である。図１３には１ビットに相当する部分の
みが示される。

【００６９】スイッチ素子１００は、４つのクロックド
インバータ１０１〜１０４および２つのインバータ１０
５，１０６を含む。入力端子ａはデータ伝送路２０に接
続され、入力端子ｂはデータ伝送路４０に接続される。
出力端子ｃはデータ伝送路５０に接続され、出力端子ｄ
はデータ伝送路６０に接続される。

【００７０】制御信号ＴＨＲが“Ｈ”でかつ制御信号Ｃ
ＲＳが“Ｌ”であるときには（スルー状態）、クロック
ドインバータ１０１，１０４がオンし、クロックドイン
バータ１０２，１０３がオフする。それにより、入力端
子ａのデータが出力端子ｃに転送され、入力端子ｂのデ
ータが出力端子ｄに転送される。

【００７１】逆に、制御信号ＴＨＲが“Ｌ”でかつ制御
信号ＣＲＳが“Ｈ”のときには（クロス状態）、クロッ
クドインバータ１０２，１０３がオンし、クロックドイ
ンバータ１０１，１０４がオフする。それにより、入力
端子ａのデータが出力端子ｄに転送され、かつ入力端子
ｂのデータが出力端子ｃに転送される。

【００７２】上記のようにこの実施例においては、Ａポ
ートおよびＢポートから入力されるパケットデータの分
岐先が互いに異なる場合には、それぞれのポートから同
時にパケットデータが転送される。また、Ａポートおよ
びＢポートからのパケットデータの分岐先が同じ場合に
は、到着順にパケットデータが転送される。したがっ
て、分岐先が異なる場合には、入力されるパケットデー
タの流量を低下させることなく合流分岐制御を行なうこ
とが可能となる。結果として、パケットデータの合流分
岐の効率が向上する。

【００７３】この発明のデータ伝送装置はたとえばデー
タフロー型情報処理装置に適用される。図１４はデータ
フロー型情報処理装置の構成の一例を示すブロック図で
ある。また、図１５はその情報処理装置により処理され
るデータパケットのフィールド構成の一例を示す図であ
る。

【００７４】図１５に示されるデータパケットは、行先
フィールド、命令フィールド、データ１フィールドおよ
びデータ２フィールドを含む。行先フィールドには行先
情報が格納され、命令フィールドには命令情報が格納さ
れ、データ１フィールドまたはデータ２フィールドには
オペランドデータが格納される。

【００７５】行先フィールドおよび命令フィールドが図
２に示された第１ワードＤ１に相当し、データ１フィー
ルドおよびデータ２フィールドが第２ワードＤ２に相当
する。ｍビットの識別子は行先情報に含まれる。

【００７６】図１４において、プログラム記憶部３００
には、図１６に示されるデータフロープログラムが記憶
されている。データフロープログラムの各行は、行先情
報および命令情報を含む。プログラム記憶部３００は、
入力されたデータパケットの行先情報に基づいたアドレ
ス指定によって、図１６に示すように、データフロープ
ログラムの行先情報および命令情報を読出し、その行先
情報および命令情報をデータパケットの行先フィールド
および命令フィールドにそれぞれ格納し、そのデータパ
ケットを出力する。

【００７７】対データ検出部３１０は、プログラム記憶
部３００から出力されるデータパケットの待合わせを行
なう。すなわち、命令情報が２入力命令を示している場
合には、同じ行先情報を有する異なる２つのデータパケ
ットを検出し、それらのデータパケットのうち一方のデ
ータパケットのオペランドデータ（図１５におけるデー
タ１フィールドの内容）を、他方のデータパケットのデ
ータ２フィールドに格納し、その他方のデータパケット
を出力する。命令情報が１入力命令を示している場合に
は、入力されたデータパケットをそのまま出力する。

【００７８】演算処理部３２０は、対データ検出部３１
０から出力されるデータパケットに対して、命令情報に
基づく演算処理を行ない、その結果をデータパケットの
データ１フィールドに格納してそのデータパケットを分
岐部３５０に出力する。分岐部３５０は、そのデータパ
ケットを内部データバッファ３３０を介して合流部３４
０に与えるかあるいは分岐部３８０に与える。合流部３
４０は、内部データバッファ３３０からのデータパケッ
トあるいは合流部３６０からのデータパケットをプログ
ラム記憶部３００に先着順に出力する。

【００７９】データパケットが、プログラム記憶部３０
０、対データ検出部３１０、演算処理部３２０、分岐部
３５０、内部データバッファ３３０、合流部３４０およ
びプログラム記憶部３００を順に回り続けることによ
り、プログラム記憶部３００に記憶されたデータフロー
プログラムに基づく演算処理が進行する。

【００８０】合流分岐部３９０，４００は、データフロ
ー型情報処理装置と外部との間で通信を行なうために用
いられる。上記実施例のデータ伝送装置は、合流分岐部
３９０，４００として用いることができる。

【００８１】なお、この発明のデータ伝送装置は、デー
タフロー型情報処理装置に限らず、各種情報処理装置、
データ伝送が必要なその他の装置にも広く用いることが
できる。

【００８２】

【発明の効果】以上のようにこの発明によれば、複数の
前段部から与えられる複数のデータの分岐先が互いに異
なる場合には、それらの複数のデータが複数の後段部に
同時に転送される。したがって、データの合流分岐の効
率が向上し、高速の合流分岐機能が実現される。

【図面の簡単な説明】

【図１】この発明の一実施例によるデータ伝送装置の構
成を示すブロック図である。

【図２】同実施例において伝送されるパケットデータの
構成を示す図である。

【図３】スイッチ素子の状態を示す図である。

【図４】データ伝送路の構成を示すブロック図である。

【図５】転送制御回路の構成を示す回路図である。

【図６】転送制御回路の動作を説明するためのタイミン
グチャートである。

【図７】調停制御部の構成を示す回路図である。

【図８】調停制御部の動作を説明するためのタイミング
チャートである。

【図９】調停制御部の動作を説明するためのタイミング
チャートである。

【図１０】調停制御部の動作を説明するためのタイミン
グチャートである。

【図１１】調停制御部の動作を説明するためのタイミン
グチャートである。

【図１２】調停制御部の動作を説明するためのタイミン
グチャートである。

【図１３】スイッチ素子の構成を示す回路図である。

【図１４】同実施例のデータ伝送装置が適用されるデー
タフロー型情報処理装置の構成を示すブロック図であ
る。

【図１５】データフロー型情報処理装置において処理さ
れるデータパケットのフィールド構成を示す図である。

【図１６】プログラム記憶部に記憶されるデータフロー
プログラムを示す図である。

【図１７】合流機構を実現する従来のデータ伝送装置の
構成を示すブロック図である。

【図１８】分岐機構を実現する従来のデータ伝送装置の
構成を示すブロック図である。

【符号の説明】

図において、１０，２０，３０，４０，５０，６０はデ
ータ伝送路、７０，８０は分岐先判定部、７１，８１は分岐先指定ビット発生
部、９０は調停制御部、１００はスイッチ素子を示す。なお、各図中同一符号は同一または相当部分を示す。

Claims

(57)【特許請求の範囲】

【請求項１】複数の前段部から与えられる複数のデー
タの各々を複数の後段部のいずれかに伝送するデータ伝
送装置であって、前記データの各々はそのデータが伝送されるべき後段部
を指定する識別子を含み、前記複数の前段部から与えられるデータの各々を前記複
数の後段部のいずれかに選択的に伝送するスイッチ手
段、および各データに含まれる識別子に基づいて前記スイッチ手段
を制御する制御手段を備え、前記制御手段は、前記複数の前段部から与えられた複数
のデータに含まれる識別子が互いに異なる後段部を指定
しているときに、前記スイッチ手段を介して前記複数の
前段部からのデータがそれぞれ複数の後段部に同時に伝
送されるように前記スイッチ手段を制御する、データ伝
送装置。