JPH08249306A

JPH08249306A - データ駆動型情報処理装置

Info

Publication number: JPH08249306A
Application number: JP7049747A
Authority: JP
Inventors: Shinichi Yoshida; 真一芳田; Goji Muramatsu; 剛司村松
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1995-03-09
Filing date: 1995-03-09
Publication date: 1996-09-27
Also published as: US5848290A

Abstract

(57)【要約】【目的】複数のデータ駆動型情報処理装置を相互に接
続して各装置にデータパケットを入力し、処理を同時に
実行させる場合に、装置間の自由な接続を可能とするデ
ータ駆動型情報処理装置を提供する。【構成】データ駆動型情報処理装置は入力ポートから
入力される特定データパケットに含まれる強制入力すべ
きデータパケットのプロセッサ番号パラメータＩＤを格
納するための強制入力指定レジスタ１７３を含む。入力
ポートから通常のデータパケットを入力すると該パケッ
ト中の該パケットが処理されるべき処理装置を指定する
情報を、レジスタ１７３中のパラメータＩＤおよび自己
を識別するために予め付与されたＰＥ＃レジスタ１６中
の自プロセッサ識別番号ＰＥ＃のそれぞれと比較し、少
なくともいずれか１つの比較一致に応じて該入力通常パ
ケットを自処理装置内部に取込む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はデータ駆動型情報処理
装置に関し、特に、複数の装置を相互に接続して処理を
実行する場合にデータ経路を固定しないことにより装置
間の自由な接続を容易に可能とするデータ駆動型情報処
理装置に関する。

【０００２】

【従来の技術】データ駆動型情報処理装置（以下、デー
タ駆動型プロセッサと呼ぶ）では、「ある処理に必要な
データがすべて揃い、かつ、その処理に必要な演算処理
などの資源が割当てられたときに処理を行なう」という
単純な規則に従って処理が並列に進行する。

【０００３】図６は、従来の映像信号処理向きデータ駆
動型情報処理システムのブロック構成図である。同様の
システム構成例は、文献「動的データ駆動型プロセッサ
による並列処理方式の検討」（情報処理学会主催のマイ
クロコンピュータアーキテクチャシンポジウム（１９９
１年１１月１２日）において発行）に示されている。

【０００４】図６のシステムはデータ駆動型プロセッサ
１および画像メモリ部１１を含み、画像メモリ部１１は
さらにメモリインタフェース２および画像メモリ３を含
む。プロセッサ１は、入力ポートＩＡ，ＩＢおよびＩＶ
を有し、さらに出力ポートＯＡ，ＯＢおよびＯＶを含
む。

【０００５】入力ポートＩＡおよびＩＢには伝送路７お
よび８がそれぞれ接続されて処理されるべき映像信号が
与えられる。入力ポートＩＶには伝送路５が接続されて
画像メモリ部１１におけるメモリ３のアクセス結果が与
えられる。出力ポートＯＡおよびＯＢは伝送路９および
１０をそれぞれ接続し該システムにおける処理結果デー
タを送出する。出力ポートＯＶは伝送路４を接続し画像
メモリ部１をアクセスするためのデータを送出する。さ
らに、メモリインタフェース２と画像メモリ３とはメモ
リアクセス制御線６を介して接続される。なお、伝送路
４，５，７〜１０を介して伝送されるデータはデータパ
ケットである。

【０００６】図７は従来およびこの発明の実施例に適用
されるデータパケットのフィールド構成図である。デー
タパケットは、プロセッサ１内での処理の内容を示す命
令コードＣ、該データパケットが処理されるべきシステ
ム内のデータ駆動型プロセッサを１意に指定するための
プロセッサ番号Ｐｅ＃、処理されるプロセッサ上で実行
されるべき命令を１意に指定するためのノード番号Ｎ，
図６のデータ伝送路７あるいは８よりプロセッサ１に対
して入力される時点において、入力時系列の順序に従っ
て付けられている識別子であり、プロセッサ１において
はデータの待合せの際に利用され、メモリインタフェー
ス２に対しては画像メモリ３に対するアドレスとしての
意味を持つ世代番号Ｇ，およびデータＤを含む。

【０００７】図６に戻って、データ処理し、入力時間順
序に従って割当てられた世代番号Ｇを持つ入力パケット
が入力ポートＩＡあるいはＩＢを介して時系列的にプロ
セッサ１に与えられる。プロセッサ１には、予め映像処
理のためのデータフロープログラムが記憶されており、
プロセッサ１は与えられるデータパケットの内容をプロ
グラムに基づいて処理し、処理結果を格納したデータパ
ケットを出力ポートＯＡ，ＯＢのいずれか一方を介して
送出する。プロセッサ１の出力ポートＯＶを介して画像
メモリ部１１に送出されるデータパケットは、画像メモ
リ３に対するアクセス（画像メモリ３に記憶されたデー
タの参照／更新等）要求を格納する。メモリインタフェ
ース２は、このアクセス要求を受けるとメモリアクセス
制御線６を介して画像メモリ３に対してアクセスを行な
った後、その結果データを格納したデータパケットを伝
送路５を介してプロセッサ１の入力ポートＩＶに与え
る。プロセッサ１は、入力ポートＩＶを介して与えられ
たデータパケットを受取り、プログラムに基づいて処理
を続行する。

【０００８】図８は、従来の映像処理向きデータ駆動型
プロセッサ１のブロック構成図である。図においてプロ
セッサ１は、その入力段に入力ポートＩＡおよびＩＢが
接続される入力処理部１７、合流部１２、予め記憶され
たデータフロープログラムに基づいて処理を実行する本
体処理部１３、分岐部１４、その出力段に出力ポートＯ
ＡおよびＯＢが接続されて分岐制御パラメータレジスタ
群１８の内容に従って出力動作する出力処理部１５およ
びネットワークを組むシステム内で該プロセッサ１を１
意に識別するための自プロセッサ識別番号ＰＥ＃を記憶
するＰＥ＃レジスタ１６を含む。さらに、分岐制御パラ
メータレジスタ群１８は分岐比較マスクパラメータＲＭ
を格納するための分岐比較マスクパラメータレジスタ１
８１および分岐比較データパラメータＲＤを格納するた
めの分岐比較データパラメータレジスタ１８２を含む。

【０００９】図９は、従来の映像処理向きデータ駆動型
プロセッサ１内の入力処理部１７のブロック構成図であ
る。図において入力処理部１７は入力合流部１７０、Ｐ
Ｅ＃レジスタ１６を参照する比較部１７１および出力ポ
ート選択部１７２を含む。入力合流部１７０はプロセッ
サ１の入力ポートＩＡあるいはＩＢに接続されるポート
ＩａあるいはＩｂを介して与えられるデータパケットを
入力し、合流させて順次比較部１７１と出力ポート選択
部１７２とに出力する。比較部１７１は該入力データパ
ケット中のプロセッサ番号Ｐｅ＃とＰＥ＃レジスタ１６
に予め格納された自プロセッサ識別番号ＰＥ＃とを比較
し、一致すれば該入力パケットは自プロセッサ宛のパケ
ットと判断し、その判断結果情報を、たとえばデータ値
０として出力ポート選択部１７２に与える。出力ポート
選択部１７２は、その判断結果情報、たとえばデータ値
０を受け、応じて該入力パケットを出力ポートＯａを介
して合流部１２に送出する。一致しなければ他のプロセ
ッサ宛のパケットと判断し、その判断結果情報をたとえ
ば、データ値１として出力ポート選択部１７２に与え
る。出力ポート選択部１７２は、その判断結果情報、た
とえばデータ値１を受け、応じて該入力データパケット
を出力ポートＯｂを介して出力処理部１５に送出する。

【００１０】図８に戻り、合流部１２は入力データパケ
ットを合流させ本体処理部１３に送出する。

【００１１】本体処理部１３は、与えられるデータパケ
ットを入力し予め記憶されたデータフロープログラムに
従って処理する。もし、画像メモリ３に対するアクセス
処理が生じた場合は、本体処理部１３はＯＶポートを介
して画像メモリ部１１へデータパケットを送出し、メモ
リ３のアクセスが行なわれた後にＩＶポートを介して被
処理パケットを受取る。

【００１２】分岐部１４は、本体処理部１３から出力さ
れるデータパケットを入力し、入力処理部１７と同様に
該入力データパケットのプロセッサ番号Ｐｅ＃とＰＥ＃
レジスタ１６の自プロセッサ識別番号ＰＥ＃とを比較
し、一致すれば該入力データパケットを合流部１２に与
え、一致しなければ該入力データパケットを出力処理部
１５に与える。

【００１３】出力処理部１５は、与えられるデータパケ
ットを入力し該入力データパケット中のプロセッサ番号
Ｐｅ＃あるは世代番号Ｇを参照し、予め分岐制御パラメ
ータレジスタ群１８中の分岐比較マスクパラメータＲＭ
および分岐比較データパラメータＲＤによって設定され
た分岐条件に従って、該入力パケットをＯＡポートある
いはＯＢポートのいずれか一方に排他的に送出する。

【００１４】上述したように、プロセッサ１内では合流
部１２→本体処理部１３→分岐部１４でループが構成さ
れて順次処理が繰り返される場合もある。本体処理部１
３で処理が終るとデータパケット中のプロセッサ番号Ｐ
ｅ＃はプログラムにより更新されている。

【００１５】特開平６−１６２２２８号公報に開示され
ているデータフロープロセッサ装置では、分岐制御パラ
メータとしてＩＤパラメータ、分岐比較データパラメー
タおよび分岐比較マスクパラメータの３種のパラメータ
が用意されている。このうち、ＩＤパラメータは図８の
ＰＥ＃レジスタ１６の内容と同等であり、分岐比較デー
タパラメータおよび分岐比較マスクパラメータは分岐制
御パラメータレジスタ群１８の分岐比較データパラメー
タＲＤと分岐比較マスクパラメータＲＭの２種類と同じ
である。特開平６−１６２２２８号公報の開示内容に従
えば、出力処理部１５の分岐条件は次の式（１）で表わ
される。

【００１６】（ＲＭ．ａｎｄ．Ｐｅ＃）．ｅｘｏｒ．（ＲＭ．ａｎｄ．ＲＤ）…（１）ただし、パラメータＲＭおよびＲＤのそれぞれは、分岐
比較マスクパラメータレジスタ１８１および分岐比較デ
ータパラメータレジスタ１８２に格納されている値であ
る。また、Ｐｅ＃は出力処理部１５に対する該入力パケ
ット中のプロセッサ番号である。さらに、演算子ａｎｄ
およびｅｘｏｒはそれぞれ、ビットごとの論理積および
ビットごとの排他的論理和を表わす。

【００１７】式（１）の結果が０の場合、すなわちｅｘ
ｏｒ演算に対する被演算子（ＲＭ．ａｎｄ．Ｐｅ＃）と
（ＲＭ．ａｎｄ．ＲＤ）とが一致した場合は、出力処理
部１５に対する該入力パケットはＯＡポートに出力さ
れ、式（１）の結果が０でない場合、すなわちｅｘｏｒ
演算に対する被演算子（ＲＭ．ａｎｄ．Ｐｅ＃）と（Ｒ
Ｍ．ａｎｄ．ＲＤ）が不一致の場合は、出力処理部１５
に対する該入力パケットはＯＢポートに出力される。

【００１８】図１０は、従来の映像処理向きデータ駆動
型プロセッサ１を４台用いたシステムの第１構成を示す
図である。図１０のシステム中の４台のプロセッサ１の
それぞれには、該プロセッサを１意に識別するための識
別番号ＰＥ＃０，ＰＥ＃１，ＰＥ＃２およびＰＥ＃３が
それぞれ割当てられる。これらの識別番号０〜３は、そ
れぞれのプロセッサ１のＰＥ＃レジスタ１６に格納され
ている。以下、各プロセッサ１に割当てられた識別番号
を用いて各プロセッサを特定しながら説明する。

【００１９】図１０のシステムでは、どのプロセッサか
らも他の任意のプロセッサにデータパケットを与えるこ
とができるようにネットワークが組まれている。たとえ
ばプロセッサＰＥ＃０からプロセッサＰＥ＃１にデータ
パケットを与えるには、プロセッサＰＥ＃０の出力ポー
トＯＡから図７におけるプロセッサ番号Ｐｅ＃をプロセ
ッサＰＥ＃１の識別番号（１）に設定したデータパケッ
トを出力する。該データパケットは、一旦プロセッサＰ
Ｅ＃３の入力ポートＩＡに与えられ、その後プロセッサ
ＰＥ＃３の出力ポートＯＡから送出され、プロセッサＰ
Ｅ＃１の入力ポートＩＡに与えられる。

【００２０】このようなネットワークを構成するには、
各プロセッサの分岐制御パラメータレジスタ群１８の内
容を、前述の式（１）に基づいて、たとえば図１０のパ
ラメータＲＭおよびＲＤに示すように設定すればよい。
すなわち、プロセッサＰＥ＃０の出力分岐条件では出力
データパケット中のプロセッサ番号Ｐｅ＃の最下位ビッ
トが１であれば該パケットを出力ポートＯＡに送出し、
それ以外の場合は出力ポートＯＢに送出する。また、プ
ロセッサＰＥ＃１の出力分岐条件では出力データパケッ
ト中のプロセッサ番号Ｐｅ＃の最下位ビットが０であれ
ば該パケットを出力ポートＯＡに送出し、それ以外の場
合は出力ポートＯＢに送出する。さらに、プロセッサＰ
Ｅ＃２およびプロセッサＰＥ＃３の出力分岐条件では、
どちらも出力データパケット中のプロセッサ番号Ｐｅ＃
が０〜３であれば出力ポートＯＡに送出し、それ以外の
場合は出力ポートＯＢに送出する。

【００２１】図１１（ａ）および（ｂ）は、従来および
この発明の実施例に適用される初期設定のためのデータ
パケットのフィールド構成図である。図１１（ａ）には
ＰＥ＃レジスタ１６に対する初期化パケットが示され、
図１１（ｂ）には分岐制御パラメータレジスタ群１８に
対する初期化パケットが示される。

【００２２】図１１（ａ）および（ｂ）の初期化パケッ
トのそれぞれは８ビット長の命令コードＣ、９ビット長
のプロセッサ番号Ｐｅ＃が格納され、さらに図１１
（ｂ）の初期化パケットにはそれぞれ９ビット長の分岐
比較マスクパラメータＲＭおよび分岐比較データパラメ
ータＲＤが格納される。

【００２３】次にこれら初期化パケットを用いたレジス
タの初期設定について説明する。なおシステム内の各レ
ジスタの内容は０に初期化されているとする。各プロセ
ッサはリセット後に図１１（ａ）のパケットが初めて入
力されると、このパケットを自分宛のものとして扱い、
そのパケット中のプロセッサ番号Ｐｅ＃の値を対応する
レジスタ１６に取込む。その後、該パケットは出力され
ずに消去される。次に、図１１（ｂ）のパケットが入力
されると、各プロセッサは該入力パケットのプロセッサ
番号Ｐｅ＃とレジスタ１６の内容とを比較して、一致し
たときに該入力パケット中のパラメータＲＭおよびＲＤ
をレジスタ１８１および１８２にそれぞれ取込み、該パ
ケットを出力せず消去する。不一致であれば、そのまま
該パケットを出力する。

【００２４】このようにして各プロセッサの各レジスタ
の内容が初期設定される。なお、図１１（ｂ）のパケッ
トがその後再入力されるとレジスタ１８１および１８２
の内容はこの入力に応じて再設定（上書）される。

【００２５】

【発明が解決しようとする課題】図１２は、従来の映像
処理向きデータ駆動型プロセッサ１を４台用いたシステ
ムの第２の構成を示す図である。図１２の場合、プロセ
ッサＰＥ＃０の出力ポートＯＡには配線によりプロセッ
サＰＥ＃２とＰＥ＃３とが並列に接続されることによ
り、ポートＯＡの出力は複製されてプロセッサＰＥ＃２
およびＰＥ＃３の入力ポートＩＡに与えられる。この場
合は各プロセッサの分岐制御パラメータレジスタ群１８
の内容を、たとえば図１２のパラメータＲＭおよびＲＤ
に示すように設定することが考えられる。すなわち、プ
ロセッサＰＥ＃０の出力分岐条件では、出力データパケ
ット中のプロセッサ番号Ｐｅ＃の値が２か３の場合出力
ポートＯＡに送出し、それ以外の場合は出力ポートＯＢ
に送出する。プロセッサＰＥ＃１、ＰＥ＃２およびＰＥ
＃３の出力分岐条件では、出力データパケット中のプロ
セッサ番号Ｐｅ＃の値が偶数の場合、該パケットを出力
ポートＯＡに送出し、それ以外の場合は出力ポートＯＢ
に送出する。

【００２６】しかし、上述した分岐条件設定と従来の入
力処理部１７の機能とを組合せただけでは、プロセッサ
ＰＥ＃０の出力ポートＯＡからの出力データパケットを
複製してプロセッサＰＥ＃２およびＰＥ＃３の両方に与
え、それぞれのプロセッサで独自に処理させることがで
きない。なぜなら、プロセッサＰＥ＃０の出力ポートＯ
Ａから出力されるデータパケットのプロセッサ番号Ｐｅ
＃が２であれば、プロセッサＰＥ＃２与えられた該デー
タパケットはプロセッサＰＥ＃２内の入力処理部１７で
自プロセッサ宛のデータパケットと判断されて、本体処
理部１３で処理を受ける。一方、プロセッサＰＥ＃０の
出力ポートＯＡから出力されたプロセッサ番号Ｐｅ＃が
２のデータパケットの複製は、プロセッサＰＥ＃３にも
与えられるが、プロセッサＰＥ＃３内の入力処理部１７
で自プロセッサ宛のデータパケットではないと判断され
て、該データパケットはプロセッサＰＥ＃３で処理され
ずに出力ポートＯＡからそのまま出力されてしまう。

【００２７】このように従来は入力処理部１７の機能と
分岐条件設定機能を組合せただけでは、図１２のように
プロセッサ間でハードウェア的にデータパケットを複製
したような場合に、複製されたデータパケットすべて
を、その行先すべてのプロセッサで処理させるような構
成がとれない。言換えれば、図１２のように複製された
２パケットを同時に処理するように２分岐構成をとって
いる場合でも、実質的には一方のパケットしか処理され
ず、プロセッサ間のデータ経路が固定されてその接続が
制限されるという問題があった。

【００２８】それゆえにこの発明の目的は複数のデータ
駆動型情報処理装置を相互に接続して各装置にデータパ
ケットを入力し処理を同時に実行させる場合に、データ
経路を可変にして装置間の自由な接続を可能とするデー
タ駆動型情報処理装置を提供することである。

【００２９】またこの発明の他の目的は、上述したよう
な装置間の接続を容易に設定および変更できるデータ駆
動型情報処理装置を提供することである。

【００３０】

【課題を解決するための手段】請求項１に記載のデータ
駆動型情報処理装置は複数のデータ駆動型情報処理装置
を相互に接続してデータパケットを入力し処理を同時に
実行する場合に、複数のデータパケット入力ポートと、
このデータパケット入力ポートのいずれかから入力され
る特定のデータパケットに含まれる複数のデータ駆動型
情報処理装置中の所定の処理装置を指定する情報を少な
くとも１つ以上格納するための所定処理装置指定情報格
納手段と、データパケット入力ポートのいずれかから入
力された通常のデータパケットに含まれる該データパケ
ットが処理されるべき処理装置を指定する情報を、前述
の所定処理装置指定情報格納手段に格納される少なくと
も１つ以上の所定処理装置指定情報および自己を識別す
るために予め付与された処理装置識別情報のそれぞれと
比較し、少なくともいずれか１つの比較一致に応じて該
入力通常データパケットを自処理装置内部に取込み、す
べての比較不一致に応じて該入力通常データパケットを
自処理装置外部に送出する入力手段とを備えて構成され
る。

【００３１】請求項２に記載のデータ駆動型情報処理装
置は請求項１に記載の情報処理装置において、前述の所
定処理装置指定情報格納手段中の情報は特定のデータパ
ケットの入力に応じて更新されることを特徴とする。

【００３２】請求項３に記載のデータ駆動型情報処理装
置は上記した請求項１または２に記載のデータ駆動型情
報処理装置がさらに、自処理装置内部に取込まれて処理
された通常のデータパケットまたは自処理装置外部に送
出される通常のデータパケットを出力するための複数の
データパケット出力ポートを備え、データパケット出力
ポートのそれぞれは複数のデータ駆動型情報処理装置の
データパケット入力ポートのいずれかと接続され得るこ
とを特徴とする。

【００３３】

【作用】請求項１に記載のデータ駆動型情報処理装置で
は、入力手段がデータパケット入力ポートのいずれかか
ら入力された通常のデータパケットに含まれる該データ
パケットが処理されるべき処理装置を指定する情報を、
所定処理装置指定情報格納手段に格納される少なくとも
１つ以上の所定処理装置指定情報および自己を識別する
ために予め付与された処理装置識別情報のそれぞれと比
較し、少なくともいずれか１つの比較一致に応じて該入
力通常データパケットを自処理装置内部に取込むので、
各情報処理装置は自処理装置で処理されるべきデータパ
ケット以外に本来は他処理装置で処理されるべきデータ
パケットも入力し処理可能となる。これによりデータ駆
動型情報処理装置相互の柔軟な接続が可能となる。

【００３４】請求項２に記載のデータ駆動型情報処理装
置では、所定処理装置指定情報格納手段中の情報は特定
データパケットの入力に応じて更新されるので、上述し
た情報処理装置相互の接続状態は容易に設定・変更され
る。

【００３５】請求項３に記載のデータ駆動型情報処理装
置では、情報処理装置のデータパケット出力ポートのそ
れぞれには複数のデータ駆動型情報処理装置の入力ポー
トが接続され得るので、ある装置から出力されたデータ
パケットを異なる複数のデータ駆動型情報処理装置に同
時に与えて処理させることが可能となる。これにより、
ある装置の出力段で複製されたデータパケットのそれぞ
れは次段の複数の異なる情報処理装置で同時に処理され
る。

【００３６】

【実施例】以下、この発明の実施例について図面を参照
し詳細に説明する。以下の実施例のデータ駆動型プロセ
ッサ（データ駆動型情報処理装置）は従来のプロセッサ
１の入力処理部１７を改良したものであり、その他の構
成は従来と同様である。そこで、以下の説明は改良され
た入力処理部に関して行なわれる。

【００３７】図１はこの発明の一実施例によるデータ駆
動型プロセッサの入力処理部の構成を示す図である。図
１において入力処理部２７は入力ポートＩａおよびＩｂ
を接続する入力合流部１７０、比較部１７１ａおよび１
７１ｂ、強制入力指定レジスタ１７３、ＡＮＤゲート１
７４および出力ポートＯａを介して図８の合流部１２お
よび本体処理部１３に接続されるとともに、出力ポート
Ｏｂを介して図８の出力処理部１５に接続される出力ポ
ート選択部１７２を含む。

【００３８】強制入力指定レジスタ１７３には、自プロ
セッサ番号以外に自プロセッサで受取りたいプロセッサ
番号である強制入力パケットのプロセッサ番号パラメー
タＩＤを格納する。比較部１７１ａおよび１７１ｂはそ
れぞれ、ＰＥ＃レジスタ１６と強制入力指定レジスタ１
７３の内容を参照可能なように接続されている。各比較
部は入力合流部１７０を介して与えられる入力データパ
ケット中のプロセッサ番号Ｐｅ＃とＰＥ＃レジスタ１６
の内容および強制入力指定レジスタ１７３の内容とをそ
れぞれ比較し、一致すれば自プロセッサ宛のパケットと
判断し、その判断結果情報を、たとえばデータ値０とし
てＡＮＤゲート１７４にそれぞれ出力する。一方、一致
しなければ自プロセッサ宛のパケットではないと判断
し、その判断結果情報を、たとえばデータ値１としてＡ
ＮＤゲート１７４にそれぞれ出力する。各比較部から出
力された一致／不一致情報（データ値０／１）は、ＡＮ
Ｄゲート１７４で論理積がとられた後、その結果値が出
力ポート選択部１７２に与えられる。出力ポート選択部
１７２は、一致／不一致情報として、たとえばデータ値
０を受けた場合、入力合流部１７０を介して与えられる
該入力パケットを出力ポートＯａから合流部１２を介し
て本体処理部１３に送出する。一致／不一致情報とし
て、たとえばデータ値１を受けた場合、該入力パケット
を出力ポートＯｂから出力処理部１５を介して該プロセ
ッサ外部に送出する。

【００３９】このように、図１の入力処理部２７では、
入力データパケット中のプロセッサ番号Ｐｅ＃がＰＥ＃
レジスタ１６の内容および強制入力指定レジスタ１７３
の内容の少なくともいずれか一方と一致したことに応じ
て、出力ポート選択部１７２は該入力パケットを出力ポ
ートＯａを介して合流部１２に送出するので、該入力パ
ケットは本体処理部１３で自プロセッサ宛のデータパケ
ットとして処理されることになる。

【００４０】なお、入力処理部２７では、強制入力する
データパケット中のプロセッサ番号Ｐｅ＃を１個しか指
定できないが、強制入力指定レジスタ１７３と比較部１
７１ｂを必要個数用意し、これに準じてＡＮＤゲート１
７４として３入力以上のものを用意すれば、複数種類の
プロセッサ番号のデータパケットについて強制入力が可
能になる。

【００４１】図２は図１２のシステムを入力処理部２７
を含むプロセッサにより再構成した場合のシステム構成
図である。図２において、プロセッサＰＥ＃０およびＰ
Ｅ＃１はデータパケットの強制入力の必要がないので、
強制入力指定レジスタ内容（図２ではＩＤで示される）
はそれぞれ自分のプロセッサ識別番号に設定されてい
る。この場合、プロセッサＰＥ＃０およびＰＥ＃１は、
自分宛のプロセッサ番号Ｐｅ＃を持ったデータパケット
しか受取ることはない。一方、プロセッサＰＥ＃２は、
自プロセッサ宛以外にもプロセッサＰＥ＃３宛のデータ
パケットも受取ることが要求されるので、強制入力指定
レジスタの内容として３が設定されている。同様に、プ
ロセッサＰＥ＃３は、自プロセッサ宛以外にもプロセッ
サＰＥ＃２宛のデータパケットも受取ることが要求され
るので、強制入力指定レジスタの内容として２が設定さ
れている。

【００４２】図３はこの発明のその他の実施例によるデ
ータ駆動型プロセッサの入力処理部の構成を示す図であ
る。入力処理部３７は入力合流部１７０、比較部１７
１、Ｐｅ＃書換部１７５ａを含む比較前処理部１７５、
強制入力指定レジスタ群１７６および出力ポート選択部
１７２を含む。

【００４３】強制入力指定レジスタ群１７６は、自プロ
セッサ番号以外に自プロセッサで受取りたいｎ個のプロ
セッサ番号を強制入力パケットのプロセッサ番号パラメ
ータＩＤ１〜ＩＤｎとしてｎ個の強制入力パケットのプ
ロセッサ番号パラメータレジスタ１７６１〜１７６ｎに
それぞれ格納する。レジスタ１７６１〜１７６ｎのう
ち、何個のレジスタを有効とするかの有効レジスタ数パ
ラメータＣＮＴは有効レジスタ数パラメータレジスタ１
７６０に格納される。たとえばパラメータＣＮＴの値が
３であれば、レジスタ１７６１〜１７６３の３個のレジ
スタの内容が有効である。

【００４４】比較前処理部１７５はＰｅ＃書換部１７５
ａを含み、入力合流部１７０から与えられる入力データ
パケット中のプロセッサ番号Ｐｅ＃と強制入力指定レジ
スタ群１７６の内容とを参照し、入力データパケット中
のプロセッサ番号Ｐｅ＃とレジスタ１７６１から１７６
ｎの内容のうち、レジスタ１７６０で指定される有効レ
ジスタの内容と一致するものがあるかどうかを比較す
る。一致するものがあれば、Ｐｅ＃書換部１７５ａによ
り入力データパケット中のプロセッサ番号Ｐｅ＃は自プ
ロセッサのプロセッサ番号、すなわちＰＥ＃レジスタ１
６の内容で書換えられた後、比較部１７１に与えられ
る。一致するものがなければ、該入力パケットはそのま
ま出力される。

【００４５】比較部１７１は従来と同様に、比較前処理
部１７５から出力される該入力データパケット中のプロ
セッサ番号Ｐｅ＃とＰＥ＃レジスタ１６の内容とを比較
し、一致すれば該入力パケットは自プロセッサ宛のパケ
ットと判断し、その判断結果情報、たとえばデータ値０
として出力ポート選択部１７２に与える。出力ポート選
択部１７２は、その判断結果情報、たとえばデータ値０
を受け応じて該入力パケットを出力ポートＯａから合流
部１２を介して本体処理部１３に送出する。一致しなけ
れば他のプロセッサ宛のパケットと判断し、その判断結
果情報、たとえばデータ値１として出力ポート選択部１
７２に与える。出力ポート選択部１７２は、その判断結
果情報、たとえばデータ値１を受け応じて該データ入力
パケットを出力ポートＯｂから出力処理部１５を介して
外部に送出する。

【００４６】図４は図１２のシステムを入力処理部３７
を含むプロセッサにより再構成した場合のシステム構成
図である。図４において、プロセッサＰＥ＃０およびＰ
Ｅ＃１は、データパケットの強制入力の必要がないの
で、強制入力指定レジスタ群１７６のパラメータＣＮＴ
として０を設定している。このシステム構成では、プロ
セッサＰＥ＃０およびＰＥ＃１は、自分宛のプロセッサ
番号を持ったデータパケットのみが与えられる。

【００４７】一方、プロセッサＰＥ＃２は、自プロセッ
サ宛以外にもプロセッサＰＥ＃３宛のデータパケットも
受取ることが要求されるので、強制入力指定レジスタ群
１７６のパラメータＣＮＴとして１、さらにパラメータ
ＩＤ１として３がそれぞれ設定される。同様に、プロセ
ッサＰＥ＃３は、自プロセッサ宛以外にもプロセッサＰ
Ｅ＃２宛のデータパケットも受取ることが要求されるの
で、強制入力指定レジスタ群１７６のパラメータＣＮＴ
として１、さらにパラメータＩＤ１として２がそれぞれ
設定される。

【００４８】図５（ａ）および（ｂ）は、この発明の実
施例に適用される初期設定のためのデータパケットのフ
ィールド構成図である。図５（ａ）には強制入力指定レ
ジスタ１７３に対する初期化パケットが示され、図５
（ｂ）には強制入力指定レジスタ群１７６に対する初期
化パケットが示される。図５（ａ）および（ｂ）の初期
化パケットのそれぞれは８ビット長の命令コードＣ，９
ビット長のプロセッサ番号Ｐｅ＃および９ビット長の強
制入力パケットのプロセッサ番号パラメータＩＤが格納
される。

【００４９】次に、これら初期化パケットを用いたレジ
スタ１７３およびレジスタ群１７６の初期設定について
説明する。なお、レジスタ１６および分岐制御パラメー
タレジスタ群１８の初期設定は従来のそれと同様なので
説明は省略する。まず、レジスタ１７３およびレジスタ
群１７６の内容はリセット直後に０に初期化されている
とする。

【００５０】各プロセッサは図５（ａ）のデータパケッ
トを受取ると、該入力パケットの強制入力パケットのプ
ロセッサ番号パラメータＩＤをレジスタ１７３に設定す
る。このパケットを再度受取ると、レジスタ１７３の内
容は再設定（上書）される。このパケットはデータ設定
後は消去される。

【００５１】各プロセッサは図５（ｂ）のパケットを受
取ると、レジスタ１７６０の有効レジスタ数パラメータ
ＣＮＴを参照してレジスタ１７６１〜１７６ｎのうち
（ＣＮＴ＋１）番目のレジスタに該入力初期化パケット
の強制入力パケットのプロセッサ番号パラメータＩＤを
設定する。そして、レジスタ１７６０のパラメータＣＮ
Ｔを１だけインクリメントする。図５（ｂ）のパケット
を再度受取ると、同様に処理が繰り返される。これによ
り、レジスタ１７６１から順にレジスタ１７６ｎまでパ
ラメータＩＤが順に設定されるとともに、レジスタ１７
６０のパラメータＣＮＴも有効（設定済）の強制入力パ
ケットのプロセッサ番号パラメータレジスタの数を示す
ことになる。この設定後、パケットは消去される。

【００５２】上述した実施例では、図１０のように複製
された２パケットを同時に処理するように２分岐構成を
とっている場合でも、プロセッサ間にパケットのプロセ
ッサ番号Ｐｅ＃を書換えるための特別な回路を設けなく
てもこれら２つのパケットを次段の異なる２つのプロセ
ッサで同時に処理することができる。したがって、この
ような特別回路を設けることによるプロセッサ間の配線
作業の複雑化ならびにシステム構成の複雑化は回避する
ことができる。

【００５３】

【発明の効果】請求項１に記載のデータ駆動型情報処理
装置によれば、入力手段が入力された通常データパケッ
トに含まれる該データパケットが処理されるべき処理装
置を指定する情報を、所定処理装置指定情報格納手段に
格納される所定処理装置指定情報および自己を識別する
ために予め付与された処理装置識別情報のそれぞれと比
較し、少なくともいずれか１つの比較一致に応じて該入
力通常データパケットを自処理装置内部に取込むので、
各処理装置は自処理装置で処理されるべきデータパケッ
ト以外に他処理装置で処理されるべきデータパケットも
入力し処理可能となる。これにより、複数の処理装置が
相互に接続されてデータパケットを入力しそれを同時に
実行する場合に、装置相互のデータ経路を可変にして柔
軟な接続が可能となる。

【００５４】請求項２に記載のデータ駆動型情報処理装
置では、請求項１に記載の情報処理装置の所定処理装置
指定情報格納手段中の情報が特定データパケットの入力
に応じて更新されるので、上述した装置相互のデータ経
路による接続状態を容易に設定・変更することができ
る。

【００５５】請求項３に記載のデータ駆動型情報処理装
置では、上述した請求項１または２の記載のデータ駆動
型情報処理装置のデータパケット出力ポートのそれぞれ
には複数のデータ駆動型情報処理装置の入力ポートが接
続される。これにより、前段装置から出力されたデータ
パケットを次段の異なる複数の処理装置に同時に与えて
処理させることが可能となって、ある装置の出力段で複
製されたデータパケットのそれぞれを次段の複数の異な
る処理装置で同時に処理することが可能になる。

【図面の簡単な説明】

【図１】この発明の一実施例によるデータ駆動型プロセ
ッサの入力処理部２７の構成を示す図である。

【図２】図１２のシステムを入力処理部２７を含むプロ
セッサにより再構成した場合のシステム構成図である。

【図３】この発明のその他の実施例によるデータ駆動型
プロセッサの入力処理部３７の構成を示す図である。

【図４】図１２のシステムを入力処理部３７を含むプロ
セッサにより再構成した場合のシステム構成図である。

【図５】（ａ）および（ｂ）はこの発明の実施例に適用
される初期設定のためのデータパケットのフィールド構
成図である。

【図６】従来の映像信号処理向きデータ駆動型情報処理
装置のブロック構成図である。

【図７】従来およびこの発明の実施例に適用されるデー
タパケットのフィールド構成図である。

【図８】従来の映像処理向きデータ駆動型プロセッサ１
のブロック構成図である。

【図９】従来の映像処理向きデータ駆動型プロセッサ１
内の入力処理部１７のブロック構成図である。

【図１０】従来の映像処理向きデータ駆動型プロセッサ
１を４台用いたシステムの第１の構成を示す図である。

【図１１】（ａ）および（ｂ）は、従来およびこの発明
の実施例に適用される初期設定のためのデータパケット
のフィールド構成図である。

【図１２】従来の映像処理向きデータ駆動型プロセッサ
１を４台用いたシステムの第２の構成を示す図である。

【符号の説明】

１データ駆動型プロセッサ１６ＰＥ＃レジスタ１７，２７および３７入力処理部１７０入力合流部１７１，１７１ａおよび１７１ｂ比較部１７２出力ポート選択部１７３強制入力指定レジスタ１７５比較前処理部１７６強制入力指定レジスタ群ＩＤ強制入力パケットのプロセッサ番号パラメータＰＥ＃自プロセッサ識別番号なお、各図中同一符号は同一または相当部分を示す。

Claims

【特許請求の範囲】

【請求項１】複数のデータ駆動型情報処理装置を相互
に接続してデータパケットを入力し処理を同時に実行す
る場合に、各データ駆動型情報処理装置は、複数のデータパケット入力ポートと、前記データパケット入力ポートのいずれかから入力され
る特定のデータパケットに含まれる前記複数のデータ駆
動型情報処理装置中の所定の処理装置を指定する情報を
少なくとも１つ以上格納するための所定処理装置指定情
報格納手段と、前記データパケット入力ポートのいずれかから入力され
た通常のデータパケットに含まれる該データパケットが
処理されるべき処理装置を指定する情報を、前記所定処
理装置指定情報格納手段に格納される少なくとも１つ以
上の前記所定処理装置指定情報および自己を識別するた
めに予め付与された処理装置識別情報のそれぞれと比較
し、少なくともいずれか１つの比較一致に応じて該入力
通常データパケットを自処理装置内部に取込み、すべて
の比較不一致に応じて該入力通常データパケットを自処
理装置外部に送出する入力手段とを備えた、データ駆動
型情報処理装置。
【請求項２】前記所定処理装置指定情報格納手段中の
情報は前記特定のデータパケットの入力に応じて更新さ
れることを特徴とする、請求項１に記載のデータ駆動型
情報処理装置。
【請求項３】前記データ駆動型情報処理装置はさら
に、前記自処理装置内部に取込まれて処理された前記通常の
データパケットまたは前記自処理装置外部に送出される
前記通常のデータパケットを出力するための複数のデー
タパケット出力ポートを備え、前記データパケット出力ポートのそれぞれは複数のデー
タ駆動型情報処理装置の前記データパケット入力ポート
のいずれかと接続され得ることを特徴とする、請求項１
または２に記載のデータ駆動型情報処理装置。