JP2646532B2 - 信号補間回路 - Google Patents
信号補間回路Info
- Publication number
- JP2646532B2 JP2646532B2 JP61250583A JP25058386A JP2646532B2 JP 2646532 B2 JP2646532 B2 JP 2646532B2 JP 61250583 A JP61250583 A JP 61250583A JP 25058386 A JP25058386 A JP 25058386A JP 2646532 B2 JP2646532 B2 JP 2646532B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- sample
- signal
- horizontal
- sample value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/17—Function evaluation by approximation methods, e.g. inter- or extrapolation, smoothing, least mean square method
- G06F17/175—Function evaluation by approximation methods, e.g. inter- or extrapolation, smoothing, least mean square method of multidimensional data
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/2628—Alteration of picture size, shape, position or orientation, e.g. zooming, rotation, rolling, perspective, translation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Physics (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Algebra (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Image Processing (AREA)
- Studio Circuits (AREA)
- Feedback Control In General (AREA)
- Error Detection And Correction (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Color Television Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は信号変換回路、特に入力サンプル信号の一部
の時間軸を伸長して、補間された出力サンプル値を得る
信号補間回路に関する。
の時間軸を伸長して、補間された出力サンプル値を得る
信号補間回路に関する。
信号変換回路は、例えば特殊映像（ビデオ）効果装置
に必要とされる。ビデオ信号に適用される特殊効果は良
く知られている。従って、例えば陰極線管上の映像は、
オフセット（任意の方向に動か）され、変動（サイズが
伸縮）され、回動（２又は３次元方向に回転）され得
る。このような特殊効果を行う一つの方法は、入力アナ
ログ信号を、各々ピクセル（画素）アドレスを有するデ
ジタルサンプル値に変換すること、得られた個々のピク
セルアドレスを所望の特殊効果を達成する如く変形する
こと、変形ピクセルアドレスのサンプル値をフィードメ
モリに記憶（ストア）すること、及びフィールドメモリ
からサンプル値を読み出してサンプル値を再び必要な出
力アナログ信号に再変換することを含む。像が伸長され
る場所でサイズ設定をする特定の場合、信号補間回路が
必要とされる。即ち、所定のシステムサンプルレイトの
サンプル値の入力列（即ち、２次元入力列）は、時間軸
伸長される必要がある。換言すれば、新たなサンプル値
が計算されなければならないので、実際、サンプルレイ
トが増大される。しかし、出力サンプルレイトは依然と
してシステムサンプルレイトに等しい。
に必要とされる。ビデオ信号に適用される特殊効果は良
く知られている。従って、例えば陰極線管上の映像は、
オフセット（任意の方向に動か）され、変動（サイズが
伸縮）され、回動（２又は３次元方向に回転）され得
る。このような特殊効果を行う一つの方法は、入力アナ
ログ信号を、各々ピクセル（画素）アドレスを有するデ
ジタルサンプル値に変換すること、得られた個々のピク
セルアドレスを所望の特殊効果を達成する如く変形する
こと、変形ピクセルアドレスのサンプル値をフィードメ
モリに記憶（ストア）すること、及びフィールドメモリ
からサンプル値を読み出してサンプル値を再び必要な出
力アナログ信号に再変換することを含む。像が伸長され
る場所でサイズ設定をする特定の場合、信号補間回路が
必要とされる。即ち、所定のシステムサンプルレイトの
サンプル値の入力列（即ち、２次元入力列）は、時間軸
伸長される必要がある。換言すれば、新たなサンプル値
が計算されなければならないので、実際、サンプルレイ
トが増大される。しかし、出力サンプルレイトは依然と
してシステムサンプルレイトに等しい。
従来に於いて、上述を行う一つの方法は、デジタルサ
ンプル値をアナログ信号に変換し、このアナログ信号を
高い新たなサンプルレイトで再びサンプルすることであ
るが、これは、実際的なハードウェアを要し、且つ困難
な濾波問題を含む。一方、入力サンプルレイトをＮと
し、出力サンプルレイトをＭとすると、論理的には、必
要な出力は、入力信号のサンプルレイトをＭ倍し、次に
Ｎで割ることで得られる。実際には、積Ｍ×Ｎは非常に
大きくなり、困難な濾波の問題が再び生ずる。
ンプル値をアナログ信号に変換し、このアナログ信号を
高い新たなサンプルレイトで再びサンプルすることであ
るが、これは、実際的なハードウェアを要し、且つ困難
な濾波問題を含む。一方、入力サンプルレイトをＮと
し、出力サンプルレイトをＭとすると、論理的には、必
要な出力は、入力信号のサンプルレイトをＭ倍し、次に
Ｎで割ることで得られる。実際には、積Ｍ×Ｎは非常に
大きくなり、困難な濾波の問題が再び生ずる。
他の例が、カナダ国特許明細書第CA−Ａ−１ 186751
号に開示されている。これは、入力及び出力サンプリン
グ時間の瞬時の時間的相違を決め、この相違を示す制御
信号を発生し、この制御信号に応じてサンプルレイトの
変換を制御することを含む。この例は、音声信号のみに
関するもので、記載されている方法は、ビデオ信号への
適用には好ましくない。何故ならば、特に、ビデオ信号
は２次元であるのに、音声信号は基本的には１次元であ
るからである。上記カナダ特許明細書には、ビデオ信号
に関連して生ずる他の問題を処理するに好適な方法は記
載されていないし、特に、必要とされる伸長が無限大に
近づく可能性及び冗長情報を省略する要求に対しては適
切ではない。
号に開示されている。これは、入力及び出力サンプリン
グ時間の瞬時の時間的相違を決め、この相違を示す制御
信号を発生し、この制御信号に応じてサンプルレイトの
変換を制御することを含む。この例は、音声信号のみに
関するもので、記載されている方法は、ビデオ信号への
適用には好ましくない。何故ならば、特に、ビデオ信号
は２次元であるのに、音声信号は基本的には１次元であ
るからである。上記カナダ特許明細書には、ビデオ信号
に関連して生ずる他の問題を処理するに好適な方法は記
載されていないし、特に、必要とされる伸長が無限大に
近づく可能性及び冗長情報を省略する要求に対しては適
切ではない。
従って、本発明の１目的は、入力サンプル信号の一部
の時間軸を伸長するのに適する改良信号補間回路を提供
せんとするものである。
の時間軸を伸長するのに適する改良信号補間回路を提供
せんとするものである。
本発明の他の目的は、伸長されるべき像の一部に対応
する入力サンプル列の一部の時間軸を伸長するのに適し
た信号補間回路を提供するものである。
する入力サンプル列の一部の時間軸を伸長するのに適し
た信号補間回路を提供するものである。
本発明の更に他の目的は、所定サンプルレイトの入力
サンプル信号の一部の時間軸を、入力サンプル値から上
記サンプルレイトで補間された出力サンプル値を取り出
すことにより、伸長する信号補間回路を提供することで
ある。
サンプル信号の一部の時間軸を、入力サンプル値から上
記サンプルレイトで補間された出力サンプル値を取り出
すことにより、伸長する信号補間回路を提供することで
ある。
上記の問題点を解決するために、本発明の信号補間回
路は、下記の手段を備えている。即ち、 与えられたサンプルレイトで、入力データサンプル値
から、補間された出力データサンプル値を導出すること
により、該サンプルレイトを有する入力データサンプル
信号の一部を時間基準伸長した出力データサンプル信号
を得るための信号補間回路であって、 上記サンプルレイトで、上記入力データサンプル値に
対応する順列の第１のサンプル位置アドレスを供給する
アドレスカウンタと、 該アドレスカウンタから上記第１のサンプル位置アド
レスの供給を受け、該第１のサンプル位置アドレスより
もビット数の多い変換されたアドレスを作るアドレス分
割及び加算器であって、該変換されたアドレスの上位ビ
ットが、上記第１のサンプル位置アドレスとビット数が
同じで、所要の伸長度に応じて同一アドレスが反復出現
する変更された順列でなる第２のサンプル位置アドレス
を構成し、上記変換されたアドレスの残余部分でなる下
位ビットが上記第２のサンプル位置アドレスにおいて各
隣接するアドレス間の間隔を更に細かく指定するアドレ
スを与える剰余信号を構成するアドレス分割及び加算器
と、を備えたアドレス発生器と、 １フィールドのピクセルアドレスに入力データサンプ
ル値が順次書き込まれ、上記アドレス発生器よりの上記
変更された順列の第２のサンプル位置アドレスに応じて
一群のデータサンプル値が読み出されるフィールドメモ
リと、 上記フィールドメモリから読み出されるデータサンプ
ル値を受信し、上記アドレス発生器から出力される上記
第２のサンプル位置アドレスの最下位１ビットと余剰信
号を受信して、上記第２のサンプル位置アドレスの最下
位１ビットが変化する毎に、上記データサンプル値をデ
ータラッチ回路にラッチするとともに、上記剰余信号に
基づいて発生した重み付け係数を該データサンプル値に
乗算することによって補間位置における補間されたデー
タサンプル値を生成して、上記サンプルレイトで出力す
る補間器と、を備えている。
路は、下記の手段を備えている。即ち、 与えられたサンプルレイトで、入力データサンプル値
から、補間された出力データサンプル値を導出すること
により、該サンプルレイトを有する入力データサンプル
信号の一部を時間基準伸長した出力データサンプル信号
を得るための信号補間回路であって、 上記サンプルレイトで、上記入力データサンプル値に
対応する順列の第１のサンプル位置アドレスを供給する
アドレスカウンタと、 該アドレスカウンタから上記第１のサンプル位置アド
レスの供給を受け、該第１のサンプル位置アドレスより
もビット数の多い変換されたアドレスを作るアドレス分
割及び加算器であって、該変換されたアドレスの上位ビ
ットが、上記第１のサンプル位置アドレスとビット数が
同じで、所要の伸長度に応じて同一アドレスが反復出現
する変更された順列でなる第２のサンプル位置アドレス
を構成し、上記変換されたアドレスの残余部分でなる下
位ビットが上記第２のサンプル位置アドレスにおいて各
隣接するアドレス間の間隔を更に細かく指定するアドレ
スを与える剰余信号を構成するアドレス分割及び加算器
と、を備えたアドレス発生器と、 １フィールドのピクセルアドレスに入力データサンプ
ル値が順次書き込まれ、上記アドレス発生器よりの上記
変更された順列の第２のサンプル位置アドレスに応じて
一群のデータサンプル値が読み出されるフィールドメモ
リと、 上記フィールドメモリから読み出されるデータサンプ
ル値を受信し、上記アドレス発生器から出力される上記
第２のサンプル位置アドレスの最下位１ビットと余剰信
号を受信して、上記第２のサンプル位置アドレスの最下
位１ビットが変化する毎に、上記データサンプル値をデ
ータラッチ回路にラッチするとともに、上記剰余信号に
基づいて発生した重み付け係数を該データサンプル値に
乗算することによって補間位置における補間されたデー
タサンプル値を生成して、上記サンプルレイトで出力す
る補間器と、を備えている。
本発明の信号補間回路は、入力データサンプル値がフ
ィールドメモリに一旦書き込まれ、そこから読み出して
補間器に送られるようになっており、その読み出しアド
レスがアドレス発生器で発生されるようになっている。
ィールドメモリに一旦書き込まれ、そこから読み出して
補間器に送られるようになっており、その読み出しアド
レスがアドレス発生器で発生されるようになっている。
アドレス発生器は、アドレスカウンタとアドレス分割
及び加算器から成り、アドレスカウンタにより与えられ
たサンプルレイトで、入力データサンプル値に対応する
順列の第１のサンプル位置アドレスを供給する。アドレ
ス分割及び加算器は、該アドレスカウンタから上記第１
のサンプル位置アドレスの供給を受け、該第１のサンプ
ル位置アドレスよりもビット数の多い変換されたアドレ
スを作るためのものであって、該変換されたアドレスの
上位ビットが、上記第１のサンプル位置アドレスとビッ
ト数が同じで、所要の伸長度に応じて同一アドレスが反
復出現する変更された順列でなる第２のサンプル位置ア
ドレスを構成し、上記変換されたアドレスの残余部分で
なる下位ビットが上記第２のサンプル位置アドレスにお
いて各隣接するアドレス間の間隔を更に細かく指定する
アドレスを与える剰余信号を構成する。
及び加算器から成り、アドレスカウンタにより与えられ
たサンプルレイトで、入力データサンプル値に対応する
順列の第１のサンプル位置アドレスを供給する。アドレ
ス分割及び加算器は、該アドレスカウンタから上記第１
のサンプル位置アドレスの供給を受け、該第１のサンプ
ル位置アドレスよりもビット数の多い変換されたアドレ
スを作るためのものであって、該変換されたアドレスの
上位ビットが、上記第１のサンプル位置アドレスとビッ
ト数が同じで、所要の伸長度に応じて同一アドレスが反
復出現する変更された順列でなる第２のサンプル位置ア
ドレスを構成し、上記変換されたアドレスの残余部分で
なる下位ビットが上記第２のサンプル位置アドレスにお
いて各隣接するアドレス間の間隔を更に細かく指定する
アドレスを与える剰余信号を構成する。
補間器は、上記フィールドメモリから読み出されるデ
ータサンプル値を受信し、上記アドレス発生器から出力
される上記第２のサンプル位置アドレスの最下位１ビッ
トと剰余信号を受信して、上記第２のサンプル位置アド
レスの最下位１ビットが変化する毎に、上記データサン
プル値をデータラッチ回路にラッチするとともに、上記
剰余信号に基いて発生した重み付け係数を該データサン
プル値に乗算することによって補間位置における補間さ
れたデータサンプル値を生成して、上記サンプルレイト
で出力する。
ータサンプル値を受信し、上記アドレス発生器から出力
される上記第２のサンプル位置アドレスの最下位１ビッ
トと剰余信号を受信して、上記第２のサンプル位置アド
レスの最下位１ビットが変化する毎に、上記データサン
プル値をデータラッチ回路にラッチするとともに、上記
剰余信号に基いて発生した重み付け係数を該データサン
プル値に乗算することによって補間位置における補間さ
れたデータサンプル値を生成して、上記サンプルレイト
で出力する。
従って、与えられたサンプルレイトで、入力データサ
ンプル値から、補間された出力データサンプル値を導出
することができ、該サンプルレイトを有する入力データ
サンプル信号の一部を時間基準伸長した出力データサン
プル信号を得ることができる。
ンプル値から、補間された出力データサンプル値を導出
することができ、該サンプルレイトを有する入力データ
サンプル信号の一部を時間基準伸長した出力データサン
プル信号を得ることができる。
〔実施例〕 以下、図面を参照して本発明の一実施例を説明するに
先だち、例えば映像特殊効果用の信号補間の必要性に就
いて述べる。１フレームに就き1125本のラインで、１秒
に就き60フィールドを用い、縦横比が5:3の近年になっ
て提供されている高精度ビデオシステムを考える。かか
るシステムのビデオ信号をデジタル信号に変換して特殊
効果を行う場合、入力アナログ信号に含まれる輝度（ル
ミナンス）情報（及び同様に色（クロミナンス）情報）
をサンプリングし、得られたサンプルをパルス符号変調
（PCM）符号化する。水平方向に於いては、各走査線
（ライン）を、2048回サンプリングする。一方、垂直方
向に於いては、水平ライン構造であるため、各フレーム
を1125回効果的にサンプリングする。それ故、デジタル
フォームでは、各フィールドは2048×1125/2ピクセル
（画素）アドレスで、各ピクセルアドレスは、デジタル
フォームで、各ピクセルアドレスに関連するデジタルフ
ォームで表されたサンプル値を有すると考え得る。
先だち、例えば映像特殊効果用の信号補間の必要性に就
いて述べる。１フレームに就き1125本のラインで、１秒
に就き60フィールドを用い、縦横比が5:3の近年になっ
て提供されている高精度ビデオシステムを考える。かか
るシステムのビデオ信号をデジタル信号に変換して特殊
効果を行う場合、入力アナログ信号に含まれる輝度（ル
ミナンス）情報（及び同様に色（クロミナンス）情報）
をサンプリングし、得られたサンプルをパルス符号変調
（PCM）符号化する。水平方向に於いては、各走査線
（ライン）を、2048回サンプリングする。一方、垂直方
向に於いては、水平ライン構造であるため、各フレーム
を1125回効果的にサンプリングする。それ故、デジタル
フォームでは、各フィールドは2048×1125/2ピクセル
（画素）アドレスで、各ピクセルアドレスは、デジタル
フォームで、各ピクセルアドレスに関連するデジタルフ
ォームで表されたサンプル値を有すると考え得る。
簡単のため、ただ１本の水平走査線について考える
と、３倍の直線伸長が要求され、伸長のために入力走査
線の真中の1/3が選ばれていると考える。従って、走査
線の始め及び最後の1/3に対応するサンプル値が冗長分
で、走査線の真中の1/3に対応するサンプル値が、サン
プルレイトで係数３だけ増加されなければならない。即
ち、新しい２つのサンプル値が各入力サンプル値間に補
間される。しかしながら、サンプルレイトが実際に係数
３だけ増加するが、実際のサンプリング位置、即ちピク
セルアドレスは、入力走査線におけると同じく出力走査
線においても同じである。何故ならば、システムサンプ
ルレイトは同一のままであるからである。かかる伸長
は、必ずしもそうとは云えないが、通常、垂直方向に同
様な３倍の直線伸長を伴うので、領域伸長は９倍とな
る。
と、３倍の直線伸長が要求され、伸長のために入力走査
線の真中の1/3が選ばれていると考える。従って、走査
線の始め及び最後の1/3に対応するサンプル値が冗長分
で、走査線の真中の1/3に対応するサンプル値が、サン
プルレイトで係数３だけ増加されなければならない。即
ち、新しい２つのサンプル値が各入力サンプル値間に補
間される。しかしながら、サンプルレイトが実際に係数
３だけ増加するが、実際のサンプリング位置、即ちピク
セルアドレスは、入力走査線におけると同じく出力走査
線においても同じである。何故ならば、システムサンプ
ルレイトは同一のままであるからである。かかる伸長
は、必ずしもそうとは云えないが、通常、垂直方向に同
様な３倍の直線伸長を伴うので、領域伸長は９倍とな
る。
一般に、この目的に使用される信号補間回路は、デー
タがクロックされるレイトを変えるのみならず、出力デ
ータを濾波し、この過程で導入される高周波成分を除去
する。これの問題は、入力サンプルレイトに対する実効
出力サンプルレイトが増加すると、フィルタが持たねば
ならない特性が変わり、実際には、必要なフィルタが非
常に複雑となってしまう。以下に述べる信号補間回路の
実施例では、実効サンプルレイトを変えると共に濾波の
２つの機能は、信号補間回路に、効果的サンプル区間に
於いて適切なデータを含ませ、且つ出力に於いてこれ等
のサンプル区間の間の間隔を示す値を含ませることによ
り組合わせる。
タがクロックされるレイトを変えるのみならず、出力デ
ータを濾波し、この過程で導入される高周波成分を除去
する。これの問題は、入力サンプルレイトに対する実効
出力サンプルレイトが増加すると、フィルタが持たねば
ならない特性が変わり、実際には、必要なフィルタが非
常に複雑となってしまう。以下に述べる信号補間回路の
実施例では、実効サンプルレイトを変えると共に濾波の
２つの機能は、信号補間回路に、効果的サンプル区間に
於いて適切なデータを含ませ、且つ出力に於いてこれ等
のサンプル区間の間の間隔を示す値を含ませることによ
り組合わせる。
上述を、３個のタップ付補間回路又はデジタルフィル
タを用いた１次元の実施例を示す第３図を参照して詳細
に説明する。第3A図に於いて、（S1），（S2）及び（S
3）は３個の入力サンプル値を示す。これ等の入力サン
プル値（S1），（S2）及び（S3）は、時間間隔ｄを隣接
サンプル値間にあけて、整然と離間配列されている。第
３図Ｂは出力サンプル値（Ｘ）を示す。この出力サンプ
ル値は、入力サンプル値（S2）より、時間間隔ｒだけ進
んでいる。いずれにせよ、出力サンプル値（Ｘ）は、要
求される時間軸伸長に依存して、時間間隔ｄに対応する
範囲内に在る。
タを用いた１次元の実施例を示す第３図を参照して詳細
に説明する。第3A図に於いて、（S1），（S2）及び（S
3）は３個の入力サンプル値を示す。これ等の入力サン
プル値（S1），（S2）及び（S3）は、時間間隔ｄを隣接
サンプル値間にあけて、整然と離間配列されている。第
３図Ｂは出力サンプル値（Ｘ）を示す。この出力サンプ
ル値は、入力サンプル値（S2）より、時間間隔ｒだけ進
んでいる。いずれにせよ、出力サンプル値（Ｘ）は、要
求される時間軸伸長に依存して、時間間隔ｄに対応する
範囲内に在る。
値r/dは、入力サンプル値（S1），（S2）及び（S3）
に重み付けする係数を決め、ｒ又はｄの絶対値に関係な
く出力サンプル値（Ｘ）を発生するのに使うことができ
る。出力サンプルレイト、従って、出力フィルタ特性が
固定されているので、入力サンプル値（S1），（S2）及
び（S3）は、論理上は無限列の出力サンプル値を発生す
るのに使える。然し乍ら、実際にはｒはｄの細分割の有
限数の１つであるから、入力サンプル値（S1）乃至（S
3）から補間される独自の出力サンプル値の数を決め
る。しかながら、独自の出力サンプル値の数は制限され
ていても、ｄの細分割の数がこの制限された数より大な
らば、反復が生じ、信号補間回路は、理想的ではないに
しても、良好な補間されたサンプル値を発生し続けるこ
とは、注目されるべきである。
に重み付けする係数を決め、ｒ又はｄの絶対値に関係な
く出力サンプル値（Ｘ）を発生するのに使うことができ
る。出力サンプルレイト、従って、出力フィルタ特性が
固定されているので、入力サンプル値（S1），（S2）及
び（S3）は、論理上は無限列の出力サンプル値を発生す
るのに使える。然し乍ら、実際にはｒはｄの細分割の有
限数の１つであるから、入力サンプル値（S1）乃至（S
3）から補間される独自の出力サンプル値の数を決め
る。しかながら、独自の出力サンプル値の数は制限され
ていても、ｄの細分割の数がこの制限された数より大な
らば、反復が生じ、信号補間回路は、理想的ではないに
しても、良好な補間されたサンプル値を発生し続けるこ
とは、注目されるべきである。
以下、本発明による信号補間回路の一例を、第１図を
参照して説明する。この信号補間回路は、ランダムアク
セスメモリ（RAM）形のフィールドメモリ（１）を有す
る。このフィールドメモリ（１）は、テレビジョン信号
の１フィールドのピクセルアドレスに夫々対応するｎ個
のストア（記憶）位置を有する。これ等のストア位置
に、１フィールドに対応し、システムサンプルレイトで
供給される入力サンプル値がストアされているものとす
る。フィードメモリ（１）より信号を読み出すための水
平呼び垂直アドレスは、アドレス発生器（２）で発生さ
れる。アドレス発生器（２）は、水平アドレスカウント
（３）を備えており、この水平アドレスカウンタ（３）
は、システムサンプルレイトと等しい周波数のシステム
クロック信号（CK）により駆動され、初期11ビットの水
平アドレスを作る。この水平アドレスは、水平走査のサ
ンプル数に対応して、０から2047の範囲を循環する。ア
ドレス発生器（２）は、更に垂直アドレスカウンタ
（４）を有する。この垂直アドレスカウンタ（４）は、
システムクロック信号（CK）により駆動され、初期10ビ
ットの垂直アドレスを発生する。この垂直アドレスは、
インターレースされた偶数及び奇数番目の走査線に対応
して、偶数及び奇数の範囲０から1124及び１から1125を
連続的に循環する。フレームの同期を維持するため、フ
レームパルス（FP）を、水平及び垂直アドレスカウンタ
（３）及び（４）の各々に供給する。又、ラインの同期
を維持するために、ラインパルス（LP）を水平アドレス
カウンタ（３）から垂直アドレスカウンタ（４）へ供給
する。
参照して説明する。この信号補間回路は、ランダムアク
セスメモリ（RAM）形のフィールドメモリ（１）を有す
る。このフィールドメモリ（１）は、テレビジョン信号
の１フィールドのピクセルアドレスに夫々対応するｎ個
のストア（記憶）位置を有する。これ等のストア位置
に、１フィールドに対応し、システムサンプルレイトで
供給される入力サンプル値がストアされているものとす
る。フィードメモリ（１）より信号を読み出すための水
平呼び垂直アドレスは、アドレス発生器（２）で発生さ
れる。アドレス発生器（２）は、水平アドレスカウント
（３）を備えており、この水平アドレスカウンタ（３）
は、システムサンプルレイトと等しい周波数のシステム
クロック信号（CK）により駆動され、初期11ビットの水
平アドレスを作る。この水平アドレスは、水平走査のサ
ンプル数に対応して、０から2047の範囲を循環する。ア
ドレス発生器（２）は、更に垂直アドレスカウンタ
（４）を有する。この垂直アドレスカウンタ（４）は、
システムクロック信号（CK）により駆動され、初期10ビ
ットの垂直アドレスを発生する。この垂直アドレスは、
インターレースされた偶数及び奇数番目の走査線に対応
して、偶数及び奇数の範囲０から1124及び１から1125を
連続的に循環する。フレームの同期を維持するため、フ
レームパルス（FP）を、水平及び垂直アドレスカウンタ
（３）及び（４）の各々に供給する。又、ラインの同期
を維持するために、ラインパルス（LP）を水平アドレス
カウンタ（３）から垂直アドレスカウンタ（４）へ供給
する。
アドレス発生器（２）は、又、水平アドレス分割及び
加算器（５）と垂直アドレス分割及び加算器（６）とを
有する。初期水平アドレスが、水平アドレスカウンタ
（３）から、水平アドレス分割及び加算器（５）へ供給
される。又、初期垂直アドレスが、垂直アドレスカウン
タ（４）より垂直アドレス分割及び加算器（６）へ供給
される。水平アドレス分割及び加算器（５）は、２つの
入力制御端子（７）及び（８）を有する。可変水平分割
比制御信号及び可変水平オフセット制御信号が、上記２
つの入力制御端子（７）及び（８）へ夫々供給される。
一方、垂直アドレス分割及び加算器（６）も、２つの入
力制御端子（９）及び（10）を有する。これ等の入力制
御端子（９）及び（10）へ、可変垂直分割比制御信号及
び可変垂直オフセット制御信号が夫々供給される。同期
を維持するため、システムクロック信号（CK）が、水平
及び垂直アドレス分割及び加算器（５）及び（６）の各
々へ供給される。
加算器（５）と垂直アドレス分割及び加算器（６）とを
有する。初期水平アドレスが、水平アドレスカウンタ
（３）から、水平アドレス分割及び加算器（５）へ供給
される。又、初期垂直アドレスが、垂直アドレスカウン
タ（４）より垂直アドレス分割及び加算器（６）へ供給
される。水平アドレス分割及び加算器（５）は、２つの
入力制御端子（７）及び（８）を有する。可変水平分割
比制御信号及び可変水平オフセット制御信号が、上記２
つの入力制御端子（７）及び（８）へ夫々供給される。
一方、垂直アドレス分割及び加算器（６）も、２つの入
力制御端子（９）及び（10）を有する。これ等の入力制
御端子（９）及び（10）へ、可変垂直分割比制御信号及
び可変垂直オフセット制御信号が夫々供給される。同期
を維持するため、システムクロック信号（CK）が、水平
及び垂直アドレス分割及び加算器（５）及び（６）の各
々へ供給される。
水平及び垂直アドレス分割及び加算器（５）及び
（６）は、入力制御端子（７）乃至（10）に供給された
信号による制御に基づいて、11ビットの水平アドレスの
変更された順列及び10ビットの垂直アドレスの変更され
た順列をフィールドメモリ（１）へ供給する。尚、シス
テムクロック信号（CK）も、このフィールドメモリ
（１）へ供給される。以下、入力データと称するフィー
ルドメモリ（１）より読み出された８ビットのサンプル
データが、補間器（11）へ供給される。この補間器（1
1）は、８ビットの出力データを出力端子（12）へ送出
する。尚、システムクロック信号（CK）も、補間器（1
1）へ供給される。
（６）は、入力制御端子（７）乃至（10）に供給された
信号による制御に基づいて、11ビットの水平アドレスの
変更された順列及び10ビットの垂直アドレスの変更され
た順列をフィールドメモリ（１）へ供給する。尚、シス
テムクロック信号（CK）も、このフィールドメモリ
（１）へ供給される。以下、入力データと称するフィー
ルドメモリ（１）より読み出された８ビットのサンプル
データが、補間器（11）へ供給される。この補間器（1
1）は、８ビットの出力データを出力端子（12）へ送出
する。尚、システムクロック信号（CK）も、補間器（1
1）へ供給される。
水平アドレス分割及び加算器（５）を考える。この分
割機能は、先ず、入力された11ビットの水平アドレスの
各々を16ビットの水平アドレスに変換することである。
換言すれば、アドレスレイトを25即ち32だけ増大する。
従って、水平走査線に沿って連続した位置として見た11
ビットから成る複数の水平アドレスは、その各々が32の
そのような位置に細分割される。各16ビットの水平アド
レスのうち、第１の即ち最上位の11ビットがフィールド
メモリ（１）へ供給され、残りの、即ち最下位の５ビッ
ト（以下、水平剰余分と称する）と11ビットの水平アド
レスの中の少なくとも最下位ビットが補間器（11）へ供
給される。次に、入力制御端子（７）へ供給される水平
分割比制御信号の制御により分割機能は、11ビットの水
平アドレスの再タイミングを行い、必要な伸長の程度に
応じた比にすることである。例えば、２倍の線形伸長が
要求されるならば、11ビットの水平アドレス比は、半分
となる。即ち、11ビットの水平アドレスの最下位ビット
は、システムサンプルレイトの半分で変わる。同様に、
垂直アドレス分割及び加算器（６）は、10ビットの垂直
アドレスをフィールドメモリ（１）へ供給すると共に、
５ビットの剰余分と10ビットの垂直アドレスの中の少な
くとも最下位ビットを補間器（11）へ供給する。
割機能は、先ず、入力された11ビットの水平アドレスの
各々を16ビットの水平アドレスに変換することである。
換言すれば、アドレスレイトを25即ち32だけ増大する。
従って、水平走査線に沿って連続した位置として見た11
ビットから成る複数の水平アドレスは、その各々が32の
そのような位置に細分割される。各16ビットの水平アド
レスのうち、第１の即ち最上位の11ビットがフィールド
メモリ（１）へ供給され、残りの、即ち最下位の５ビッ
ト（以下、水平剰余分と称する）と11ビットの水平アド
レスの中の少なくとも最下位ビットが補間器（11）へ供
給される。次に、入力制御端子（７）へ供給される水平
分割比制御信号の制御により分割機能は、11ビットの水
平アドレスの再タイミングを行い、必要な伸長の程度に
応じた比にすることである。例えば、２倍の線形伸長が
要求されるならば、11ビットの水平アドレス比は、半分
となる。即ち、11ビットの水平アドレスの最下位ビット
は、システムサンプルレイトの半分で変わる。同様に、
垂直アドレス分割及び加算器（６）は、10ビットの垂直
アドレスをフィールドメモリ（１）へ供給すると共に、
５ビットの剰余分と10ビットの垂直アドレスの中の少な
くとも最下位ビットを補間器（11）へ供給する。
再び、水平アドレス分割及び加算器（５）に就いて考
える。その加算機能は、水平分割及び加算器（５）より
フィールドメモリ（１）へ供給される11ビットの水平ア
ドレスの変更された順列を、水平アドレスカウンタ
（３）より水平アドレス分割及び加算器（５）へ供給さ
れる初期水平アドレスの順列に対して、オフセットする
ことである。このオフセットは、入力制御端子（８）よ
り供給される水平オフセット制御信号の制御下で行なわ
れる。例えば、２倍の線形伸長が要求され、それは伸長
されるべき像の右側と仮定する。この場合、水平オフセ
ット制御信号は、その走査線に沿って中程から始まる。
サンプル位置０ではなくて、サンプル位置1024に対応す
る水平アドレスから始まる各走査線に関して、水平分割
及び加算器（５）によって供給された水平アドレスの変
更された順列を作る効果を持つ。同様に、入力制御端子
（10）より垂直アドレス分割及び加算器（６）へ供給さ
れる垂直オフセット制御信号は、垂直アドレス分割及び
加算器（６）よりフィードメモリ（１）へ供給される10
ビット垂直アドレスの変更された順列を、垂直アドレス
カウンタ（４）より垂直アドレス分割及び加算器（６）
へ供給される初期垂直アドレスの順列に対してオフセッ
トする。信号補間器（11）の動作を、始めに水平アドレ
ス分割及び加算器（５）に関して詳細に説明する。走査
線に沿った連続するサンプル位置アドレスが、0,1,2,・
・・・2047で、水平分割比制御信号が走査線の２倍の線
形伸長を要求し、水平オフセット制御信号が、伸長のた
め選択された走査線の部分が走査線に沿ったｆサンプル
位置（ｆは1024より小さい）より始まることを要求して
いると仮定する。フィールドメモリ（１）は、水平アド
レスをシステムクロック信号（CK）の割合で受けねば成
らないので、水平アドレス分割及び加算器（５）が伸長
走査線に関して供給する11ビットの水平アドレスの実際
の変更された順列は、f,f,f＋1,f＋1,f＋2,・・・・ｆ
＋1024,f＋1024でなければならない。この簡単な２倍の
伸長の例では、各水平アドレスが２回反復されるが、も
し伸長が非整数倍であれば、11ビットの水平アドレスの
幾つかは、他のアドレスより多く反復されるであろう。
何故ならば、各場合、供給された水平アドレスは、より
正確な16ビットの水平アドレスの始めの11ビットにすぎ
なく、供給される11ビットの水平アドレスは、16ビット
のアドレスの第11番目のビットが変わると、変わること
になる。更に供給された11ビットの水平アドレスの各変
化の間では、水平方向の剰余は、その剰余を構成する５
ビットで決められる32個の可能な値を循環的にとる。垂
直アドレス分割及び加算器（６）も、同様に動作する。
補間器（11）は、通常テレビジョン基準変換器に使用さ
れている補間器と同様であるが、この補間器（11）は、
補間されたサンプル値の計算に使用されるサンプル値を
付加的に選択しなければならない点が異なる。簡単に云
えば、補間器（11）は、或るアレイが１又は２次元にお
いて伸長される時、そのアレイ内の或る補間された位置
で使う補間されたサンプル値が計算できるフィールドに
おける複数の連続走査線から導かれた連続的に対応して
位置決めされたサンプル値を含むサンプル値の配列を持
つ。必要な計算は、アレイ内の各サンプル値を重み付け
係数で乗算し、乗算された値を加算する計算を含む。必
要な重み付け係数は、ルックアップ表から得る。このル
ックアップ表は、１個又はそれ以上のプログラムし得る
リードオンリーメモリー（PROM）内に或る。このPROMか
らの適切な重み付け係数の選択は、水平及び垂直剰余分
の制御下で行なわれる。例えば、サンプル値のアレイが
３行３列のサンプル位置に対応すれば、それに対応する
ルックアップテーブルを持つ夫々関連するPROMを有する
９個の乗算器を設けると都合が良い。アレイ内のサンプ
ル位置の実際の数は、補間の精度を決める。より精確な
補間は、例えば４行３列又は４行４列を使用して達成し
得る。第２図は補間器（11）の簡単な例を示す。ここで
は、１本の水平走査線からの続く３個のサンプル値が補
間されたサンプル値の算出に使用されている。換言すれ
ば、この補間器（11）は、サンプル値の２次元アレイを
使用せず、一次元の伸長のみ、特に、水平方向の１次元
伸長のみが許されている。
える。その加算機能は、水平分割及び加算器（５）より
フィールドメモリ（１）へ供給される11ビットの水平ア
ドレスの変更された順列を、水平アドレスカウンタ
（３）より水平アドレス分割及び加算器（５）へ供給さ
れる初期水平アドレスの順列に対して、オフセットする
ことである。このオフセットは、入力制御端子（８）よ
り供給される水平オフセット制御信号の制御下で行なわ
れる。例えば、２倍の線形伸長が要求され、それは伸長
されるべき像の右側と仮定する。この場合、水平オフセ
ット制御信号は、その走査線に沿って中程から始まる。
サンプル位置０ではなくて、サンプル位置1024に対応す
る水平アドレスから始まる各走査線に関して、水平分割
及び加算器（５）によって供給された水平アドレスの変
更された順列を作る効果を持つ。同様に、入力制御端子
（10）より垂直アドレス分割及び加算器（６）へ供給さ
れる垂直オフセット制御信号は、垂直アドレス分割及び
加算器（６）よりフィードメモリ（１）へ供給される10
ビット垂直アドレスの変更された順列を、垂直アドレス
カウンタ（４）より垂直アドレス分割及び加算器（６）
へ供給される初期垂直アドレスの順列に対してオフセッ
トする。信号補間器（11）の動作を、始めに水平アドレ
ス分割及び加算器（５）に関して詳細に説明する。走査
線に沿った連続するサンプル位置アドレスが、0,1,2,・
・・・2047で、水平分割比制御信号が走査線の２倍の線
形伸長を要求し、水平オフセット制御信号が、伸長のた
め選択された走査線の部分が走査線に沿ったｆサンプル
位置（ｆは1024より小さい）より始まることを要求して
いると仮定する。フィールドメモリ（１）は、水平アド
レスをシステムクロック信号（CK）の割合で受けねば成
らないので、水平アドレス分割及び加算器（５）が伸長
走査線に関して供給する11ビットの水平アドレスの実際
の変更された順列は、f,f,f＋1,f＋1,f＋2,・・・・ｆ
＋1024,f＋1024でなければならない。この簡単な２倍の
伸長の例では、各水平アドレスが２回反復されるが、も
し伸長が非整数倍であれば、11ビットの水平アドレスの
幾つかは、他のアドレスより多く反復されるであろう。
何故ならば、各場合、供給された水平アドレスは、より
正確な16ビットの水平アドレスの始めの11ビットにすぎ
なく、供給される11ビットの水平アドレスは、16ビット
のアドレスの第11番目のビットが変わると、変わること
になる。更に供給された11ビットの水平アドレスの各変
化の間では、水平方向の剰余は、その剰余を構成する５
ビットで決められる32個の可能な値を循環的にとる。垂
直アドレス分割及び加算器（６）も、同様に動作する。
補間器（11）は、通常テレビジョン基準変換器に使用さ
れている補間器と同様であるが、この補間器（11）は、
補間されたサンプル値の計算に使用されるサンプル値を
付加的に選択しなければならない点が異なる。簡単に云
えば、補間器（11）は、或るアレイが１又は２次元にお
いて伸長される時、そのアレイ内の或る補間された位置
で使う補間されたサンプル値が計算できるフィールドに
おける複数の連続走査線から導かれた連続的に対応して
位置決めされたサンプル値を含むサンプル値の配列を持
つ。必要な計算は、アレイ内の各サンプル値を重み付け
係数で乗算し、乗算された値を加算する計算を含む。必
要な重み付け係数は、ルックアップ表から得る。このル
ックアップ表は、１個又はそれ以上のプログラムし得る
リードオンリーメモリー（PROM）内に或る。このPROMか
らの適切な重み付け係数の選択は、水平及び垂直剰余分
の制御下で行なわれる。例えば、サンプル値のアレイが
３行３列のサンプル位置に対応すれば、それに対応する
ルックアップテーブルを持つ夫々関連するPROMを有する
９個の乗算器を設けると都合が良い。アレイ内のサンプ
ル位置の実際の数は、補間の精度を決める。より精確な
補間は、例えば４行３列又は４行４列を使用して達成し
得る。第２図は補間器（11）の簡単な例を示す。ここで
は、１本の水平走査線からの続く３個のサンプル値が補
間されたサンプル値の算出に使用されている。換言すれ
ば、この補間器（11）は、サンプル値の２次元アレイを
使用せず、一次元の伸長のみ、特に、水平方向の１次元
伸長のみが許されている。
補間器（11）は、アドレスラッチ回路（21）及び（2
2）を有する。これ等アドレスラッチ回路（21）及び（2
2）は、夫々、現在供給されている11ビットの水平アド
レス及び次に供給される11ビットの水平アドレスの少な
くとも最下位ビットを保持（ホールド）する。補間器
（11）は、更に剰余分ラッチ回路（23）及び（24）を有
する。これ等剰余分ラッチ回路（23）及び（24）は、夫
々現在供給されている５ビットの水平剰余分及び次に供
給される５ビットの水平剰余分をホールドする。必要な
アドレス及び剰余分は、夫々入力端子（25）及び（26）
より供給される。一方連続する８ビットのデータサンプ
ル値は、入力端子（27）より直列に接続したデータラッ
チ回路（28），（29）及び（30）へ供給される。
2）を有する。これ等アドレスラッチ回路（21）及び（2
2）は、夫々、現在供給されている11ビットの水平アド
レス及び次に供給される11ビットの水平アドレスの少な
くとも最下位ビットを保持（ホールド）する。補間器
（11）は、更に剰余分ラッチ回路（23）及び（24）を有
する。これ等剰余分ラッチ回路（23）及び（24）は、夫
々現在供給されている５ビットの水平剰余分及び次に供
給される５ビットの水平剰余分をホールドする。必要な
アドレス及び剰余分は、夫々入力端子（25）及び（26）
より供給される。一方連続する８ビットのデータサンプ
ル値は、入力端子（27）より直列に接続したデータラッ
チ回路（28），（29）及び（30）へ供給される。
アドレスラッチ回路（21）及び（22）は、比較回路
（31）に接続される。この比較回路（31）は、剰余分の
周波数で、現在及び次のアドレスを比較し、変化が在る
か無いかを調べる。この変化は、アドレスラッチ回路
（21）及び（22）にホールドされる11ビットの水平アド
レスの最下位ビットを要求するだけである。又、比較に
依存して、クロックパルス信号（CKr）及び（CKa）のラ
ッチ回路（21）乃至（24）及び（28）乃至（30）への供
給を制御（32）で示す如く制御する。
（31）に接続される。この比較回路（31）は、剰余分の
周波数で、現在及び次のアドレスを比較し、変化が在る
か無いかを調べる。この変化は、アドレスラッチ回路
（21）及び（22）にホールドされる11ビットの水平アド
レスの最下位ビットを要求するだけである。又、比較に
依存して、クロックパルス信号（CKr）及び（CKa）のラ
ッチ回路（21）乃至（24）及び（28）乃至（30）への供
給を制御（32）で示す如く制御する。
ラッチ回路（23）は、上述のルックアップテーブルを
持つPROM（33），（34）及び（35）へ接続される。PROM
（33），（34）及び（35）の出力端は、乗算器（36），
（37）及び（38）に夫々接続される。これ等乗算器（3
6）乃至（38）は、夫々データラッチ回路（28），（2
9）及び（30）の出力をも受ける。乗算器（36）及び（3
7）の出力を加算器（39）へ供給する。この加算器（3
9）の出力を加算器（40）へ供給する。この加算器（4
0）は、乗算器（38）の出力も受ける。加算器（40）の
出力は、出力ラッチ回路（41）を通じて出力端子（12）
へ送られる。例えば、データラッチ回路（30），（29）
及び（28）がサンプル値（S1），（S2）及び（S3）を夫
々保持していれば、クロック信号（CKr）の周波数で、
加算器（40）が連続する異なる補間されたサンプル値を
出力ラッチ回路（41）へ供給する。しかしながら、出力
ラッチ回路（41）は、システムクロック信号（CK）によ
りシステムサンプルレイトでクロックされているので、
必要とされている出力アドレスに対応した補間されたサ
ンプル値のみが、出力端子（12）へ送給され、従ってシ
ステムサンプルレイトで送出される。
持つPROM（33），（34）及び（35）へ接続される。PROM
（33），（34）及び（35）の出力端は、乗算器（36），
（37）及び（38）に夫々接続される。これ等乗算器（3
6）乃至（38）は、夫々データラッチ回路（28），（2
9）及び（30）の出力をも受ける。乗算器（36）及び（3
7）の出力を加算器（39）へ供給する。この加算器（3
9）の出力を加算器（40）へ供給する。この加算器（4
0）は、乗算器（38）の出力も受ける。加算器（40）の
出力は、出力ラッチ回路（41）を通じて出力端子（12）
へ送られる。例えば、データラッチ回路（30），（29）
及び（28）がサンプル値（S1），（S2）及び（S3）を夫
々保持していれば、クロック信号（CKr）の周波数で、
加算器（40）が連続する異なる補間されたサンプル値を
出力ラッチ回路（41）へ供給する。しかしながら、出力
ラッチ回路（41）は、システムクロック信号（CK）によ
りシステムサンプルレイトでクロックされているので、
必要とされている出力アドレスに対応した補間されたサ
ンプル値のみが、出力端子（12）へ送給され、従ってシ
ステムサンプルレイトで送出される。
サンプル値のアレイを使用する上述の簡単な補間器
（11）による伸長は、基本的には、各ラッチ回路（2
8），（29）及び（30）をライン蓄積器で置き換えるこ
とで、それによる他の変更は当該業者には、容易に明ら
かであろう。水平及び／或るいは垂直方向の伸長がある
時に生ずる水平及び／或いは垂直アドレスにおける同一
のアドレスの反復のため、フィールドメモリ（１）より
読み出され補間器（11）内にアレイとしてホールドされ
るべきサンプル値は、比較的遅いスピードで変化する。
しかしながら、実質的な伸長がある場合で、補間器（1
1）内のアレイ（データラッチ回路）にホールドされて
いるサンプル値は、例えばフィールド区間の可成の小部
分に対しては変化しないが、水平及び垂直剰余分は、そ
れにもかかわらずこの区間で変化し続ける。従って、ア
レイ内にホールドされている変化しないサンプル値は、
それにもかかわらず出力データに変化を与える。出力デ
ータのこの変化は、勿論、水平及び垂直剰余分が有する
異なる値の最大数に制限されており、この数は、この例
では32である。従って、伸長が32倍より大きいと、出力
データに補間されたサンプル値の同じものが繰り返し現
れるが、これ等の繰り返すサンプル値は、精確な正しい
値に対して良い近似値である。水平及び垂直剰余分のビ
ット数を増加すれば、勿論より精確なものが得られる。
（11）による伸長は、基本的には、各ラッチ回路（2
8），（29）及び（30）をライン蓄積器で置き換えるこ
とで、それによる他の変更は当該業者には、容易に明ら
かであろう。水平及び／或るいは垂直方向の伸長がある
時に生ずる水平及び／或いは垂直アドレスにおける同一
のアドレスの反復のため、フィールドメモリ（１）より
読み出され補間器（11）内にアレイとしてホールドされ
るべきサンプル値は、比較的遅いスピードで変化する。
しかしながら、実質的な伸長がある場合で、補間器（1
1）内のアレイ（データラッチ回路）にホールドされて
いるサンプル値は、例えばフィールド区間の可成の小部
分に対しては変化しないが、水平及び垂直剰余分は、そ
れにもかかわらずこの区間で変化し続ける。従って、ア
レイ内にホールドされている変化しないサンプル値は、
それにもかかわらず出力データに変化を与える。出力デ
ータのこの変化は、勿論、水平及び垂直剰余分が有する
異なる値の最大数に制限されており、この数は、この例
では32である。従って、伸長が32倍より大きいと、出力
データに補間されたサンプル値の同じものが繰り返し現
れるが、これ等の繰り返すサンプル値は、精確な正しい
値に対して良い近似値である。水平及び垂直剰余分のビ
ット数を増加すれば、勿論より精確なものが得られる。
上述はビデオ信号の補間に就いて記載したが、本発明
の例は、他の入力サンプル信号の補間に同様に使用で
き、特に、入力サンプル信号が、ビデオ信号に必要な２
次元アドレスよりも、むしろ、１次元アドレスで代表さ
れる場合に使用される。
の例は、他の入力サンプル信号の補間に同様に使用で
き、特に、入力サンプル信号が、ビデオ信号に必要な２
次元アドレスよりも、むしろ、１次元アドレスで代表さ
れる場合に使用される。
上述した本発明の要旨を逸脱しないで、多くの変化変
更が可能なことは、当該業者には明らかであろう。
更が可能なことは、当該業者には明らかであろう。
本発明の信号補間回路によれば、ハードウェアを用い
ず、困難な濾波を必要とせずに、ビデオ信号の一部の時
間軸を伸長し得る。
ず、困難な濾波を必要とせずに、ビデオ信号の一部の時
間軸を伸長し得る。
第１図は本発明による信号補間回路の一実施例のブロッ
ク図、第２図は第１図の例の一部を詳細に示すブロック
図、第３図は入力及び出力サンプルの関係を示す概略図
である。 図に於いて、（１）はフィールドメモリ、（２）はアド
レス発生器、（３）及び（４）は夫々水平及び垂直アド
レスカウンタ、（５）及び（６）は夫々水平及び垂直ア
ドレス分割及び加算器、（11）は補間器を夫々示す。
ク図、第２図は第１図の例の一部を詳細に示すブロック
図、第３図は入力及び出力サンプルの関係を示す概略図
である。 図に於いて、（１）はフィールドメモリ、（２）はアド
レス発生器、（３）及び（４）は夫々水平及び垂直アド
レスカウンタ、（５）及び（６）は夫々水平及び垂直ア
ドレス分割及び加算器、（11）は補間器を夫々示す。
Claims (2)
- 【請求項１】与えられたサンプルレイトで、入力データ
サンプル値から、補間された出力データサンプル値を導
出することにより、該サンプルレイトを有する入力デー
タサンプル信号の一部を時間基準伸長した出力データサ
ンプル信号を得るための信号補間回路であって、 上記サンプルレイトで、上記入力データサンプル値に対
応する順列の第１のサンプル位置アドレスを供給するア
ドレスカウンタと、 該アドレスカウンタから上記第１のサンプル位置アドレ
スの供給を受け、該第１のサンプル位置アドレスよりも
ビット数の多い変換されたアドレスを作るアドレス分割
及び加算器であって、該変換されたアドレスの上位ビッ
トが、上記第１のサンプル位置アドレスとビット数が同
じで、所要の伸長度に応じて同一アドレスが反復出現す
る変更された順列でなる第２のサンプル位置アドレスを
構成し、上記変換されたアドレスの残余部分でなる下位
ビットが上記第２のサンプル位置アドレスにおいて各隣
接するアドレス間の間隔を更に細かく指定するアドレス
を与える剰余信号を構成するアドレス分割及び加算器
と、を備えたアドレス発生器と、 １フィールドのピクセルアドレスに入力データサンプル
値が順次書き込まれ、上記アドレス発生器よりの上記変
更された順列の第２のサンプル位置アドレスに応じて一
群のデータサンプル値が読み出されるフィールドメモリ
と、 上記フィールドメモリから読み出されるデータサンプル
値を受信し、上記アドレス発生器から出力される上記第
２のサンプル位置アドレスの最下位１ビットと剰余信号
を受信して、上記第２のサンプル位置アドレスの最下位
１ビットが変化する毎に、上記データサンプル値をデー
タラッチ回路にラッチするとともに、上記剰余信号に基
いて発生した重み付け係数を該データサンプル値に乗算
することによって補間位置における補間されたデータサ
ンプル値を生成して、上記サンプルレイトで出力する補
間器と、 を備えた信号補間回路。 - 【請求項２】特許請求の範囲第１項に記載の信号補間回
路において、上記アドレスカウンタが水平アドレスカウ
ンタと垂直アドレスカウンタから成り、上記アドレス分
割及び加算回路が水平アドレス分割及び加算器と垂直ア
ドレス分割及び加算器から成り、上記フィールドメモリ
に水平方向及び垂直方向の変更されたアドレスを供給す
るとともに、上記補間器に水平方向及び垂直方向の変更
されたアドレスの最下位１ビットと剰余信号を供給する
ようになされた信号補間回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8525926 | 1985-10-21 | ||
| GB8525926A GB2181923B (en) | 1985-10-21 | 1985-10-21 | Signal interpolators |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6297476A JPS6297476A (ja) | 1987-05-06 |
| JP2646532B2 true JP2646532B2 (ja) | 1997-08-27 |
Family
ID=10587008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61250583A Expired - Lifetime JP2646532B2 (ja) | 1985-10-21 | 1986-10-21 | 信号補間回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4703353A (ja) |
| EP (1) | EP0220880B1 (ja) |
| JP (1) | JP2646532B2 (ja) |
| DE (1) | DE3688825T2 (ja) |
| GB (1) | GB2181923B (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5029001A (en) * | 1986-08-14 | 1991-07-02 | Sony Corporation | NTSC compatible TV signal transmitting system for improving vertical resolution |
| JP2592810B2 (ja) * | 1986-09-30 | 1997-03-19 | 株式会社東芝 | サンプルレート変換回路 |
| US4789933A (en) * | 1987-02-27 | 1988-12-06 | Picker International, Inc. | Fractal model based image processing |
| US4774581A (en) * | 1987-04-14 | 1988-09-27 | Rca Licensing Corporation | Television picture zoom system |
| US4792856A (en) * | 1987-04-14 | 1988-12-20 | Rca Licensing Corporation | Sampled data memory system as for a television picture magnification system |
| US4755813A (en) * | 1987-06-15 | 1988-07-05 | Xerox Corporation | Screening circuit for screening image pixels |
| US4816898A (en) * | 1987-07-20 | 1989-03-28 | Video Animation Systems, Inc. | Digital video image converter |
| US4862271A (en) * | 1987-07-27 | 1989-08-29 | General Electric Company | Video signal interpolator with peaking |
| US4914507A (en) * | 1987-07-27 | 1990-04-03 | General Electric Company | Video signal time expansion/compression apparatus using programmed output values |
| GB2219458A (en) * | 1988-06-01 | 1989-12-06 | Philips Electronic Associated | Processing sub-sampled signals |
| KR910008380B1 (ko) * | 1988-07-11 | 1991-10-12 | 삼성전자 주식회사 | 줌 기능을 위한 어드레스 발생회로 |
| JPH04500419A (ja) * | 1989-06-16 | 1992-01-23 | イーストマン・コダック・カンパニー | ディジタル画像補間器 |
| GB2245124A (en) * | 1990-04-11 | 1991-12-18 | Rank Cintel Ltd | Spatial transformation of video images |
| US6278803B1 (en) * | 1990-04-26 | 2001-08-21 | Canon Kabushiki Kaisha | Interpolation apparatus for offset sampling signals |
| US5117289A (en) * | 1990-04-26 | 1992-05-26 | Lyon-Lamb Video Animation | Real-time video image converter |
| US5173948A (en) * | 1991-03-29 | 1992-12-22 | The Grass Valley Group, Inc. | Video image mapping system |
| KR950001562B1 (ko) * | 1991-12-28 | 1995-02-25 | 주식회사금성사 | Tv의 화면 종횡비 변환방법 및 장치 |
| JP2766112B2 (ja) * | 1992-02-18 | 1998-06-18 | 日本電気アイシーマイコンシステム株式会社 | 表示装置 |
| US5828411A (en) * | 1992-04-15 | 1998-10-27 | Hitachi, Ltd. | Low bit rate coder for still and motion images using sub-sampling |
| JP2793466B2 (ja) * | 1992-06-11 | 1998-09-03 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 画像の可変拡大方法及びその装置 |
| JPH06233259A (ja) * | 1992-10-29 | 1994-08-19 | Daewoo Electron Co Ltd | イメージデータ走査方式転換装置 |
| EP0644684B1 (en) * | 1993-09-17 | 2000-02-02 | Eastman Kodak Company | Digital resampling integrated circuit for fast image resizing applications |
| US5671296A (en) * | 1994-02-15 | 1997-09-23 | Unisys Corporation | Method of electronically processing a quantized image |
| EP0781767B1 (en) | 1995-12-26 | 2001-09-05 | Sumitomo Chemical Company, Limited | Process for producing isatoic anhydrides |
| KR100218318B1 (ko) * | 1996-10-01 | 1999-09-01 | 문정환 | 주파수 변환장치 |
| US5930407A (en) * | 1996-10-31 | 1999-07-27 | Hewlett-Packard Co. | System and method for efficiently generating cubic coefficients in a computer graphics system |
| EP0847015A1 (de) | 1996-12-05 | 1998-06-10 | Micronas Intermetall GmbH | Digitale Filterkombination zur Interpolation |
| US7071992B2 (en) * | 2002-03-04 | 2006-07-04 | Macronix International Co., Ltd. | Methods and apparatus for bridging different video formats |
| TWI286441B (en) * | 2005-11-14 | 2007-09-01 | Etron Technology Inc | Scaling control device for image processing |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2092785A (en) | 1981-01-26 | 1982-08-18 | Rca Corp | Window-scanned memory |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2303182A1 (de) * | 1973-01-23 | 1974-07-25 | Siemens Ag | Einrichtung zum steuern einer verbrennungskraftmaschine |
| JPS54125917A (en) * | 1978-03-24 | 1979-09-29 | Toshiba Corp | Electron zooming system |
| DE3171426D1 (en) | 1980-11-26 | 1985-08-22 | Studer Willi Ag | Method and circuit for converting the sampling frequency of a series of samples avoiding conversion into a continuous signal |
| JPS58128078A (ja) * | 1982-01-27 | 1983-07-30 | Dainippon Screen Mfg Co Ltd | メモリ装置の構成方法 |
| DE3346570A1 (de) * | 1983-12-23 | 1985-07-04 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Verfahren zum erhoehen der aufloesung eines digitalisierten zeitabhaengigen signals |
| JPS60165186A (ja) * | 1984-02-08 | 1985-08-28 | Hitachi Ltd | 走査線補間回路 |
| US4603350A (en) * | 1984-12-21 | 1986-07-29 | Rca Corporation | Interlaced digital video input filter/decimator and/or expander/interpolator filter |
-
1985
- 1985-10-21 GB GB8525926A patent/GB2181923B/en not_active Expired
-
1986
- 1986-10-15 DE DE86307997T patent/DE3688825T2/de not_active Expired - Lifetime
- 1986-10-15 EP EP86307997A patent/EP0220880B1/en not_active Expired - Lifetime
- 1986-10-21 JP JP61250583A patent/JP2646532B2/ja not_active Expired - Lifetime
- 1986-10-21 US US06/921,234 patent/US4703353A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2092785A (en) | 1981-01-26 | 1982-08-18 | Rca Corp | Window-scanned memory |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2181923B (en) | 1989-09-20 |
| US4703353A (en) | 1987-10-27 |
| JPS6297476A (ja) | 1987-05-06 |
| EP0220880A3 (en) | 1989-07-26 |
| DE3688825D1 (de) | 1993-09-09 |
| GB2181923A (en) | 1987-04-29 |
| GB8525926D0 (en) | 1985-11-27 |
| DE3688825T2 (de) | 1993-12-02 |
| EP0220880B1 (en) | 1993-08-04 |
| EP0220880A2 (en) | 1987-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2646532B2 (ja) | 信号補間回路 | |
| EP0287333B1 (en) | television picture zoom system | |
| US4623922A (en) | System for time compression and/or expansion of electrical signals | |
| EP0356453B1 (en) | Interpolator for expanding video data | |
| US4471381A (en) | System for converting number of scanning lines | |
| JPH0634202B2 (ja) | フラクタル発生方法および発生装置 | |
| WO1993014592A1 (en) | Digital image interpolation system for zoom and pan effects | |
| US5307167A (en) | Digital zooming system utilizing image buffers and employing an approximated bilinear interpolation method | |
| US5613084A (en) | Interpolation filter selection circuit for sample rate conversion using phase quantization | |
| JPS6184183A (ja) | 順次走査ビデオ・プロセツサ | |
| US4970588A (en) | Video monitoring apparatus with plural inputs | |
| US4916540A (en) | Special effect apparatus for video signal | |
| EP0220059B1 (en) | Digital envelope shaping apparatus | |
| US4598314A (en) | Method and apparatus for converting a video signal to a corresponding signal of lower line count | |
| KR100218318B1 (ko) | 주파수 변환장치 | |
| US5905539A (en) | Method and apparatus for generating a wipe solid | |
| EP0260658B1 (en) | Television signal generator | |
| JP2944284B2 (ja) | 多画面表示装置 | |
| KR970002698B1 (ko) | 영상신호변환장치 및 이와 협동하는 잡음저감장치 | |
| JP3137709B2 (ja) | デジタル回路配置 | |
| JPH08237517A (ja) | 複合ビデオ・タイミング調整装置 | |
| JP3185973B2 (ja) | 特殊効果波形発生装置 | |
| JP3578313B2 (ja) | デジタル信号処理回路 | |
| JP4733829B2 (ja) | 補間フェーズの動的計算を使用するフィールドまたはフレーム周波数変換のための方法およびデバイス | |
| JP3295880B2 (ja) | ビデオ信号の時間圧縮または時間伸長を容易にする装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |