JP2766112B2 - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP2766112B2 JP2766112B2 JP4029827A JP2982792A JP2766112B2 JP 2766112 B2 JP2766112 B2 JP 2766112B2 JP 4029827 A JP4029827 A JP 4029827A JP 2982792 A JP2982792 A JP 2982792A JP 2766112 B2 JP2766112 B2 JP 2766112B2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- vertical
- horizontal
- screen
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000006835 compression Effects 0.000 claims description 5
- 238000007906 compression Methods 0.000 claims description 5
- 239000004973 liquid crystal related substance Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 9
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/391—Resolution modifying circuits, e.g. variable screen formats
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Studio Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Description
【０００１】
【産業上の利用分野】本発明は表示装置に関し、特に、
テレビジョンやコンピュータなどの表示に用いられるデ
ィスプレイ装置のメイン画面の中に小さなサブ画面を表
示する表示装置に関する。
テレビジョンやコンピュータなどの表示に用いられるデ
ィスプレイ装置のメイン画面の中に小さなサブ画面を表
示する表示装置に関する。
【０００２】
【従来の技術】図３に、テレビジョンのメイン画面中に
サブ画面を表示した例を示す。図３を参照すると、メイ
ン画面１は、メイン画面水平同期信号ＭＨＳおよびメイ
ン画面垂直同期信号ＭＶＳに同期して表示されており、
このメイン画面１の中に小さく圧縮されたサブ画面２が
表示されている。このサブ画面２の映像信号はデシタル
信号に変換されて、後述する表示装置中に設けられた記
憶装置にデジタルデータとして記憶されている。メイン
画面１中にサブ画面２を表示する時には、垂直方向のサ
ブ画面読出し開始信号ＶＲＳおよび水平方向のサブ画面
読出し開始信号ＨＲＳがハイになって、記憶されていた
デジタル信号が読出される。読出されたデジタル信号は
アナログ信号に変換されて出力され、これによってサブ
画面が表示される。
サブ画面を表示した例を示す。図３を参照すると、メイ
ン画面１は、メイン画面水平同期信号ＭＨＳおよびメイ
ン画面垂直同期信号ＭＶＳに同期して表示されており、
このメイン画面１の中に小さく圧縮されたサブ画面２が
表示されている。このサブ画面２の映像信号はデシタル
信号に変換されて、後述する表示装置中に設けられた記
憶装置にデジタルデータとして記憶されている。メイン
画面１中にサブ画面２を表示する時には、垂直方向のサ
ブ画面読出し開始信号ＶＲＳおよび水平方向のサブ画面
読出し開始信号ＨＲＳがハイになって、記憶されていた
デジタル信号が読出される。読出されたデジタル信号は
アナログ信号に変換されて出力され、これによってサブ
画面が表示される。
【０００３】上記の表示装置の構成の一例を図４に示
す。図４を参照すると、この表示装置は、サブ画面の映
像信号をデジタル変換したデータを記憶する記憶装置３
を有している。記憶装置３のアドレスは、垂直方向のア
ドレスがＡデコーダ４によって指定され、水平方向のア
ドレスがＢデコーダ５によって指定される。Ａデコーダ
４は、Ａ切換え回路６を介して入力されるＡ垂直カウン
タ７またはＢ垂直カウンタ８の出力をデコードして、垂
直方向のアドレス信号ＡＶを作成する。同様に、Ｂデコ
ーダ５は、Ｂ切換え回路９を介して入力されるＡ水平カ
ウンタ１０またはＢ水平カウンタ１１の出力をデコード
して、水平方向のアドレス信号ＡＨを作成する。
す。図４を参照すると、この表示装置は、サブ画面の映
像信号をデジタル変換したデータを記憶する記憶装置３
を有している。記憶装置３のアドレスは、垂直方向のア
ドレスがＡデコーダ４によって指定され、水平方向のア
ドレスがＢデコーダ５によって指定される。Ａデコーダ
４は、Ａ切換え回路６を介して入力されるＡ垂直カウン
タ７またはＢ垂直カウンタ８の出力をデコードして、垂
直方向のアドレス信号ＡＶを作成する。同様に、Ｂデコ
ーダ５は、Ｂ切換え回路９を介して入力されるＡ水平カ
ウンタ１０またはＢ水平カウンタ１１の出力をデコード
して、水平方向のアドレス信号ＡＨを作成する。
【０００４】Ａ切換え回路６およびＢ切換え回路９は、
Ａデコーダ４およびＢデコーダ５への入力を、データ書
込み時と読出し時とで切換えるためのものである。この
表示装置では、メイン画面中に表示するサブ画面は小さ
く圧縮する必要があるため、データを書込む時には、垂
直カウンタとしては、サブ画面水平同期信号ＳＨＳを１
／ｎ（圧縮の比率。例えば１／２）に分周した水平同期
信号（サブ画面書込み信号ＳＷＳn ）をカウントしなけ
ればならない。このカウントをＡ垂直カウンタ７が行な
う。又、水平カウンタとしては読出クロックＲＣＫを１
／ｎに分周した書込みクロックＷＣＫn をカウントしな
ければならない。これをＡ水平カウンタ１０が行なう。
一方、記憶装置３のデータを読出してサブ画面を表示す
る時は、垂直カウンタとしては、メイン画面の水平同期
信号ＭＨＳをカウントする。これをＢ垂直カウンタ８が
行なう。又、水平カウンタとしては読出しクロックＲＣ
Ｋをカウントする。これをＢ水平カウンタ１１が行な
う。Ａ切換え回路６およびＢ切換え回路９は、記憶装置
３にサブ画面の映像データを書込む時とこれを読出す時
のアドレス信号を切換え信号ＲＷＣによって切換える。
Ａデコーダ４およびＢデコーダ５への入力を、データ書
込み時と読出し時とで切換えるためのものである。この
表示装置では、メイン画面中に表示するサブ画面は小さ
く圧縮する必要があるため、データを書込む時には、垂
直カウンタとしては、サブ画面水平同期信号ＳＨＳを１
／ｎ（圧縮の比率。例えば１／２）に分周した水平同期
信号（サブ画面書込み信号ＳＷＳn ）をカウントしなけ
ればならない。このカウントをＡ垂直カウンタ７が行な
う。又、水平カウンタとしては読出クロックＲＣＫを１
／ｎに分周した書込みクロックＷＣＫn をカウントしな
ければならない。これをＡ水平カウンタ１０が行なう。
一方、記憶装置３のデータを読出してサブ画面を表示す
る時は、垂直カウンタとしては、メイン画面の水平同期
信号ＭＨＳをカウントする。これをＢ垂直カウンタ８が
行なう。又、水平カウンタとしては読出しクロックＲＣ
Ｋをカウントする。これをＢ水平カウンタ１１が行な
う。Ａ切換え回路６およびＢ切換え回路９は、記憶装置
３にサブ画面の映像データを書込む時とこれを読出す時
のアドレス信号を切換え信号ＲＷＣによって切換える。
【０００５】上述のカウンタおよび切換え回路の構成の
一例を、Ａ垂直カウンタ７，Ｂ垂直カウンタ８およびＡ
切換え回路６を例にして図５に示す。図５を参照する
と、Ａ垂直カウンタ７およびＢ垂直カウンタ８は共に、
フリップフロップ１２を縦列に接続した構成となってい
る。Ａ垂直カウンタ７は、初段のフリップフロップのク
ロック入力端子にサブ画面書込み信号（１／ｎに分周さ
れたサブ画面水平同期信号）ＳＷＳが入力され、各フリ
ップフロップのリセット端子にサブ画面垂直同期信号Ｓ
ＶＳが入力され、出力ＱがＡ切換え回路６を構成する２
入力ＡＮＤ回路１３の一方の入力端に入力されている。
この２入力ＡＮＤ回路１３のもう一方の入力端には、切
換え信号ＲＷＣが入力されている。又、Ｂ垂直カウンタ
８は、初段のフリップフロップのクロック端子にメイン
画面水平同期信号ＭＨＳが入力され、各フリップフロッ
プのリセット端子にサブ画面読出し開始信号ＶＲＳが入
力され、出力ＱがＡ切換え回路６を構成する２入力ＡＮ
Ｄ回路１４の一方の入力端に入力されている。この２入
力ＡＮＤ回路１４のもう一方の入力端には切換え信号Ｒ
ＷＣの反転信号が入力されている。Ａ切換え回路６は、
前述の２つのＡＮＤ回路１３，１４と、これら２つのＡ
ＮＤ回路の出力を入力とする２入力ＯＲ回路１５とを構
成単位としている。図５に示す構成においては、切換え
信号ＲＷＣが論理“１”の時に、Ａ垂直カウンタ７の出
力がＡデコーダ４に送られて書込み時の垂直方向アドレ
スを指定し、切換え信号ＲＷＣが論理“０”の時には、
Ｂ垂直カウンタ８の出力がＡデコーダ４に送られて読出
し時の垂直方向アドレスを指定する。Ａ水平カウンタ１
０，Ｂ水平カウンタ１１およびＢ切換え回路９も、ほぼ
同様の構成となっている。
一例を、Ａ垂直カウンタ７，Ｂ垂直カウンタ８およびＡ
切換え回路６を例にして図５に示す。図５を参照する
と、Ａ垂直カウンタ７およびＢ垂直カウンタ８は共に、
フリップフロップ１２を縦列に接続した構成となってい
る。Ａ垂直カウンタ７は、初段のフリップフロップのク
ロック入力端子にサブ画面書込み信号（１／ｎに分周さ
れたサブ画面水平同期信号）ＳＷＳが入力され、各フリ
ップフロップのリセット端子にサブ画面垂直同期信号Ｓ
ＶＳが入力され、出力ＱがＡ切換え回路６を構成する２
入力ＡＮＤ回路１３の一方の入力端に入力されている。
この２入力ＡＮＤ回路１３のもう一方の入力端には、切
換え信号ＲＷＣが入力されている。又、Ｂ垂直カウンタ
８は、初段のフリップフロップのクロック端子にメイン
画面水平同期信号ＭＨＳが入力され、各フリップフロッ
プのリセット端子にサブ画面読出し開始信号ＶＲＳが入
力され、出力ＱがＡ切換え回路６を構成する２入力ＡＮ
Ｄ回路１４の一方の入力端に入力されている。この２入
力ＡＮＤ回路１４のもう一方の入力端には切換え信号Ｒ
ＷＣの反転信号が入力されている。Ａ切換え回路６は、
前述の２つのＡＮＤ回路１３，１４と、これら２つのＡ
ＮＤ回路の出力を入力とする２入力ＯＲ回路１５とを構
成単位としている。図５に示す構成においては、切換え
信号ＲＷＣが論理“１”の時に、Ａ垂直カウンタ７の出
力がＡデコーダ４に送られて書込み時の垂直方向アドレ
スを指定し、切換え信号ＲＷＣが論理“０”の時には、
Ｂ垂直カウンタ８の出力がＡデコーダ４に送られて読出
し時の垂直方向アドレスを指定する。Ａ水平カウンタ１
０，Ｂ水平カウンタ１１およびＢ切換え回路９も、ほぼ
同様の構成となっている。
【０００６】図４に示す表示装置は、切換え信号ＲＷＣ
が論理“１”であると、サブ画面水平同期信号ＳＨＳを
１／ｎに分周したサブ画面書込み信号ＳＷＳn をカウン
トするＡ垂直カウンタ７の出力をデコードしたアドレス
信号と、書込みクロックＷＣＫをカウントするＡ水平カ
ウンタ１０の出力をデコードしたアドレス信号とで決る
記憶素子に、サブ画面の映像信号をデジタル変換した信
号を書込む。
が論理“１”であると、サブ画面水平同期信号ＳＨＳを
１／ｎに分周したサブ画面書込み信号ＳＷＳn をカウン
トするＡ垂直カウンタ７の出力をデコードしたアドレス
信号と、書込みクロックＷＣＫをカウントするＡ水平カ
ウンタ１０の出力をデコードしたアドレス信号とで決る
記憶素子に、サブ画面の映像信号をデジタル変換した信
号を書込む。
【０００７】一方、切換え信号ＲＷＣが論理“０”の場
合、Ｂ垂直カウンタ８は、サブ画面読出し開始信号ＶＲ
Ｓが入力されてメイン画面の水平同期信号ＭＨＳをカウ
ントし、又、Ｂ水平カウンタ１１は、サブ画面読出し信
号ＨＲＳが入力されて読出しクロックＲＣＫをカウント
する。そして、これらのカウント結果をデコードしたア
ドレス信号によって決る記憶素子からデータが読出さ
れ、アナログ信号に変換されてサブ画面がメイン画面に
表示される。尚、メイン画面中のサブ画面の垂直方向は
サブ画面読出し開始信号ＶＲＳによって制御され、水平
方向の位置は、サブ画面読出し開始信号ＨＲＳによって
制御される。
合、Ｂ垂直カウンタ８は、サブ画面読出し開始信号ＶＲ
Ｓが入力されてメイン画面の水平同期信号ＭＨＳをカウ
ントし、又、Ｂ水平カウンタ１１は、サブ画面読出し信
号ＨＲＳが入力されて読出しクロックＲＣＫをカウント
する。そして、これらのカウント結果をデコードしたア
ドレス信号によって決る記憶素子からデータが読出さ
れ、アナログ信号に変換されてサブ画面がメイン画面に
表示される。尚、メイン画面中のサブ画面の垂直方向は
サブ画面読出し開始信号ＶＲＳによって制御され、水平
方向の位置は、サブ画面読出し開始信号ＨＲＳによって
制御される。
【０００８】
【発明が解決しようとする課題】上述した表示装置で
は、Ａ水平カウンタ１０およびＡ垂直カウンタ７の出
力、またはＢ水平カウンタ１１およびＢ垂直カウンタ８
の出力がそのまま記憶装置３に入力されているので、記
憶装置３を分割することができない。従って、メイン画
面中に表示できるサブ画面がただ一種類に限られてしま
う。
は、Ａ水平カウンタ１０およびＡ垂直カウンタ７の出
力、またはＢ水平カウンタ１１およびＢ垂直カウンタ８
の出力がそのまま記憶装置３に入力されているので、記
憶装置３を分割することができない。従って、メイン画
面中に表示できるサブ画面がただ一種類に限られてしま
う。
【０００９】本発明の目的は、メイン画面中に表示され
るサブ画面が分割され、それぞれのサブ画面に異なる映
像を表示することのできる表示装置を提供することであ
る。
るサブ画面が分割され、それぞれのサブ画面に異なる映
像を表示することのできる表示装置を提供することであ
る。
【００１０】
【課題を解決するための手段】本発明の表示装置は、ブ
ラウン管あるいは液晶パネルなどを用いたディスプレイ
装置のメイン画面内に表示するサブ画面のデジタル映像
データを記憶する記憶装置を有し、前記デジタル映像デ
ータの書込み時には、前記サブ画面の水平方向の圧縮比
に応じて分周された読出しクロックを第１の水平カウン
タによってカウントした結果をデコードして得られる水
平方向のアドレス信号と、前記サブ画面の垂直方向の圧
縮比に応じて分周されたサブ画面水平同期信号を第１の
垂直カウンタでカウントした結果をデコードして得られ
る垂直方向のアドレス信号とにより書込み、前記デジタ
ル映像データの読出し時には、読出しクロックを第２の
水平カウンタによってカウントした結果をデコードして
得られる水平方向のアドレス信号と、メイン画面水平同
期信号を第２の垂直カウンタでカウントした結果をデコ
ードして得られる垂直方向のアドレス信号とによって読
出してメイン画面内にサブ画面を表示する型の表示装置
であって、外部から入力される分割制御信号から、前記
記憶装置の記憶領域を垂直方向に分割した一つの領域を
指定する上下分割信号と、前記記憶領域を水平方向に分
割した一つの領域を指定する左右分割信号とを生成する
制御回路を有し、前記第１の水平カウンタは、このカウ
ンタがカウントする最大カウント数を前記記憶領域の水
平方向の分割数で除した値までカウントする第３の水平
カウンタと、前記第３の水平カウンタのキャリーを前記
水平方向の分割数に等しい値までカウントする第４のカ
ウンタとからなり、前記第１の垂直カウンタは、このカ
ウンタがカウントする最大カウント数を前記記憶領域の
垂直方向の分割数で除した値までカウントする第３の垂
直カウンタと、前記第３の垂直カウンタのキャリーを前
記垂直方向の分割数に等しい値までカウントする第４の
垂直カウンタとからなることを特徴としている。
ラウン管あるいは液晶パネルなどを用いたディスプレイ
装置のメイン画面内に表示するサブ画面のデジタル映像
データを記憶する記憶装置を有し、前記デジタル映像デ
ータの書込み時には、前記サブ画面の水平方向の圧縮比
に応じて分周された読出しクロックを第１の水平カウン
タによってカウントした結果をデコードして得られる水
平方向のアドレス信号と、前記サブ画面の垂直方向の圧
縮比に応じて分周されたサブ画面水平同期信号を第１の
垂直カウンタでカウントした結果をデコードして得られ
る垂直方向のアドレス信号とにより書込み、前記デジタ
ル映像データの読出し時には、読出しクロックを第２の
水平カウンタによってカウントした結果をデコードして
得られる水平方向のアドレス信号と、メイン画面水平同
期信号を第２の垂直カウンタでカウントした結果をデコ
ードして得られる垂直方向のアドレス信号とによって読
出してメイン画面内にサブ画面を表示する型の表示装置
であって、外部から入力される分割制御信号から、前記
記憶装置の記憶領域を垂直方向に分割した一つの領域を
指定する上下分割信号と、前記記憶領域を水平方向に分
割した一つの領域を指定する左右分割信号とを生成する
制御回路を有し、前記第１の水平カウンタは、このカウ
ンタがカウントする最大カウント数を前記記憶領域の水
平方向の分割数で除した値までカウントする第３の水平
カウンタと、前記第３の水平カウンタのキャリーを前記
水平方向の分割数に等しい値までカウントする第４のカ
ウンタとからなり、前記第１の垂直カウンタは、このカ
ウンタがカウントする最大カウント数を前記記憶領域の
垂直方向の分割数で除した値までカウントする第３の垂
直カウンタと、前記第３の垂直カウンタのキャリーを前
記垂直方向の分割数に等しい値までカウントする第４の
垂直カウンタとからなることを特徴としている。
【００１１】
【実施例】次に、本発明の好適な実施例について、図面
を参照して説明する。図１は、本発明の一実施例の構成
を示す図であり、図２（ａ）は、図１中のＡ１垂直カウ
ンタ１６，Ａ２垂直カウンタ１７およびＡ切換え回路６
構成を示す図である。本実施例では、メイン画面中に表
示するサブ画面を４分割し、それぞれに異なる映像を表
示させる。
を参照して説明する。図１は、本発明の一実施例の構成
を示す図であり、図２（ａ）は、図１中のＡ１垂直カウ
ンタ１６，Ａ２垂直カウンタ１７およびＡ切換え回路６
構成を示す図である。本実施例では、メイン画面中に表
示するサブ画面を４分割し、それぞれに異なる映像を表
示させる。
【００１２】図１および図２を参照すると、本実施例で
は、従来の表示装置におけるＡ垂直カウンタ○に相当す
る部分が、Ａ１垂直カウンタ１６およびＡ２垂直カウン
タ１７で構成されている。水平カウンタについても同様
に、従来のＡ水平カウンタ○に相当する部分が、Ａ１水
平カウンタ１８およびＡ２水平カウンタ１９で構成され
ている。又、記憶装置３の書込み領域を指定するための
制御回路２０が設けられている。そして、新しく設けら
れたＡ２垂直カウンタ１７およびＡ２水平カウンタ１９
には、サブ画面を分割する否かを指定する分割オン・オ
フ信号ＳＥＰおよび制御回路２０からの上下分割信号Ｕ
ＤＳまたは左右分割信号ＲＬＳが入力されている。
は、従来の表示装置におけるＡ垂直カウンタ○に相当す
る部分が、Ａ１垂直カウンタ１６およびＡ２垂直カウン
タ１７で構成されている。水平カウンタについても同様
に、従来のＡ水平カウンタ○に相当する部分が、Ａ１水
平カウンタ１８およびＡ２水平カウンタ１９で構成され
ている。又、記憶装置３の書込み領域を指定するための
制御回路２０が設けられている。そして、新しく設けら
れたＡ２垂直カウンタ１７およびＡ２水平カウンタ１９
には、サブ画面を分割する否かを指定する分割オン・オ
フ信号ＳＥＰおよび制御回路２０からの上下分割信号Ｕ
ＤＳまたは左右分割信号ＲＬＳが入力されている。
【００１３】制御回路２０は、記憶装置３の４分割され
た記憶領域の一つを指定するためのもので、制御信号と
しては、２ビットが必要である。この回路は、例えば、
図２（ｂ）に示すような、分割制御信号ＡおよびＢのそ
れぞれを反転し、上下分割信号ＵＤＳおよび左右分割信
号ＲＬＳとして出力する簡単な回路で構成される。
た記憶領域の一つを指定するためのもので、制御信号と
しては、２ビットが必要である。この回路は、例えば、
図２（ｂ）に示すような、分割制御信号ＡおよびＢのそ
れぞれを反転し、上下分割信号ＵＤＳおよび左右分割信
号ＲＬＳとして出力する簡単な回路で構成される。
【００１４】Ａ１垂直カウンタ１６およびＡ２垂直カウ
ンタ１７は、図２（ａ）に示すように、従来と同様にフ
リップフロップで構成されており、Ａ２垂直カウンタ１
７は、Ａ１垂直カウンタ１６のキャリーすなわち最終段
の出力により動作する。そして、Ａ２垂直カウンタ１７
の出力Ｑと分割オン・オフ信号ＳＥＰの反転信号とが２
入力ＡＮＤ回路２１に入力され、上下分割信号ＵＤＳお
よび分割オン・オフ信号ＳＥＰが２入力ＡＮＤ回路２２
に入力される。２つの２入力ＡＮＤ回路２１，２２の出
力は、２入力ＯＲ回路２３に入力され、このＯＲ回路２
３の出力が、Ａ切換え回路６の最上位のビットの２入力
ＡＮＤ回路１３の一方の入力となっている。図２（ａ）
に示す構成によれば、分割オン・オフ信号ＳＥＰが論理
“１”であり、サブ画面書込み中を制御する切換え信号
ＲＷＣが論理“１”である時、上下分割信号ＵＤＳが論
理“１”であれば、Ａ切換え回路６の最終ビットは常に
論理“０”を出力する。従って、垂直方向のアドレス信
号ＡＶは半分しか有効でなくなる。
ンタ１７は、図２（ａ）に示すように、従来と同様にフ
リップフロップで構成されており、Ａ２垂直カウンタ１
７は、Ａ１垂直カウンタ１６のキャリーすなわち最終段
の出力により動作する。そして、Ａ２垂直カウンタ１７
の出力Ｑと分割オン・オフ信号ＳＥＰの反転信号とが２
入力ＡＮＤ回路２１に入力され、上下分割信号ＵＤＳお
よび分割オン・オフ信号ＳＥＰが２入力ＡＮＤ回路２２
に入力される。２つの２入力ＡＮＤ回路２１，２２の出
力は、２入力ＯＲ回路２３に入力され、このＯＲ回路２
３の出力が、Ａ切換え回路６の最上位のビットの２入力
ＡＮＤ回路１３の一方の入力となっている。図２（ａ）
に示す構成によれば、分割オン・オフ信号ＳＥＰが論理
“１”であり、サブ画面書込み中を制御する切換え信号
ＲＷＣが論理“１”である時、上下分割信号ＵＤＳが論
理“１”であれば、Ａ切換え回路６の最終ビットは常に
論理“０”を出力する。従って、垂直方向のアドレス信
号ＡＶは半分しか有効でなくなる。
【００１５】以下に本実施例のデータ書込み時の動作に
ついて説明する。Ａ１垂直カウンタ１６は、サブ画面を
４分割する時は、従来のＡ垂直カウンタの１／２のカウ
ント数でサブ画面の垂直同期信号ＳＶＳによってリセッ
トされ、サブ画面の水平同期信号を１／ｍに分周した信
号（サブ画面書込み信号ＳＷＳm ）をカウントする。こ
の場合、従来の１／ｎに分周したサブ画面書込み信号Ｓ
ＷＳn と本実施例の１／ｍに分周したサブ画面書込み信
号ＳＷＳm と間には、４分割であるので、 １／ｍ＝（１／ｎ）×（１／２） の関係が成り立つ。
ついて説明する。Ａ１垂直カウンタ１６は、サブ画面を
４分割する時は、従来のＡ垂直カウンタの１／２のカウ
ント数でサブ画面の垂直同期信号ＳＶＳによってリセッ
トされ、サブ画面の水平同期信号を１／ｍに分周した信
号（サブ画面書込み信号ＳＷＳm ）をカウントする。こ
の場合、従来の１／ｎに分周したサブ画面書込み信号Ｓ
ＷＳn と本実施例の１／ｍに分周したサブ画面書込み信
号ＳＷＳm と間には、４分割であるので、 １／ｍ＝（１／ｎ）×（１／２） の関係が成り立つ。
【００１６】Ａ２垂直カウンタ１７は、Ａ１垂直カウン
タ１６のキャリー、すなわちＡ１垂直カウンタ１６の最
終段の出力信号により動作する。ところが、サブ画面分
割時には、分割オン・オフ信号が論理“１”であるの
で、Ａ２垂直カウンタ１７の出力のかわりに、上下分割
信号ＵＤＳが強制的にＡ切換え回路６に入力される。従
って、Ａデコーダ４の出力であるアドレス信号ＡＶは半
分だけが動作し、記憶装置３の記憶領域のうち、上下分
割信号ＵＤＳで選択された半分の領域にのみサブ画面の
映像信号をデジタル変換した信号が書込まれる。
タ１６のキャリー、すなわちＡ１垂直カウンタ１６の最
終段の出力信号により動作する。ところが、サブ画面分
割時には、分割オン・オフ信号が論理“１”であるの
で、Ａ２垂直カウンタ１７の出力のかわりに、上下分割
信号ＵＤＳが強制的にＡ切換え回路６に入力される。従
って、Ａデコーダ４の出力であるアドレス信号ＡＶは半
分だけが動作し、記憶装置３の記憶領域のうち、上下分
割信号ＵＤＳで選択された半分の領域にのみサブ画面の
映像信号をデジタル変換した信号が書込まれる。
【００１７】Ａ２水平カウンタ１９およびＡ１水平カウ
ンタ１８の構成も、Ａ２垂直カウンタ１７およびＡ１垂
直カウンタ１６の構成と同様な構成であり、制御回路２
０からの左右分割信号ＲＬＳおよび分割オン・オフ信号
ＳＥＰによって、アドレス信号ＡＨが半分しか動作しな
くなる。これにより、本実施例では全体として、記憶装
置３の記憶領域のうち１／４ずつだけを動作させ、それ
ぞれの領域にサブ画面の映像信号をデジタル変換した信
号を書込みことができる。
ンタ１８の構成も、Ａ２垂直カウンタ１７およびＡ１垂
直カウンタ１６の構成と同様な構成であり、制御回路２
０からの左右分割信号ＲＬＳおよび分割オン・オフ信号
ＳＥＰによって、アドレス信号ＡＨが半分しか動作しな
くなる。これにより、本実施例では全体として、記憶装
置３の記憶領域のうち１／４ずつだけを動作させ、それ
ぞれの領域にサブ画面の映像信号をデジタル変換した信
号を書込みことができる。
【００１８】以上のようにして、本実施例では、記憶装
置３の記憶領域を４分割し、上下・左右分割信号の組合
せで、それぞれの領域に異なるサブ画面の映像データを
書込み、これを読出す時には、切換え信号ＲＷＣを論理
“０”にし、記憶装置３のアドレスがＢ垂直カウンタ８
およびＢ水平カウンタ１１の出力で決まるようにするこ
とによって、メイン画面上のサブ画面内にに４つの異な
る映像を表示することができる。
置３の記憶領域を４分割し、上下・左右分割信号の組合
せで、それぞれの領域に異なるサブ画面の映像データを
書込み、これを読出す時には、切換え信号ＲＷＣを論理
“０”にし、記憶装置３のアドレスがＢ垂直カウンタ８
およびＢ水平カウンタ１１の出力で決まるようにするこ
とによって、メイン画面上のサブ画面内にに４つの異な
る映像を表示することができる。
【００１９】
【発明の効果】以上説明したように、本発明の表示装置
は、外部から入力される分割制御信号により、サブ画面
の映像信号のデジタルデータを記憶する記憶装置の記憶
領域を分割し、その分割された記憶領域を指定する上下
分割信号および左右分割信号を生成する制御回路を有
し、データ書込み時には、水平カウンタは、記憶装置の
記憶領域の水平方向の分割数に対応して水平方向のアド
レス信号の有効なビット数を減じてカウント数を分割数
の逆数に減らし、又、垂直カウンタは、記憶装置の記憶
領域の垂直方向の分割数に対応してアドレス信号の有効
なビット数を減じてカウント数を分割数の逆数に減らす
構造となっている。
は、外部から入力される分割制御信号により、サブ画面
の映像信号のデジタルデータを記憶する記憶装置の記憶
領域を分割し、その分割された記憶領域を指定する上下
分割信号および左右分割信号を生成する制御回路を有
し、データ書込み時には、水平カウンタは、記憶装置の
記憶領域の水平方向の分割数に対応して水平方向のアド
レス信号の有効なビット数を減じてカウント数を分割数
の逆数に減らし、又、垂直カウンタは、記憶装置の記憶
領域の垂直方向の分割数に対応してアドレス信号の有効
なビット数を減じてカウント数を分割数の逆数に減らす
構造となっている。
【００２０】これにより本発明によれば、テレビジョン
やコンピュータのディスプレイ装置において、メイン画
面上に表示されるサブ画面を複数に分割し、それぞれの
サブ画面に、メイン画面とは異なる映像を同時に表示す
ることができるようになる。
やコンピュータのディスプレイ装置において、メイン画
面上に表示されるサブ画面を複数に分割し、それぞれの
サブ画面に、メイン画面とは異なる映像を同時に表示す
ることができるようになる。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】分図（ａ）は、図１中のＡ１垂直カウンタ１
６，Ａ２垂直カウンタ１７，Ｂ垂直カウンタ８およびＡ
切換え回路６の構成を示すブロック図である。分図
（ｂ）は、図１中の制御回路２０の構成を示す図であ
る。
６，Ａ２垂直カウンタ１７，Ｂ垂直カウンタ８およびＡ
切換え回路６の構成を示すブロック図である。分図
（ｂ）は、図１中の制御回路２０の構成を示す図であ
る。
【図３】メイン画面上にサブ画面が表示された状態を示
す図である。
す図である。
【図４】従来の表示装置の構成を示すブロック図であ
る。
る。
【図５】図５中のＡ垂直カウンタ７，Ｂ垂直カウンタ８
およびＡ切換え回路６の構成を示すブロック図である。
およびＡ切換え回路６の構成を示すブロック図である。
１ メイン画面 ２ サブ画面 ３ 記憶装置 ４，５ デコーダ ６，９ 切換え回路 ７，８，１０，１１，１６，１７，１８，１９ カウ
ンタ １２ フリップフロップ １３，１４，２１，２２ ＡＮＤ回路 １５，２３ ＯＲ回路 ２０ 制御回路
ンタ １２ フリップフロップ １３，１４，２１，２２ ＡＮＤ回路 １５，２３ ＯＲ回路 ２０ 制御回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 5/45
Claims (1)
- 【請求項１】 ブラウン管あるいは液晶パネルなどを用
いたディスプレイ装置のメイン画面内に表示するサブ画
面のデジタル映像データを記憶する記憶装置を有し、 前記デジタル映像データの書込み時には、前記サブ画面
の水平方向の圧縮比に応じて分周された読出しクロック
を第１の水平カウンタによってカウントした結果をデコ
ードして得られる水平方向のアドレス信号と、前記サブ
画面の垂直方向の圧縮比に応じて分周されたサブ画面水
平同期信号を第１の垂直カウンタでカウントした結果を
デコードして得られる垂直方向のアドレス信号とにより
書込み、 前記デジタル映像データの読出し時には、読出しクロッ
クを第２の水平カウンタによってカウントした結果をデ
コードして得られる水平方向のアドレス信号と、メイン
画面水平同期信号を第２の垂直カウンタでカウントした
結果をデコードして得られる垂直方向のアドレス信号と
によって読出してメイン画面内にサブ画面を表示する型
の表示装置において、 外部から入力される分割制御信号から、前記記憶装置の
記憶領域を垂直方向に分割した一つの領域を指定する上
下分割信号と、前記記憶領域を水平方向に分割した一つ
の領域を指定する左右分割信号とを生成する制御回路を
有し、 前記第１の水平カウンタは、このカウンタがカウントす
る最大カウント数を前記記憶領域の水平方向の分割数で
除した値までカウントする第３の水平カウンタと、前記
第３の水平カウンタのキャリーを前記水平方向の分割数
に等しい値までカウントする第４のカウンタとからな
り、 前記第１の垂直カウンタは、このカウンタがカウントす
る最大カウント数を前記記憶領域の垂直方向の分割数で
除した値までカウントする第３の垂直カウンタと、前記
第３の垂直カウンタのキャリーを前記垂直方向の分割数
に等しい値までカウントする第４の垂直カウンタとから
なることを特徴とする表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4029827A JP2766112B2 (ja) | 1992-02-18 | 1992-02-18 | 表示装置 |
| US08/019,119 US5355150A (en) | 1992-02-18 | 1993-02-17 | Sub-screen data storage control unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4029827A JP2766112B2 (ja) | 1992-02-18 | 1992-02-18 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05236375A JPH05236375A (ja) | 1993-09-10 |
| JP2766112B2 true JP2766112B2 (ja) | 1998-06-18 |
Family
ID=12286862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4029827A Expired - Fee Related JP2766112B2 (ja) | 1992-02-18 | 1992-02-18 | 表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5355150A (ja) |
| JP (1) | JP2766112B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5539430A (en) * | 1993-10-29 | 1996-07-23 | Sun Microsystems, Inc. | Pipelined read write operations in a high speed frame buffer system |
| KR100396053B1 (ko) * | 1998-09-23 | 2003-08-27 | 인피네온 테크놀로지스 아게 | 픽쳐 내 픽쳐 삽입을 위한 방법 및 회로 |
| JP4244593B2 (ja) * | 2002-08-13 | 2009-03-25 | ソニー株式会社 | オブジェクト抽出装置、オブジェクト抽出方法および画像表示装置 |
| TWI253295B (en) * | 2004-08-04 | 2006-04-11 | Via Tech Inc | Image wipe method and device |
| CN100525398C (zh) * | 2004-08-16 | 2009-08-05 | 威盛电子股份有限公司 | 图像切换方法及装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4806921A (en) * | 1985-10-04 | 1989-02-21 | Ateq Corporation | Rasterizer for pattern generator |
| GB2181923B (en) * | 1985-10-21 | 1989-09-20 | Sony Corp | Signal interpolators |
| US5010325A (en) * | 1988-12-19 | 1991-04-23 | Planar Systems, Inc. | Driving network for TFEL panel employing a video frame buffer |
-
1992
- 1992-02-18 JP JP4029827A patent/JP2766112B2/ja not_active Expired - Fee Related
-
1993
- 1993-02-17 US US08/019,119 patent/US5355150A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05236375A (ja) | 1993-09-10 |
| US5355150A (en) | 1994-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0454414B1 (en) | Video signal display | |
| JPH01276977A (ja) | テレビジョン受像機 | |
| CN1202663C (zh) | 视频信号处理方法和装置 | |
| JP2650186B2 (ja) | 静止画映像信号処理装置 | |
| JP2894719B2 (ja) | Ｐｉｐにおける複数画面の回転移動時間間隔の制御回路及び制御方法 | |
| JP2766112B2 (ja) | 表示装置 | |
| US5327174A (en) | Device for displaying teletext data on one screen | |
| JPS58166386A (ja) | マルチスクリ−ン表示方法 | |
| JPH05207326A (ja) | 水平圧縮ｐｌｌ回路 | |
| JPS59114581A (ja) | デイスプレイ装置 | |
| JPH0537880A (ja) | 歪み補正回路 | |
| KR100202547B1 (ko) | 텔레비젼의 화면분할 장치 | |
| JPH0683394B2 (ja) | 複画面表示制御回路及びそれを備えた映像機器 | |
| JP3145477B2 (ja) | 子画面表示回路 | |
| JP3332180B2 (ja) | 画像垂直拡大装置 | |
| KR940006015B1 (ko) | 화면편집장치 | |
| JPS58168086A (ja) | 文字図形表示装置 | |
| KR930007189Y1 (ko) | 다기능의 자화면 텔레비젼회로 | |
| JP2599045B2 (ja) | 垂直方向拡大回路 | |
| JP2706672B2 (ja) | 画像データの圧縮・伸長機構 | |
| JPS61192185A (ja) | ２画面テレビ受信機 | |
| JPS5865477A (ja) | 表示用大規模集積回路 | |
| JPS61121677A (ja) | 高品位テレビジヨン受像機 | |
| JPH0638648B2 (ja) | ２画面テレビ受信機 | |
| JPS61270980A (ja) | テレビジヨン受信機のプリンタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980303 |
|
| LAPS | Cancellation because of no payment of annual fees |