JP2656532B2 - 電路状態検出装置およびそれを用いた電気装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、有接点コンタクタにおける接点溶着又はソ
リッドステートコンタクタにおける主回路素子の導通状
態での故障検出回路に係り、特に広範な負荷電圧におけ
る異常検出に好適な故障検出回路に関する。

〔従来の技術〕

従来の装置は特開昭61−220221号に記載のように、制
御電圧と負荷側電圧との不一致を検出して不一致状態に
なった時に出力信号を発するよう構成されている。

〔発明が解決しようとする課題〕

上記従来技術は故障検出回路を広い電圧範囲で使用と
することについては考慮されて居らず、例えば200V用の
ものを100V回路に使用すると制御電圧と負荷側電圧とが
ともに正常であっても不一致状態と見なされてしまうの
で、製品を共用化できないという問題があった。

本発明の目的は広範な電圧範囲で使用可能であり、例
えば100V,200Vという異なる電圧でも製品を共用可能な
電路状態検出装置およびそれを用いた電気装置を提供す
ることにある。

〔課題を解決するための手段〕

上記目的は、電路状態検出装置を、３相の電路の電圧
を検出してその正常時の電圧に実質的に比例した第１の
電圧を発生して保持する電圧保持手段と、電路の現在の
電圧に実質的に比例した第２の電圧を発生する電圧発生
手段と、第１の電圧と第２の電圧とを比較する比較手段
と、比較手段の出力が供給されるよう接続された判断手
段とを備え、比較手段は第２の電圧値の第１の電圧値に
対する比率が高レベルのときに電路がON状態である信号
を発生するとともに、第２の電圧値の第１の電圧値に対
する比率が低レベルのときに電路がOFFである信号を発
生し、判断手段は第２の電圧値の第１の電圧値に対する
比率が高レベルのときおよび低レベルのときに電路が正
常であると判断し、第２の電圧値の第１の電圧値に対す
る比率が中レベルのときに電路が異常であることを判断
するよう構成することにより達成される。

〔作用〕

電路状態検出装置に設けられた比較手段は、電路の最
大電圧に基く第１の電圧と、電路の電圧に基く第２の電
圧とを比較して、第２の電圧が第１の電圧に対して所定
の割合以上であるかどうかを判断して電路のON,OFF状態
を判定する。これにより電路の電圧が異なってもその電
圧に対する比率でON,OFFを判定できる。また、電路の１
相が非導通状態であるときは、ON状態とは異なる波形の
出力を発生するので電路の異常を判定できる。

〔実施例〕

以下、本発明の実施例を第１図〜第16図により説明す
る。

本発明の第１実施例における電路状態検出装置を第１
図〜第３図により説明する。

本実施例の電路状態検出装置は３相の電路１に接続さ
れた整流回路10と、整流回路10に接続されて略一定の電
源電圧VCCを発生する電源回路12と、整流回路10の出力
電圧を入力とし、電源回路12から電源電圧VCCが供給さ
れる電圧減衰検出回路14とより成る。整流回路10はダイ
オードD1〜D6を組合わせて成る周知の３相ブリッジ回路
である。電源回路には基準電圧発生用のツエナダイオー
ドZD1と、ツエナダイオードZD1の付加抵抗R1と、ベース
がツエナダイオードZD1のアノードに接続され、コレク
タが整流回路のプラス側出力に接続され、エミッタがダ
イオードD7およびコンデンサC1を介して整流回路のマイ
ナス側出力に接続されたトランジスタQ1とより成る。電
源回路12の出力VCCトランジスタQ1のエミッタに順方向
に接続されたダイオードD7のアノード側より得るよう構
成されている。電圧減衰検出回路14は直列に接続された
抵抗R2、R3とより成る電圧発生手段としての分圧回路10
と、直列に接続されたダイオードD8、抵抗R4、R5および
抵抗R5と並列に接続されたコンデンサC2とから成る電圧
保持手段としての電圧保持回路12と、分圧回路の抵抗R
2、R3により分圧された電圧と、電圧保持回路の抵抗R
4、R5とにより分圧された電圧とをそれぞれ比較器Q2と
により構成される。比較器Q2は電源回路12から電源電圧
VCCが供給され、分圧回路の抵抗R2、R3により分圧され
た電圧V1がプラス側入力に、電圧保持回路の抵抗R4、R5
により分圧された電圧V2がマイナス側入力にそれぞれ供
給される。これにより、第２図（Ａ）に示されるように
分圧回路により供給される電圧V1が電圧保持回路より供
給される電圧V2を越えたときに、比較器Q3に出力が発生
し、電路１に正常に３相交流電圧が印加去れている場合
には比較器Q3の出力V3は第２図（Ｂ）に示すように略一
定周期のパルス列となる。いま、整流回路10の出力電
圧、すなわち、Ａ点における電圧V0、ダイオードD8の順
方向電圧降下をVDとすると、V1はV0をR2、R3で分圧した
ときのR3の両端電圧値となり、V2はV0−VDをR4、R5で分
圧したときのR5の両端電圧値をピークとして時定数C2R5
で指数関数的に減少する値となる。ダイオードD8の順方
向電圧降下VDは通常0.8V位であるので、V0値が大きくV0
を無視できる場合には、V2はV0をR4、R5で分圧したとき
のR5の両端電圧値をピークとして時定数C2R5で指数関数
的に減少する値となる。

そのため、電圧減衰検出回路14は整流回路出力電圧V0
に関係なくV1＞V2が成立するときにＨレベルの出力を発
生する。

これにより、第３図（Ａ）のようにV0がコンデンサC2
の放電時定数よりも早く降下すると、比較器Q2の出力V3
はＬレベルのままとなる。

これにより、電路１にモータ等の残留電圧を発生する
負荷が接続されていても電路１のON,OFF状態を判別でき
る。

電路１に欠相がある場合には第３図（Ｂ）に示すよう
に整流回路10の出力はリップルが大きくなり、比較器Q2
の出力V3は正常状態とは異なる周期および異なるデュー
ティ比のパルス列を発生する。これにより、本実施例の
電路状態検出装置は電路電圧にかかりなく電路が正常な
ON状態か、あるいは欠相状態かを判別できる。この判別
を電気的に行うには、１例として出力V3を抵抗R6、コン
デンサC3で積分して電圧の高低に変換し、この電圧を比
較器Q3、Q4により高レベルか、中レベルか、低レベルか
を判定すればよい。判別手段16はこのように構成され、
ON状態で高レベル出力、OFF状態で低レベル出力、欠相
状態で中レベル出力となることにより電路の正常、異常
を判別できる。なお、抵抗R7、R8で分圧された電圧は抵
抗R9、R10で分圧された電圧より高くなるよう設定され
る。また、Q5はAND回路、Q6はNOT回路である。

本発明の第２実施例を第４図〜第９図により説明す
る。

本実施例は電子式コンタクタの故障検出回路に本発明
を適用したものである。

第４回は本実施例における故障検出回路を備えた電子
式コンタクタのブロック図を示すもので、その構成は入
力端子105に接続された入力回路121、次段の制御回路12
2、制御回路122に接続されたトリガ回路123及び遅延回
路124、トリガ回路123により付勢される主回路素子125
から成る接続器102と、負荷側電圧を整流する整流回路1
41と内部回路用電源回路142と負荷側電圧減衰検知回路1
43と、遅延回路124と検知回路143の信号状態によって駆
動される平滑回路144、次段の駆動回路145から成る故障
検出回路によって構成される。

本実施例の主要部を第５図により説明する。

整流回路141は電路の各相に接続されて電路の電圧を
取り込み、整流して電源回路142および減衰検知回路143
に供給する。電源回路142は定電圧回路で、整流回路141
から供給された電圧を略一定の殿圧にして、電源電圧VC
Cとして故障検出回路143およびリレー108に供給する。

電圧減衰検知回路143は、前記整流回路141の出力を分
圧する抵抗172、173と、非反転入力端子がこの分圧点に
接続された増幅器171と、増幅器171の出力端子に接続さ
れたダイオード174、抵抗175の直列回路に接続されたコ
ンデンサ176、抵抗177の並列回路より成るコンデンサ17
6の正極が増幅器171の反転入力端子に接続されたピーク
ホールド回路と、増幅器171の出力端子に接続され、利
得１となるよう負帰還がかけられてボルテージフォロワ
として動作する増幅器178とで構成されている。平滑回
路144はダイオード179、抵抗180、コンデンサ181の直列
接続より成り、遅延回路124は周知の遅延回路とその出
力に接続されたフォトカプラ発光部107a,平滑回路144の
コンデンサ181に並列接続された抵抗182、発光部107bの
直列接続回路より成る。

駆動回路145は平滑回路144のコンデンサ181の正極に
抵抗160を介してベースが接続されたトランジスタ163
と、トランジスタ163のベース、エミッタ間荷それぞれ
並列に接続されたコンデンサ161、抵抗162とより成る。
駆動回路145のトランジスタ163のコレクは故障検出回路
の出力端子106に接続され、出力端子106にはリレー108
と抵抗164との直列回路、およびこの直列回路と並列に
接続されフライホイール回路となるダイオード165が接
続される。

次にその動作を説明する。第６図波形中の英文字は第
５図の回路図の英文字部の波形を示す。

主回路素子125が正常オン動作しているときは、減衰
検知回路143の増幅期171は整流回路141の整流波形のリ
ップル毎に非反転入力端子の電圧が反転入力端子の電圧
を越えたときに出力を発生する。これによりＤ部は
（エ）のようにパルス出力となっているが、制御回路12
2の出力がＨレベルであるためフォトカプラ107の発光部
107aが発光し、受光部107bが導通して電流がシンクされ
るため、Ｅ部波形は（オ）のようにＬレベルとなる。こ
れにより平滑回路144の出力はＬレベルとなり、これに
接続された駆動回路145のトランジスタ163は非導通状態
となり、リレー108は励磁されず、主回路素子125が正常
状態であることを示す。

次に、正常オン動作しているコンタクタ125の制御回
路からオフ信号（第６図（イ）のＨ→Ｌ）が出されると
Ａ部電圧は減衰する。このとき、電路101の負荷側に電
動機等の残留電圧を発生する負荷が接続されていると、
電路101の負荷側電圧は例えば（ア）の様に減衰に、釈
放時間遅延後、遅延回路出力も（ウ）のようにＨ→Ｌと
なる。

これによりフォトカプラ受光部107bはオフ状態となる
が、Ｄ部はすでにパルス出力が無く、コンデンサ181の
電位はＥ部波形の（オ）に示すようにＬレベルのままで
ある。これにより、検出回路出力端子106に接続された
リレー108は励磁されず、主回路素子125が正常状態であ
るかとを示す。

次に主回路素子125が故障した場合について説明す
る。主回路素子125として半導体素子を用いると、定格
を越える電流が流れたときに短絡モードの故障を起こ
す。３相の場合１素子のみの短絡故障時は、他の２素子
により負荷103は正常にオン、オフされ、安全性が確保
することができる。

次に主回路素子125のうち２素子が短絡故障した場合
には、残る正常な１素子がオフしても故障した２素子を
通して欠相状態で負荷103に電流が流れ続け、危険な状
態となる場合がある。

この場合、前記制御回路122からオフ信号（第６図
（イ）のＨ→Ｌ）が出されるとＡ部電圧は（カ）のよう
に欠相（単相）波形となる。遅延時間ののち、遅延回路
路出力が（ウ）のようにＬレベルになるとフォトカプラ
発光部107aがOFFになり、フォトカプラ受光部107bがオ
フ状態になる。これにより平滑回路144のコンデンサ181
は充電可能な状態となり、電圧減衰検知回路143から供
給される第６図の（キ）に示すパルス波形は抵抗180を
介してコンデンサ181に充電され、第６図（７）Ｅのよ
うにコンデンサ181の正極の電位が上昇する。これによ
り駆動回路145のトランジスタ163がONとなり、リレー10
8のコイルは励磁されて主回路素子125が故障状態である
ことを示す。リレー108には図示していないが接点が設
けられている。一例として常開接線を用いる場合には、
この常開接点を上位に設けた回路遮蔽器（図示せず）の
磁気引きはずし装置に接続して、故障検出時にこの回路
遮断器より回路を遮断するようにしてもよい。また、一
例として常閉接点を用いる場合には、この常閉接点を上
位に設けた電磁接触器のコイルに接続し、故障検出時に
この電磁接触器により回路を遮断するようにしてもよ
い。また、これらの接点を利用し、必要に応じて表示灯
の点灯、あるいはブザー灯による警報をおこなってもよ
い。

本実施例によれば、遅延時間を設定する必要がなく、
しかも短絡故障時の負荷電圧の最初のピーク時に動作で
きるので高速である。又、ツェナダイオード等の固定設
定電圧を使用せず。正常時の電圧を基準電圧として使っ
ているので、例えば100V〜200Vという広範囲な電圧に対
して高速に動作できる効果がある。なお、ツェナ電圧を
基準電圧とした場合は、故障時に負荷電圧が基準電圧に
まで減衰する時間が、電圧クラスにより異なるため狭い
範囲の電圧にしか対応できず、例えば100V,200V共用可
能な装置を得ることができない。

本実施例の変形例を第７図〜第９図により説明する。

本実施例の第１の変形例を第７図に示す。

本変形例は、第４図の平滑回路144をラッチ回路146に
したものである。ラッチ回路146は、周知のサイリス
タ、ラッチ用ICなどを使用したものでよい。これによ
り、コンデンサ容量のばらつきによる動作時間のばらつ
きをなくすことができ、正確な動作特性を得ることがで
きる。

本実施例の第２の変形例を第８図に示す。

本変形例は、平滑回路144に比較器182を追加したもの
で、本変形例によれば、高インピーダンス入力であるた
め、コンデンサ181のリップルを小さくする効果があ
る。

本実施例の第３の変形例を第９図に示す。

本変形例は電圧減衰検知回路自体に遅延特性をもた
せ、遅延回路124を用いずに同様の機能を得るものであ
る。本変形例における電圧減衰検知回路148は、制御回
路122のON信号、OFF信号をフォトカプラ107を介して電
源減衰検知回路148に伝達し、この信号によりアナログ
スイッチ190を導通、または非道通の状態にさせて、こ
の状態をアナログスイッチ190と直列に接続された微分
回路を介して他のアナログスイッチ191に伝達して遅延
を得るようにしたものである。

制御回路122からON信号出力時、アナログスイッチ190
のＣ端子はLOWとなり、ｉ−ｏ間は非導通となるので、
アナログスイッチ191のＣ端子もLOWとなり、ｉ−ｏ間非
導通となるため、次段のピークホールド回路コンデンサ
176は抵抗173のピーク電圧に充電される。

次に制御回路122からOFF信号出力時、アナログスイッ
チ190のＣ端子はHighとなり、ｉ−ｏ間は導通となるた
め、アナログスイッチ191のｃ端子は、微分回路コンデ
ンサ194と抵抗193および、195とにより構成された微分
回路により、Highレベルから、漸次電位が下がり、微分
回路時定数による一定時間後にLowとなる。よってアナ
ログスイッチ191のｉ−ｏ間は、ｃ端子がHighの時に導
通、即ち比較器171の非反転入力端子はほぼ０となるの
で、次段のコンデンサ181の電位はほぼ０となり、アナ
ログスイッチ191が非導通となるまで、電圧減衰検知回
路出力を遅延させることができる。

本実施例によれば、負荷電圧、三相２素子短絡、三相
３素子短絡、負荷残留電圧の減衰特性によらず、常に釈
放時間遅延後の負荷電圧の最初のピークで、短絡故障検
出ができるので、例えば100V,200V共用などの広範囲な
電圧に適用可能であり、種々の負荷に対して無調整で高
速動作可能な、汎用性のある故障検出回路を達成できる
効果がある。

本発明の第３実施例を第10図〜第16図により説明す
る。

本実施例は可逆形の電子式コンタクタに本発明を適用
したものである。

従来の故障検出装置は、例えば実開昭61−157214号記
載のように、負荷電圧と導通信号とが不一致の場合に素
子の短絡故障として検出するようになっていた。しか
し、可逆形電子コンタクタの故障検出については配慮さ
れておらず、これを単に可逆形電子式コンタクタに適用
した場合には、例えば、正転時、逆転用接触器は非導通
入力となっているが、負荷電圧は略電源電圧が印加され
ているため、故障検出回路が逆転用接触器に内蔵されて
いるときは、正常であっても故障である信号を発生して
しまうという問題があった。

本実施例は、故障検出回路内蔵の接触器又は各々の接
触器に故障検出回路が設置された場合にあっては、導通
接触器の信号で非導通接触器の故障検出回路の動作を禁
止（ロック）するか、あるいは、正転、逆転の論理和出
力と、負荷電圧の論理（該論理和出力があり、負荷電圧
が零の場合は開放故障、逆の場合は短絡故障）により故
障検出することにより可逆形電子式コンタクタにも適用
し得る故障検出回路を得るものである。

第10図は、本実施例における故障検出回路内蔵のソリ
ッドステートコンタクタの内部ブロック図と可逆接続を
示したのである。正転用コンタクタ201と逆転用コンタ
クタ202とは同一構成であるため、正転用について説明
する。電源回路280は入力回路281、制御回路282に電源
を供給する。入力回路281は例えば交流入力にあっては
リップルを平滑する回路で構成される。制御回路282
は、入力信号が、所定の電圧範囲にあるか否かを判断
し、後段回路の動作、不動作を決定する。制御回路282
の一方の出力はゲート回路283を介し主スイッチング素
子288を導通させ、他方の出力は、遅延回路284を介して
導通、非導通信号を故障検出回路285、可逆インタロッ
ク回路287、および故障検出インタロック回路286へ伝達
する。

今、正転投入スイッチ206がオンしたとすると、可逆
インタロック回路287は端子213、224を介し逆転用コン
タクタ202の入力回路291又は制御回路292又はゲート回
路293のいずれかをロックする。これにより、逆転用コ
ンタクタ202は非導通となる。また、故障検出インタロ
ック回路286は端子212、226を介し、故障検出回路295を
ロックするので、正転用コンタクタ201のみの回路動作
となる。

正転用コンタクタ201の内部回路を第11図に示す。故
障検出回路285はフォトカプラ217を介して遅延回路に接
続されている。なお、故障検出回路285内でD203〜D208
は整流用のダイオード、RY201はリレーで、共通接点215
cと常開接点215a,常閉接点215bとを有している。

第11図において、R201〜211は抵抗器、D201ダイオー
ドブリッジ、D202〜D208はダイオード、C201〜C203はコ
ンデンサ、Q201はトランジスタ、Q202は比較器、Q203は
反転回路、Q204はバッファ、Q205〜Q209はフォトカプ
ラ、211a,211bは制御信号の入力端子、214a,214bは逆転
用コンタクタの可逆インタロック回路からのインタロッ
ク信号の入力端子、212a,212bは故障検出インタロック
回路の出力端子、213a,213bは可逆インタロック回路の
出力端子、216a,216bは逆転用コンタクタの故障検出回
路を不動作状態にロックする信号の出力端子である。ま
た、283a,283b,283cは電路の各相のスイッチング素子28
8のゲート回路である。

本実施例によれば、故障検出回路内蔵のソリットステ
ートコンタクタでも、可逆形であっては互いに他方の故
障検出回路をロックするので、誤検出することがない。

第12図および第13図は、本実施例の実装図を示す図
で、インタロック信号授受端子212a,212b,213a,213b,21
4a,214b,216a,216bはプリント基板実装用のリセプタク
ル215とし、フラットケーブル253で他方のリセプタクル
252と接続するものである。

本実施例によれば、非可逆形にあっては、単体でその
まま使用でき、可逆形にあってはコネクタで簡単にイン
タロックを得ることができると共に、ねじ端子に比べ実
装スペースを小さくすることができる。

本実施例の第１変形例を第14図、第15図に示す。

本変形例は、正転用コンタクタ、逆転用コンタクタを
同一のヒートシンク上に取り付け、インタロック信号等
の授受を互いに対向して設けられたフォトダイオードお
よびフォトトランジスタにより行うよう構成したもので
ある。

本変形例によれば、正転用コンタクタと逆転用コンタ
クタとを隣接して設けるだけでインタロックをとること
ができる。

本実施例の第２変形例を第16図に示す。

本変形例は、可逆用故障検出ユニット208を別置した
もので、正転入力、逆転入力の論理和出力と、負荷電圧
との論理で、検出するもので、該論理和出力がなく、負
荷電圧がある場合に短絡故障と検出するよう成したもの
である。

本変形側によれば、検出回路が一つで良いため、経済
的である。

本実施例によれば、可逆形の場合でも主スイッチング
素子の故障検出ができるので、システムの安全性を高め
る効果がある。

〔発明の効果〕

本発明によれば、広範な電圧範囲で使用可能で異なる
電圧範囲にわたって製品を共用することが可能な電路状
態検出装置およびそれを用いた電気装置を得ることがで
きる。

【図面の簡単な説明】

第１図は本発明の第１実施例における電路状態検出装置
の構成を示す電気回路図、第２図（Ａ），（Ｂ）はそれ
ぞれ本実施例における比較器の入力波形および出力波形
を示す図、第３図（Ａ），（Ｂ）はそれぞれ電路が正常
な場合および電路が欠相した場合における電路状態検出
装置の入力波形と出力波形とをそれぞれ示す図、第４図
は本発明の第２実施例における電路状態検出装置を故障
検出回路に用いた電子式コンタクタの構成を示すブロッ
ク図、第５図は本実施例における故障検出回路部の具体
的構成を示す電気回路図、第６図（ア）〜（オ）は正常
な場合における第５図Ａ〜Ｅ部の波形をそれぞれ示す
図、第６図（カ）〜（ク）は故障時における第５図A,D,
E部の波形をそれぞれ示す図、第７図は本実施例の第１
変形例の主要部を示すブロック図、第８図は本実施例の
第２変形例の主要部を示す電気回路図、第９図は本実施
例の第３変形側の主要部を示す電気回路図、第10図は本
発明の第３実施例における電路状態検出装置を用いた故
障検出回路を備えた可逆インタロック付電子式コンタク
タの構成を示すブロック図、第11図は本実施例の主要部
の構成を示す電気回路図、第12図は本実施例実装時の各
端子間の配線を示す電子回路図、第13図は本実施例の実
装状態を示す斜視図、第14図、第15図はそれぞれ本実施
例の第１変形例の主要部を示す平面断面図および正面断
面図、第16図は本実施例の第２変形例を示す電気回路図
である。 10、110:電圧発生手段、12、112:電圧保持手段、16:判
別手段、104、285、295:故障検出回路、125、288、298:
開閉手段、144:制御手段、145:出力手段、171、Q2:比較
手段

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】３相の電路の電圧を検出してその正常時の
   電圧に実質的に比例した第１の電圧を発生して保持する
   電圧保持手段と、前記電路の現在の電圧に実質的に比例
   した第２の電圧を発生する電圧発生手段と、前記第１の
   電圧と前記第２の電圧とを比較する比較手段と、該比較
   手段の出力が供給されるよう接続された判断手段とを備
   え、前記比較手段は前記第２の電圧値の前記第１の電圧
   値に対する比率が高レベルのときに電路がON状態である
   信号を発生するとともに、前記第２の電圧値の前記第１
   の電圧値に対する比率が低レベルのときに電路がOFFで
   ある信号を発生し、前記判断手段は前記第２の電圧値の
   前記第１の電圧値に対する比率が高レベルのときおよび
   低レベルのときに電路が正常であると判断し、前記第２
   の電圧値の前記第１の電圧値に対する比率が中レベルの
   ときに電路が異常であることを判断するよう構成された
   ことを特徴とする電路状態検出装置。
2. 【請求項２】３相の電路に接続されて制御信号によりON
   状態およびOFF状態のいずれか一方となるよう制御され
   る開閉手段と、該開閉手段の２次側に設けられて該開閉
   手段の故障を検出する故障検出回路とを備えてなる電気
   装置において、前記故障検出回路は前記電路の電圧を検
   出してその正常時の電圧に実質的に比例した第１の電圧
   を発生して保持する電圧保持手段と、前記電路の現在の
   電圧に実質的に比例した第２の電圧を発生する電圧発生
   手段と、前記第１の電圧と前記第２の電圧とを比較する
   比較手段と、該比較手段の出力を前記開閉手段の制御信
   号に基づいて制御する制御手段と、該制御手段の出力に
   基づいて出力を発生する出力手段とを備え、前記比較手
   段は前記第２の電圧値の前記第１の電圧値に対する比率
   が高レベルのときに電路がON状態である信号を発生する
   とともに前記第２の電圧値の前記第１の電圧値に対する
   比率が低レベルのときに電路がOFFである信号を発生す
   るよう構成され、前記制御手段は前記開閉手段をOFFに
   する制御信号が前記制御手段に与えられたときに前記比
   較手段の出力を前記出力手段に伝達するよう構成され、
   該出力手段が出力を発生することにより前記開閉手段の
   異常を検出するよう構成されたことを特徴とする電気装
   置。