JP2667390B2 - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JP2667390B2 JP2667390B2 JP61152821A JP15282186A JP2667390B2 JP 2667390 B2 JP2667390 B2 JP 2667390B2 JP 61152821 A JP61152821 A JP 61152821A JP 15282186 A JP15282186 A JP 15282186A JP 2667390 B2 JP2667390 B2 JP 2667390B2
- Authority
- JP
- Japan
- Prior art keywords
- strip
- mask
- conductive layer
- layer
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/01—Manufacture or treatment
- H10D44/041—Manufacture or treatment having insulated gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0198—Integrating together multiple components covered by H10D44/00, e.g. integrating charge coupled devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、一般に、互いに協働する第1組の導電性ス
トリップの下に第1組のストリップの形でイオン注入さ
れたドーピング剤を有する半導体装置を製造する方法に
関する。このような方法は、電荷結合デバイスの製作に
有用である。 〔従来の技術〕 固体撮像デバイスは、ピクセル、すなわち、絵素によ
り吸収されたフォトン(光量子)に対して応答して少数
のキャリヤーを集める半導体絵素を特徴とする。このよ
うにして発生せしめられた電荷は、それらを電位のくぼ
み(ポテンシャル井戸)の中に集めることによって蓄積
される。蓄積された電荷は、よく知られているように、
行および列のシフトレジスタにより出力回路の中に転送
され、このことによって電荷の転送が達成される。ま
た、電荷結合デバイス(以下、「CCD」と記す)は、好
ましい形態の固体撮像デバイスであり、そして本発明は
特にこの装置を製造することに関する。さらに詳しく
は、CCDは、MOSキャパシタを特徴とし、好ましくはイオ
ン注入によりつくられた埋め込みチャンネルを特徴とす
る。CCD撮像デバイスが高度に効率的であるか否かは、
イオン注入および対応する電極の形成によって支配され
る。 さらに詳しくは、2相の電荷結合デバイスの分野にお
いて、イオン注入されたストリップによって形成された
ポテンシャル井戸とその上に存在する電極との間のエッ
ジが整合されるように、装置を製造することが必須であ
る。これに失敗すると、迷走ポテンシャル井戸および電
荷の効率的な送出に対するバリヤーが生成し、そして装
置の性能は低下する。 米国特許第4,035,906号にはCCDを形成する方法が記載
されている。ここで、第1組の注入ストリップのイオン
注入に際して用いられたマスクは、その使用後に除去さ
れ、そして第1組のポリシリコンのストリップの形成に
は用いられない。その代りに、ポリシリコンのストリッ
プは、前記注入ストリップに関して千鳥パターンで配置
されるように、アライメントマーク(図示せず)によっ
て位置決めされる(第2C図および第2D図を参照)。これ
を行うためには、分離酸化工程(第2C図および第2D図の
間)の間に下地の基板の中に拡散させることによって、
注入されたイオンを、ポリシリコンのストリップで被覆
された注入基板の部分に含まれないようにすることが必
要である。この方法は、しかし、内方への拡散をコント
ロールすることが困難であるので、十分とは言えない。
あるn型ドーピング剤は、それを必要としない酸化物の
中に残留する。以下でさらに詳しく説明するように、ド
ーピング剤は、下地の電極のまさにそのエッジ(へり)
に、下方および外方の両方に、過度に拡散する傾向があ
るということは、いっそう重大な欠点である。これは、
第1組の電極ならびにそれに隣接して形成された第2組
の電極の両方のポテンシャル井戸を不所望な形で変更さ
せる。この望ましくない電位の変更は、電荷の転送を非
効率的とする傾向を有している。 したがって、このような技術において、外の拡散(ア
ウト・ディフュージョン)を精確にコントロールするこ
とは困難である。これらの困難は、CCDの寸法が減少す
るにつれて悪化し、集積回路の寸法が全体的に減少する
ことにより、1つの工程が必要となる。すなわち、分離
酸化層が薄くなることは酸化時間がより短くなることを
意味し、こうして、外の拡散を必要に応じて精確に停止
させることに対する感度がより高くなることを意味す
る。 〔発明が解決しようとする課題〕 本発明が解決しようとする課題は、したがって、例え
ばCCDのような半導体装置を製作する時に、半導体基板
における注入されたバリヤーのエッジをその上に存在す
る電極のエッジと精確に整合させること(エッジアライ
メント)を可能とすることである。このことは、第1図
を参照することにより、より明らかとなるであろう。 第1図は、従来の技術の問題点を示す。注入されたド
ーピング剤5は、酸化物層6の中から外に拡散すると
き、第1ポリシリコンのストリップ8のエッジ部分7に
隣接する部分において過度に拡散し、基板中に図示され
たポテンシャル井戸の中に望ましくないへこみD1をつく
る傾向がある。さらに、過度の拡散は、参照番号9で示
すように外方にむかって起こって、第1ストリップに隣
接して形成される第2電極ストリップの井戸の中に望ま
しくないへこみD2をつくる。 〔課題を解決するための手段〕 本発明によれば、注入されたドーピング剤からなる精
確に位置合わせされたストリップを半導体基板の内部に
形成して、得られた注入ストリップの上に導電性ストリ
ップを有する半導体装置を製造する方法であって、下記
の工程: a)半導体基板(10)の上に導電性材料を付着させて導
電性層(14)を形成し、 b)前記導電性層(14)の上にパターン化されたマスク
(16,20,30)およびマスク(30)のテイル部(34)を形
成し、その際、前記マスク(16,20,30)およびテイル部
(34)のパターンにより、前記導電性層(14)におい
て、複数の、互いに間隔を置いて位置する第1ストリッ
プ部分をみぞ(40)の形で露出させ、 c)前記マスク(16,20,30)およびテイル部(34)によ
り露出された導電性層(14)のみぞ(40)を通してドー
ピング剤のストリップ(52)を前記基板(10)にイオン
注入し、 d)前記マスクの一部(20,30)及びテイル部(34)を
除去して、前記基板(10)のうちの、注入されたドーピ
ング剤のストリップ(52)の1つを含有する部分に対応
して形成されたみぞ(40)およびそのみぞ(40)に隣接
する部分(54,56)を含む前記導電性層(14)を露出さ
せ、 e)残されたマスク(16)の間の前記露出導電性層(1
4)の上に、下記の工程f)およびg)を実施する時に
残置させるのに有効な物質または膜厚の第2のストリッ
プ(60)を形成し、 f)前記マスク(16)を除去して、その下に存在する導
電性層(14)を露出させ、 g)上記のような下地の導電性層(14)のうちの前記第
2のストリップ(60)で被覆されていない部分をエッチ
ングにより除去してみぞ(65)を形成し、そして h)前記基板(10)上のみぞ(65)の間に前記導電性層
(14)から形成せしめられた導電性ストリップ(70)を
酸化してそのストリップ(70)の周囲に分離酸化物被膜
(90)を形成すること、 を含むことを特徴とする半導体装置の製法が提供され
る。 〔発明の実施の形態〕 以下、ポリシリコンからなる電極ストリップを使用し
た、2相または仮想の相の型のCCDの構成を参照して説
明する。さらに、本発明は、装置がCCDであるか否かあ
るいは電極がポリシリコンであるか否かにかかわらず、
バリヤーの注入物(またはp型チャンネル装置のための
井戸注入物)を導電性電極ストリップの下に必要とし、
ここで注入物と電極ストリップが精確に整合される、い
かなる装置にも適用可能である。例えば、本発明は、例
えば4相のCCDまたは横のオーバーフロードレインをも
つCCDを製作する時、注入されるドーピング剤をゲート
のエッジとセルフアライメントしなければならないよう
ないかなる場合においても有用である。 注入された部分と、第1相の導電性ストリップとの適
切なエッジの整合は、部分的には、導電性ストリップの
エッジを位置決めするために有効なマスクエッジとし
て、イオン注入に使用されるマスキング材料の一部を使
用することによって達成される。 本発明方法の各工程は、第2A図〜第2K図の好ましい実
施態様によって例示される。半導体基板10、最も好まし
くは、埋め込まれたn型チャンネル(図示せず)を有す
るp型単結晶シリコンは、その上に生長したゲート酸化
物の層12を有する(第2A図を参照)。次いで、シリコ
ン、例えばドーピングしたポリシリコンからなる全面の
導電性層14を付着させ、次いで、第2B図に示されるよう
に、Si3N4からなる第1の全面的マスク層16を付着させ
る。導電性層14および第1マスク層16の付着は、慣用の
手順に従って行われるので、ここでのより詳しい説明は
不必要であろう。次いで、酸化物、例えば付着させた酸
化物からなる第2の全面的マスク層18を、適当なイオン
マスキング深さまで、好ましくは約5000Åまで、付着さ
せる。第1マスク層16および第2のマスク層18を、常用
のフォトレジストおよびエッチング技術を使用してパタ
ーニングしてマスクストリップ20を形成し、その下方に
下地として存在する導電性層14の露出された部分を残
す。マスクストリップ20は、好ましくは平行であり、そ
れらの間には所定の間隔が存在している。 その後、適当な物質からなる第3マスク層30を、その
層を平坦化しない厚さで、全体に付着させる。すなわ
ち、付着せしめられた第3マスク層30のうちマスクスト
リップ20と接触している部分32は、好ましくは、同じ第
3マスク層30であってこのようなマスクストリップ20間
に存在する部分よりも、図示されるように、距離yだけ
盛り上っている。このような盛り上り部分の高さは、第
3マスク層30の点線の部分をエッチング除去した場合に
(第2B図参照)、マスクストリップ20の下に向かう側の
厚さが大きいためにテイル(尾)部分34が残るように、
選択される。距離yの代表的な例は、5000Åである。第
3マスク層30の形成のためには、このような性質をもつ
任意の物質、例えば化学的気相成長によるSiO2が有用で
あり、これは5000Åの公称厚さで被覆したとき、距離y
の盛り上り部分(突出部)を生成する。さらに、第3マ
スク層30を形成するこの物質は、その物質により形成さ
れるテイル部分34において十分なホウ素イオン停止力を
有するべきである(第2C図参照)。 図示の点線部分を除去するため、上記のような物質の
ためのエッチング技術が適当である(第2B図参照)。例
えば、露光しかつ現像したフォトレジスト(図示せず)
を介した反応性イオンエッチングまたはプラズマエッチ
ングを用いることができる。このようなエッチングの1
つの特徴は、ポリシリコンが、このようなエッチングに
ついて完全なエッチング停止剤(エッチ・ストップ)と
して作用しないかぎり、ポリシリコンからなる導電性層
14においても同様にみぞ(凹部)40が形成されるという
ことである。このようなみぞは好ましくは約100Å以下
である。 第3マスク層30のためにSiO2を使用しかつその上にフ
ォトレジストを適用する代りに、もしも使用するフォト
レジストが十分なイオン停止力を有して注入されるホウ
素を半導体基板10に到達させない場合、第3マスク層30
は、それ自体そのフォトレジストであることができる。 この時点で、第1イオン注入工程のためのマスクは完
全にパターニングされる。第1組のバリヤーストップの
イオン注入は、適当なドーピング剤、例えばホウ素を常
法に従ってイオン注入することにより、矢印50で示すよ
うに、実施される(第2C図参照)。常法に従って加えら
れる注入エネルギーは、ホウ素が半導体基板10およびゲ
ート酸化物層12の界面より下に注入されるように、すな
わち、所望のバリヤー領域の半分を構成するように、選
択される。通常、例えば200KeVもしくはそれ以下のエネ
ルギーで十分である。イオン注入完了後のストリップは
破線52で示されている。しかしながら、酸化物からなる
第3マスク層30およびマスクストリップ20によりつくら
れたマスクは、ドーピング剤が半導体基板10中およびそ
の下地のポリシリコンからなる導電性層14中へ注入され
るのを防止することにおいて有効である。こうして、イ
オン注入されたストリップはみぞ40と一致しかつ整合
し、そしてこの装置のそれらの部分における電位(ポテ
ンシャル)を変更する。 その後、前述のマスクのSi3N4(参照番号16)以外の
すべての部分を除去する。これは、例えば、緩衝HF溶液
を用いて付着酸化物を除去することによって容易に達成
される。これは、ポリシリコンのみぞ40の部分ばかりで
なく、前に第3マスク層30の酸化物と接触していた、そ
れに隣接する部分54および56(第2D図参照)をも露出さ
せる。耐エッチング性の物質、例えば熱的に成長させた
SiO2または金属のケイ素化物のストリップ60を、これら
の露出された表面部分(参照番号40,54および56)の上
に形成して、ポリシリコンのパターニング時にエッチン
グ剤に対向する手段として作用させる。このような酸化
物等のストリップは、ポリシリコンが注入されたストリ
ップ52の位置をパターニングするために前に使用された
大きいマスクの部分(第1マスク層16)によりおおわれ
ていない場所に、形成される。ストリップ60を形成する
ためには、常用の方法が有用である。ストリップ60が金
属ケイ素化物である時、これは、その金属ケイ素化物の
金属、例えば、Tiの層を全体に付着することによって達
成される。次いで、この装置を十分な温度でアニーリン
グして、その金属が露出したポリシリコン層と接触して
いる場所だけにおいて、ケイ素化物を生成させる。次い
で、反応しなかった金属をエッチングにより除去して、
第2D図のようなプロファイルを得る。 その後、前述のマスクの保持されていた部分(参照番
号16)を、例えば熱H3PO4によりあるいは高度に異方性
の反応性イオンのエッチングにより、除去する。この除
去により、SiO2等のストリップ60間のポリシリコンが適
当なエッチング剤にさらされるが、ストリップ60は、エ
ッチング剤に対して抵抗性でありかつ下地のポリシリコ
ンを保護する。このような適当なエッチング剤は、プラ
ズマおよび反応性イオンエッチングプロセスを包含す
る。第2E図および第2F図は、ストリップ60間のこのよう
な露出せる導電性ポリシリコンをエッチング除去した結
果を示す。形成されるみぞ65は、ストリップ60をわずか
にアンダーカットしてもよい。導電性ポリシリコンのス
トリップ70が後に残る。 第2F図は、このようなストリップ60および70の特徴お
よび寸法をいっそう明瞭に示すためのものである。スト
リップ60の全体の幅は“x"である。エッチングは、スト
リップ70の1つの側に表面75を生成する。使用するエッ
チング剤に依存して、表面75は保護用のSiO2等のストリ
ップ60をアンダーカットし、そして表面75の垂直部分か
ら測定したアンダーカットの程度は、“x′”である。
イオン注入ストリップ52は、幅“w"を有する。ストリッ
プ52のエッジ80は、表面75の垂直部分との垂直方向の整
合部位から距離w′だけ離れるであろう。前述の寸法の
代表的値は、次の通りである: x=2〜20μm w=1〜7μm x′=0〜3000Å w′=500〜2000Å (もしもアンダーカットを形成しないエッチング法を用
いるならば、x′は0である。) 次いで、ストリップ60は、例えばこのようなストリッ
プが二酸化ケイ素である時、エッチング剤として緩衝HF
を使用して除去できる。もしもストリップ60が金属ケイ
素化物である時、それらは保持され得る。 その後、ポリシリコンのストリップ70の全体を、それ
ぞれ、例えば適当な雰囲気中で加熱することによって、
酸化する。代表的な例は、ストリップ70をH2Oを含有す
る周囲雰囲気中で約950℃の温度に約20分間加熱するこ
とである。これにより、分離酸化物の被膜90が得られる
(第2G図参照)。このような加熱を通じて、ストリップ
52のエッジ80を加熱の苛酷性に依存して外方にわずかに
拡散させ、そして壁の表面75の傾斜を変化させることが
可能である。この種の加熱工程を採用した大部分では、
拡散の完了後、エッジ80をポリシリコンのストリップ70
の表面75の垂直部分に比較して、エッジ80において依然
としてエッジの整合が存在する(第2G図参照)。 みぞ40は、表面75に向かって延在してもよく、さもな
ければ、第2G図に示すように、その手前で停止すること
ができる。前者の場合において、酸化工程後のイオン注
入ストリップ52のエッジと、壁の表面75のエッジとの間
の垂直方向の整合の差は無視することができる。 注入マスクについておよび/またはポリシリコンのス
トリップ70の形成に使用するエッチング剤抵抗性材料に
ついて、別の変更を用いることができる。耐エッチング
性のストリップ60の形成のために付着する金属がもしも
タングステンであり、かつ第2マスク層(ストリップ)
18が最初に記載のようにSiO2として残る時、タングステ
ンは、400〜500℃においてWF6蒸気の中から、露出した
ポリシリコンの表面部分(参照番号40,54および56)の
上にのみ析出するであろう。SiO2のマスクストリップ20
および第1マスク層(ストリップ)16を除去すると、ポ
リシリコンと接触するタングステンが上記のような表面
部分40,54および56にのみ残る。引き続いてエッチング
すると、第2E図に示す結果が得られる。すなわち、ここ
で、ストリップ60はタングステンであり、そして第2G図
の結果を与える酸化工程に先がけて除去される。 この時点で、第1組の注入バリヤーストリップのみ
が、それに対応するその上に存在する電極とエッジ整合
している。2相CCDは第2組を必要とする。第2組の注
入物およびその上に存在する電極は、次のようにして整
合される:第2H図に示されるように、マスク層100は第2
B図の第3マスク層30と実質的に同じ方法で、全体に付
着される。このマスク層100の材料は第3マスク層30と
同じようにパターニングされる。イオン注入を矢印110
(第21図参照)で示すように実施して、マスク層100の
材料で覆われていない半導体基板10の部分においてのみ
イオン注入ストリップ120を形成する。(第2注入のた
めの注入エネルギーは第1注入のそれよりも例えば約15
0eVだけ低いので、露出したポリシリコンのストリップ7
0の下において注入は起こらない。)次いで、ストリッ
プ状のマスク層100を除去する(第2J図参照)。次い
で、第2組のポリシリコンのストリップをまず全体の層
として付着させ、次いでこれをパターニングして間隔を
置いたストリップ130を残す(第2K図参照)。イオン注
入ストリップ120は、マスクとしてストリップ70を使用
するそれらの注入形成のため、ポリシリコンのストリッ
プ70の外側の表面と自動的にエッジ整合され、また、そ
のため、これらのイオン注入ストリップ120は、それら
のエッジ122において、電極としてのストリップ130のそ
れぞれのエッジと垂直に整合される。 第1組のストリップ70を共通のターミナル270に配線
し、一方、第2組のストリップ130を共通のターミナル3
30に配線し、こうして2相のCCDを完成する。 いったん適切なエッジの整合が第1組の注入ストリッ
プおよびそれらのそれぞれの上に横たわる電極について
達成されると、仮想の相の電極の構成は、第1のこのよ
うに形成した電極の組のみを用いて、そして常用のセル
フアライメント技術を使用して、具備することが可能で
ある。これは、第2J図に示すように完結する方向でプロ
セスを実施し、そして下記のような追加の工程を行うこ
とにより、達成される: 1)全体の露出したみぞ400(第2J図参照)を通してイ
オン注入を行い、みぞ400の全長に延びる受容体のドー
ピング剤、例えばホウ素のストリップ410を注入形成す
る(第3図参照)。 2)次いで、任意の加熱工程、例えば950℃において30
分間の加熱工程を実施する。これは、ストリップ120お
よび410を基板中により深く拡散させるためのものであ
る。これにより、線分510で示す一連の段階状ポテンシ
ャル井戸が得られる。 以上の説明から当業者が容易に理解することができる
ように、本発明の方法は、注入されたバリヤーを横のオ
ーバーフローのドレインとの関連においてエッジ整合す
るために使用できる。このようなエッジ整合を経て製造
されたCCD装置の構造は、第4図に示されている。すな
わち、第4図の装置は、先の第2A図〜第2G図を参照して
ポリシリコンのストリップ70からの電極の形成に関して
説明したものと同様な手法を使用して製造することがで
きる。また、したがって、図示の装置の製造に際して用
いるマスキングプロセスは第2D図〜第2F図に図示のもの
に同様であり、その結果は第2G図に図示のものに同様で
ある。より具体的には、ポリシリコンのうね630(電極
として)を第4図に図示のように形成するため、第2D図
〜第2E図のプロセスに準じて、耐エッチング性の物質、
例えば熱的に成長させたSiO2または金属のケイ素化物の
ストリップをポリシリコン上の所定の領域に形成して、
電極形成のためのポリシリコンのパターニング剤に対抗
する手段として作用させる。 再び第4図のCCD装置を参照すると、基板610の部分60
0は、電源(図示せず)に接続された、注入されたドレ
インである。層620は分離酸化物層であり、そしてバッ
クグラウンドにおいて認められる盛り上ったうね630
は、CCD電極の1つを構成するところの、酸化物被覆ポ
リシリコンのストリップである。先にも説明したよう
に、第2A図〜第2K図を参照した前述の方法とは、注入ド
レインとしての部分600のエッジ632をオリシリコンのス
トリップのエッジ634とエッジ整合するのに有効であ
る。注入バリヤーとしての部分640は、うね630の下方の
領域からドレイン600中に過剰の電荷が流入する際のし
きい値を調整するように作用する。このようにして形成
された注入物は、基板610の「内部に」破線で示されて
いる。 第5図のCCD装置は参考例である。図示の製造方法
は、テイル部分を用いていない点で本発明方法と区別さ
れるものである。図示の態様では、しかし、注入された
ドーピング剤のストリップの横方向の拡散を起こすよう
な引き続く加熱を最小とすることができるであろう。な
お、第5図において、前述のものに類似する部分には第
一の参照番号を付与し、但し、区別のため、それらの番
号に添字“a"を付加している。こうして、ポリシリコン
の導電性層14aは、前述の場合と同様に、マスクストリ
ップ20aを有する。次いで、多層レジストマスクを使用
する。この多層マスクは、このようなマスクにおいて通
常行われているように、平坦化層640、バリヤー層650、
例えばスピン−オン−ガラス、そして比較的に薄いフォ
トレジスト層660からなる。第1層としてのフォトレジ
スト層660を露光および現像し、そしてバリヤー層650を
エッチングすることにより、平坦化層640を異方的にエ
ッチングして、第5図に示すような構成を得ることがで
きる。これに引き続く残りの処理工程は、前述の実施態
様の手順に準じて、ストリップの除去に適切なエッチン
グ剤を使用して実施することができる。 下方の注入されたドーピング剤のストリップとエッジ
が整合したポリシリコンのストリップ70を形成するため
に、さらに他の方法を利用することもできる。この方法
は、第6〜8図に示されている。前述のものに類似する
部分には同一の参照番号を付与し、但し、区別のため、
それらの番号に添字“b"を付加している。この方法は、
前述の実施態様の第2A〜2C図と同一の工程を用いて出発
するが、しかし、導電性層14bは、ゲート酸化物層12b上
に形成されたシリコン、例えば非晶質シリコンの非常に
薄い層(1000Åもしくはそれ以下)であり、そしてマス
クストリップ20bは好ましくはすべてSi3N4である。この
時点で、ポリシリコンまたは非晶質シリコンのストリッ
プ700をマスクストリップ20b間に露出したゲート酸化物
層12bおよび導電性層14b上に付着させる。最も重要なこ
とには、これらのストリップ700は、後述するエッチン
グの際に残留するために十分な厚さを有する。Si3N4上
ではなくてこれらの位置におけるシリコンの優先的な付
着は、約1/100バールの圧力においてSiCl4+H2からシリ
コンを蒸着させることによって得ることができる。付着
されたシリコンは、すでにドーピングされていてもよ
く、あるいは、イオン注入によってドーピングを達成す
ることができる。その後、マスクストリップ20bを選択
的にエッチング除去する(第7図参照)。この時点にお
いて、ストリップ700間に露出された導電性層14bの部分
をプラズマまたは反応性イオンエッチングによりエッチ
ング除去する。ストリップ700は導電性層14bに比べて十
分な厚さをもつので、このエッチング工程の結果、スト
リップ700の破線の部分(第8図参照)のみが除去され
る。 その後、前述の実施態様の処理工程が、CCDを完成さ
せるために有用である。 別法によれば、もしもマスクストリップ20bがSiO2か
らなり、そしてリフト−オフ法のために十分に厚いなら
ば、シリコンのストリップ700をそのマスクストリップ2
0bの上およびそれらの間の両方に付着させることができ
(図示せず)、そしてマスクストリップ20bをエッチン
グ除去する時に、そのマスクストリップ20b上の部分を
除去する。 〔実施例〕 次の具体的実施例により、本発明をさらに説明する。 第2A〜2D図に示す手順に従い、膜厚が500ÅであるSi3
N4の第1マスク層(ストリップ)16を3500Åのポリシリ
コンの導電性層14の上に形成した。その後、SiO2の第2
マスク層(ストリップ)18を厚さ5000Åで付着した。次
いで、反応性イオンのエッチングを用いて、これらをマ
スクを通してエッチングしてマスクストリップ20を形成
し、次いで膜厚5000Åで付着したSiO2からなる第3マス
ク層30で被覆した。前述のように露光しかつ現像したフ
ォトレジストのマスクを通して、第3マスク層30を反応
性イオンでエッチングしてテイル部分34を残した。ドー
ピング剤の注入は、ホウ素を用いて200KeVのエネルギー
および3μmの酸化物ストリップ(第3マスク層30の一
部分)32間の露出ギャップで行った。次いで、付着した
酸化物層を緩衝HFエッチング剤で除去し、薄いSi3N4ス
トリップを残した。緩衝HFエッチング剤にさらされて残
ったポリシリコンを酸化することによって、エッチング
剤に抵抗性のストリップ60を形成した。その後、窒化物
の第1マスク層(ストリップ)16を150℃において30分
間リン酸で除去し、そして露出したポリシリコンのスト
リップをSF6含有プラズマエッチング法によりエッチン
グした。 比較の目的で、米国特許第4,035,906号の第2A〜2F図
の方法を実施して、上記の如く製造したものに類似する
CCDを製造した。すなわち、いくつかの25Ω−cmのp型
ウエハーを標準のゲッターリングおよびチャンネルスト
ップ法により処理した。その後、リンをブランケット法
で1.2×1012cm2の濃度において150KeVのイオン注入によ
り注入して、埋め込みチャンネル構造体を形成した。 次いで、膜厚1000Åの二酸化ケイ素の層を、湿った周
囲雰囲気中で950℃において成長させた。この上にフォ
トレジスト層を付着し、そしてパターニングした。ヒ素
をこの酸化物の中に、レジストを通して1.3×1013cm-2
の濃度で、米国特許4,035,906号の第2B図の条件を反復
して注入した。次いで、フォトレジストのストリップを
除去した。 次に、ポリシリコンの層を620℃で全体に付着させ、
そしてリンを900℃で3分間ドーピングした。次いで、
ポリシリコン層をパターニングして、米国特許第4,035,
906号の第2C図のそれを本質的に反復した構造体を形成
した。 その後、ポリシリコンストリップ間の酸化物層をエッ
チングして、ポリシリコンストリップ間のAs注入物を除
去した。エッチング工程に引き続いて、分離酸化物を形
成して、そして残るAs注入物を基板中に拡散させた。こ
れは次のようにして達成した。すなわち、米国特許第4,
035,906号の第2D図に示される条件を反復して、ウエハ
ーを湿った周囲雰囲気中で950℃に20分間加熱した。 最後に、第2相の電極を米国特許第4,035,906号に記
載されるようにして作り、そして1050℃における最後の
アニーリングを30分間実施して、Asを基板の中にさらに
進入させた。 望ましくない捕捉壁の存在または不存在を、本発明の
上記実施例および比較例の両者について、次の手順によ
って決定した。 0ボルトのゲート電圧において、比較ウエハーの相1
の貯蔵区域は12.8eVであることがわかった。相1の移送
区域において、電位は5.2eVであった。相1の貯蔵区域
と相2の転送区域との間の境界に、ほぼ3eVの深さおよ
び1μmの井戸が存在した。この後者は劣った電荷の転
送高率を生成した。 対照的に、本発明の上記実施例は、相1の貯蔵区域と
相2の貯蔵区域との間に、あるいは相1の転送区域と相
2の貯蔵区域との間に、このような境界の井戸をもたな
いことがわかった。 〔発明の効果〕 本発明の有利な技術的効果は、先行技術を用いて可能
であったよりも、いっそう効果的な注入ドーピング剤と
その上に重なる電極とのエッジの整合(エッジアライメ
ント)が得られるということである。 本発明の関連する有利な技術的効果は、望ましくない
電子捕捉井戸を排除することにより、効率が増大したCC
Dを製造する方法が提供されるということである。
トリップの下に第1組のストリップの形でイオン注入さ
れたドーピング剤を有する半導体装置を製造する方法に
関する。このような方法は、電荷結合デバイスの製作に
有用である。 〔従来の技術〕 固体撮像デバイスは、ピクセル、すなわち、絵素によ
り吸収されたフォトン(光量子)に対して応答して少数
のキャリヤーを集める半導体絵素を特徴とする。このよ
うにして発生せしめられた電荷は、それらを電位のくぼ
み(ポテンシャル井戸)の中に集めることによって蓄積
される。蓄積された電荷は、よく知られているように、
行および列のシフトレジスタにより出力回路の中に転送
され、このことによって電荷の転送が達成される。ま
た、電荷結合デバイス(以下、「CCD」と記す)は、好
ましい形態の固体撮像デバイスであり、そして本発明は
特にこの装置を製造することに関する。さらに詳しく
は、CCDは、MOSキャパシタを特徴とし、好ましくはイオ
ン注入によりつくられた埋め込みチャンネルを特徴とす
る。CCD撮像デバイスが高度に効率的であるか否かは、
イオン注入および対応する電極の形成によって支配され
る。 さらに詳しくは、2相の電荷結合デバイスの分野にお
いて、イオン注入されたストリップによって形成された
ポテンシャル井戸とその上に存在する電極との間のエッ
ジが整合されるように、装置を製造することが必須であ
る。これに失敗すると、迷走ポテンシャル井戸および電
荷の効率的な送出に対するバリヤーが生成し、そして装
置の性能は低下する。 米国特許第4,035,906号にはCCDを形成する方法が記載
されている。ここで、第1組の注入ストリップのイオン
注入に際して用いられたマスクは、その使用後に除去さ
れ、そして第1組のポリシリコンのストリップの形成に
は用いられない。その代りに、ポリシリコンのストリッ
プは、前記注入ストリップに関して千鳥パターンで配置
されるように、アライメントマーク(図示せず)によっ
て位置決めされる(第2C図および第2D図を参照)。これ
を行うためには、分離酸化工程(第2C図および第2D図の
間)の間に下地の基板の中に拡散させることによって、
注入されたイオンを、ポリシリコンのストリップで被覆
された注入基板の部分に含まれないようにすることが必
要である。この方法は、しかし、内方への拡散をコント
ロールすることが困難であるので、十分とは言えない。
あるn型ドーピング剤は、それを必要としない酸化物の
中に残留する。以下でさらに詳しく説明するように、ド
ーピング剤は、下地の電極のまさにそのエッジ(へり)
に、下方および外方の両方に、過度に拡散する傾向があ
るということは、いっそう重大な欠点である。これは、
第1組の電極ならびにそれに隣接して形成された第2組
の電極の両方のポテンシャル井戸を不所望な形で変更さ
せる。この望ましくない電位の変更は、電荷の転送を非
効率的とする傾向を有している。 したがって、このような技術において、外の拡散(ア
ウト・ディフュージョン)を精確にコントロールするこ
とは困難である。これらの困難は、CCDの寸法が減少す
るにつれて悪化し、集積回路の寸法が全体的に減少する
ことにより、1つの工程が必要となる。すなわち、分離
酸化層が薄くなることは酸化時間がより短くなることを
意味し、こうして、外の拡散を必要に応じて精確に停止
させることに対する感度がより高くなることを意味す
る。 〔発明が解決しようとする課題〕 本発明が解決しようとする課題は、したがって、例え
ばCCDのような半導体装置を製作する時に、半導体基板
における注入されたバリヤーのエッジをその上に存在す
る電極のエッジと精確に整合させること(エッジアライ
メント)を可能とすることである。このことは、第1図
を参照することにより、より明らかとなるであろう。 第1図は、従来の技術の問題点を示す。注入されたド
ーピング剤5は、酸化物層6の中から外に拡散すると
き、第1ポリシリコンのストリップ8のエッジ部分7に
隣接する部分において過度に拡散し、基板中に図示され
たポテンシャル井戸の中に望ましくないへこみD1をつく
る傾向がある。さらに、過度の拡散は、参照番号9で示
すように外方にむかって起こって、第1ストリップに隣
接して形成される第2電極ストリップの井戸の中に望ま
しくないへこみD2をつくる。 〔課題を解決するための手段〕 本発明によれば、注入されたドーピング剤からなる精
確に位置合わせされたストリップを半導体基板の内部に
形成して、得られた注入ストリップの上に導電性ストリ
ップを有する半導体装置を製造する方法であって、下記
の工程: a)半導体基板(10)の上に導電性材料を付着させて導
電性層(14)を形成し、 b)前記導電性層(14)の上にパターン化されたマスク
(16,20,30)およびマスク(30)のテイル部(34)を形
成し、その際、前記マスク(16,20,30)およびテイル部
(34)のパターンにより、前記導電性層(14)におい
て、複数の、互いに間隔を置いて位置する第1ストリッ
プ部分をみぞ(40)の形で露出させ、 c)前記マスク(16,20,30)およびテイル部(34)によ
り露出された導電性層(14)のみぞ(40)を通してドー
ピング剤のストリップ(52)を前記基板(10)にイオン
注入し、 d)前記マスクの一部(20,30)及びテイル部(34)を
除去して、前記基板(10)のうちの、注入されたドーピ
ング剤のストリップ(52)の1つを含有する部分に対応
して形成されたみぞ(40)およびそのみぞ(40)に隣接
する部分(54,56)を含む前記導電性層(14)を露出さ
せ、 e)残されたマスク(16)の間の前記露出導電性層(1
4)の上に、下記の工程f)およびg)を実施する時に
残置させるのに有効な物質または膜厚の第2のストリッ
プ(60)を形成し、 f)前記マスク(16)を除去して、その下に存在する導
電性層(14)を露出させ、 g)上記のような下地の導電性層(14)のうちの前記第
2のストリップ(60)で被覆されていない部分をエッチ
ングにより除去してみぞ(65)を形成し、そして h)前記基板(10)上のみぞ(65)の間に前記導電性層
(14)から形成せしめられた導電性ストリップ(70)を
酸化してそのストリップ(70)の周囲に分離酸化物被膜
(90)を形成すること、 を含むことを特徴とする半導体装置の製法が提供され
る。 〔発明の実施の形態〕 以下、ポリシリコンからなる電極ストリップを使用し
た、2相または仮想の相の型のCCDの構成を参照して説
明する。さらに、本発明は、装置がCCDであるか否かあ
るいは電極がポリシリコンであるか否かにかかわらず、
バリヤーの注入物(またはp型チャンネル装置のための
井戸注入物)を導電性電極ストリップの下に必要とし、
ここで注入物と電極ストリップが精確に整合される、い
かなる装置にも適用可能である。例えば、本発明は、例
えば4相のCCDまたは横のオーバーフロードレインをも
つCCDを製作する時、注入されるドーピング剤をゲート
のエッジとセルフアライメントしなければならないよう
ないかなる場合においても有用である。 注入された部分と、第1相の導電性ストリップとの適
切なエッジの整合は、部分的には、導電性ストリップの
エッジを位置決めするために有効なマスクエッジとし
て、イオン注入に使用されるマスキング材料の一部を使
用することによって達成される。 本発明方法の各工程は、第2A図〜第2K図の好ましい実
施態様によって例示される。半導体基板10、最も好まし
くは、埋め込まれたn型チャンネル(図示せず)を有す
るp型単結晶シリコンは、その上に生長したゲート酸化
物の層12を有する(第2A図を参照)。次いで、シリコ
ン、例えばドーピングしたポリシリコンからなる全面の
導電性層14を付着させ、次いで、第2B図に示されるよう
に、Si3N4からなる第1の全面的マスク層16を付着させ
る。導電性層14および第1マスク層16の付着は、慣用の
手順に従って行われるので、ここでのより詳しい説明は
不必要であろう。次いで、酸化物、例えば付着させた酸
化物からなる第2の全面的マスク層18を、適当なイオン
マスキング深さまで、好ましくは約5000Åまで、付着さ
せる。第1マスク層16および第2のマスク層18を、常用
のフォトレジストおよびエッチング技術を使用してパタ
ーニングしてマスクストリップ20を形成し、その下方に
下地として存在する導電性層14の露出された部分を残
す。マスクストリップ20は、好ましくは平行であり、そ
れらの間には所定の間隔が存在している。 その後、適当な物質からなる第3マスク層30を、その
層を平坦化しない厚さで、全体に付着させる。すなわ
ち、付着せしめられた第3マスク層30のうちマスクスト
リップ20と接触している部分32は、好ましくは、同じ第
3マスク層30であってこのようなマスクストリップ20間
に存在する部分よりも、図示されるように、距離yだけ
盛り上っている。このような盛り上り部分の高さは、第
3マスク層30の点線の部分をエッチング除去した場合に
(第2B図参照)、マスクストリップ20の下に向かう側の
厚さが大きいためにテイル(尾)部分34が残るように、
選択される。距離yの代表的な例は、5000Åである。第
3マスク層30の形成のためには、このような性質をもつ
任意の物質、例えば化学的気相成長によるSiO2が有用で
あり、これは5000Åの公称厚さで被覆したとき、距離y
の盛り上り部分(突出部)を生成する。さらに、第3マ
スク層30を形成するこの物質は、その物質により形成さ
れるテイル部分34において十分なホウ素イオン停止力を
有するべきである(第2C図参照)。 図示の点線部分を除去するため、上記のような物質の
ためのエッチング技術が適当である(第2B図参照)。例
えば、露光しかつ現像したフォトレジスト(図示せず)
を介した反応性イオンエッチングまたはプラズマエッチ
ングを用いることができる。このようなエッチングの1
つの特徴は、ポリシリコンが、このようなエッチングに
ついて完全なエッチング停止剤(エッチ・ストップ)と
して作用しないかぎり、ポリシリコンからなる導電性層
14においても同様にみぞ(凹部)40が形成されるという
ことである。このようなみぞは好ましくは約100Å以下
である。 第3マスク層30のためにSiO2を使用しかつその上にフ
ォトレジストを適用する代りに、もしも使用するフォト
レジストが十分なイオン停止力を有して注入されるホウ
素を半導体基板10に到達させない場合、第3マスク層30
は、それ自体そのフォトレジストであることができる。 この時点で、第1イオン注入工程のためのマスクは完
全にパターニングされる。第1組のバリヤーストップの
イオン注入は、適当なドーピング剤、例えばホウ素を常
法に従ってイオン注入することにより、矢印50で示すよ
うに、実施される(第2C図参照)。常法に従って加えら
れる注入エネルギーは、ホウ素が半導体基板10およびゲ
ート酸化物層12の界面より下に注入されるように、すな
わち、所望のバリヤー領域の半分を構成するように、選
択される。通常、例えば200KeVもしくはそれ以下のエネ
ルギーで十分である。イオン注入完了後のストリップは
破線52で示されている。しかしながら、酸化物からなる
第3マスク層30およびマスクストリップ20によりつくら
れたマスクは、ドーピング剤が半導体基板10中およびそ
の下地のポリシリコンからなる導電性層14中へ注入され
るのを防止することにおいて有効である。こうして、イ
オン注入されたストリップはみぞ40と一致しかつ整合
し、そしてこの装置のそれらの部分における電位(ポテ
ンシャル)を変更する。 その後、前述のマスクのSi3N4(参照番号16)以外の
すべての部分を除去する。これは、例えば、緩衝HF溶液
を用いて付着酸化物を除去することによって容易に達成
される。これは、ポリシリコンのみぞ40の部分ばかりで
なく、前に第3マスク層30の酸化物と接触していた、そ
れに隣接する部分54および56(第2D図参照)をも露出さ
せる。耐エッチング性の物質、例えば熱的に成長させた
SiO2または金属のケイ素化物のストリップ60を、これら
の露出された表面部分(参照番号40,54および56)の上
に形成して、ポリシリコンのパターニング時にエッチン
グ剤に対向する手段として作用させる。このような酸化
物等のストリップは、ポリシリコンが注入されたストリ
ップ52の位置をパターニングするために前に使用された
大きいマスクの部分(第1マスク層16)によりおおわれ
ていない場所に、形成される。ストリップ60を形成する
ためには、常用の方法が有用である。ストリップ60が金
属ケイ素化物である時、これは、その金属ケイ素化物の
金属、例えば、Tiの層を全体に付着することによって達
成される。次いで、この装置を十分な温度でアニーリン
グして、その金属が露出したポリシリコン層と接触して
いる場所だけにおいて、ケイ素化物を生成させる。次い
で、反応しなかった金属をエッチングにより除去して、
第2D図のようなプロファイルを得る。 その後、前述のマスクの保持されていた部分(参照番
号16)を、例えば熱H3PO4によりあるいは高度に異方性
の反応性イオンのエッチングにより、除去する。この除
去により、SiO2等のストリップ60間のポリシリコンが適
当なエッチング剤にさらされるが、ストリップ60は、エ
ッチング剤に対して抵抗性でありかつ下地のポリシリコ
ンを保護する。このような適当なエッチング剤は、プラ
ズマおよび反応性イオンエッチングプロセスを包含す
る。第2E図および第2F図は、ストリップ60間のこのよう
な露出せる導電性ポリシリコンをエッチング除去した結
果を示す。形成されるみぞ65は、ストリップ60をわずか
にアンダーカットしてもよい。導電性ポリシリコンのス
トリップ70が後に残る。 第2F図は、このようなストリップ60および70の特徴お
よび寸法をいっそう明瞭に示すためのものである。スト
リップ60の全体の幅は“x"である。エッチングは、スト
リップ70の1つの側に表面75を生成する。使用するエッ
チング剤に依存して、表面75は保護用のSiO2等のストリ
ップ60をアンダーカットし、そして表面75の垂直部分か
ら測定したアンダーカットの程度は、“x′”である。
イオン注入ストリップ52は、幅“w"を有する。ストリッ
プ52のエッジ80は、表面75の垂直部分との垂直方向の整
合部位から距離w′だけ離れるであろう。前述の寸法の
代表的値は、次の通りである: x=2〜20μm w=1〜7μm x′=0〜3000Å w′=500〜2000Å (もしもアンダーカットを形成しないエッチング法を用
いるならば、x′は0である。) 次いで、ストリップ60は、例えばこのようなストリッ
プが二酸化ケイ素である時、エッチング剤として緩衝HF
を使用して除去できる。もしもストリップ60が金属ケイ
素化物である時、それらは保持され得る。 その後、ポリシリコンのストリップ70の全体を、それ
ぞれ、例えば適当な雰囲気中で加熱することによって、
酸化する。代表的な例は、ストリップ70をH2Oを含有す
る周囲雰囲気中で約950℃の温度に約20分間加熱するこ
とである。これにより、分離酸化物の被膜90が得られる
(第2G図参照)。このような加熱を通じて、ストリップ
52のエッジ80を加熱の苛酷性に依存して外方にわずかに
拡散させ、そして壁の表面75の傾斜を変化させることが
可能である。この種の加熱工程を採用した大部分では、
拡散の完了後、エッジ80をポリシリコンのストリップ70
の表面75の垂直部分に比較して、エッジ80において依然
としてエッジの整合が存在する(第2G図参照)。 みぞ40は、表面75に向かって延在してもよく、さもな
ければ、第2G図に示すように、その手前で停止すること
ができる。前者の場合において、酸化工程後のイオン注
入ストリップ52のエッジと、壁の表面75のエッジとの間
の垂直方向の整合の差は無視することができる。 注入マスクについておよび/またはポリシリコンのス
トリップ70の形成に使用するエッチング剤抵抗性材料に
ついて、別の変更を用いることができる。耐エッチング
性のストリップ60の形成のために付着する金属がもしも
タングステンであり、かつ第2マスク層(ストリップ)
18が最初に記載のようにSiO2として残る時、タングステ
ンは、400〜500℃においてWF6蒸気の中から、露出した
ポリシリコンの表面部分(参照番号40,54および56)の
上にのみ析出するであろう。SiO2のマスクストリップ20
および第1マスク層(ストリップ)16を除去すると、ポ
リシリコンと接触するタングステンが上記のような表面
部分40,54および56にのみ残る。引き続いてエッチング
すると、第2E図に示す結果が得られる。すなわち、ここ
で、ストリップ60はタングステンであり、そして第2G図
の結果を与える酸化工程に先がけて除去される。 この時点で、第1組の注入バリヤーストリップのみ
が、それに対応するその上に存在する電極とエッジ整合
している。2相CCDは第2組を必要とする。第2組の注
入物およびその上に存在する電極は、次のようにして整
合される:第2H図に示されるように、マスク層100は第2
B図の第3マスク層30と実質的に同じ方法で、全体に付
着される。このマスク層100の材料は第3マスク層30と
同じようにパターニングされる。イオン注入を矢印110
(第21図参照)で示すように実施して、マスク層100の
材料で覆われていない半導体基板10の部分においてのみ
イオン注入ストリップ120を形成する。(第2注入のた
めの注入エネルギーは第1注入のそれよりも例えば約15
0eVだけ低いので、露出したポリシリコンのストリップ7
0の下において注入は起こらない。)次いで、ストリッ
プ状のマスク層100を除去する(第2J図参照)。次い
で、第2組のポリシリコンのストリップをまず全体の層
として付着させ、次いでこれをパターニングして間隔を
置いたストリップ130を残す(第2K図参照)。イオン注
入ストリップ120は、マスクとしてストリップ70を使用
するそれらの注入形成のため、ポリシリコンのストリッ
プ70の外側の表面と自動的にエッジ整合され、また、そ
のため、これらのイオン注入ストリップ120は、それら
のエッジ122において、電極としてのストリップ130のそ
れぞれのエッジと垂直に整合される。 第1組のストリップ70を共通のターミナル270に配線
し、一方、第2組のストリップ130を共通のターミナル3
30に配線し、こうして2相のCCDを完成する。 いったん適切なエッジの整合が第1組の注入ストリッ
プおよびそれらのそれぞれの上に横たわる電極について
達成されると、仮想の相の電極の構成は、第1のこのよ
うに形成した電極の組のみを用いて、そして常用のセル
フアライメント技術を使用して、具備することが可能で
ある。これは、第2J図に示すように完結する方向でプロ
セスを実施し、そして下記のような追加の工程を行うこ
とにより、達成される: 1)全体の露出したみぞ400(第2J図参照)を通してイ
オン注入を行い、みぞ400の全長に延びる受容体のドー
ピング剤、例えばホウ素のストリップ410を注入形成す
る(第3図参照)。 2)次いで、任意の加熱工程、例えば950℃において30
分間の加熱工程を実施する。これは、ストリップ120お
よび410を基板中により深く拡散させるためのものであ
る。これにより、線分510で示す一連の段階状ポテンシ
ャル井戸が得られる。 以上の説明から当業者が容易に理解することができる
ように、本発明の方法は、注入されたバリヤーを横のオ
ーバーフローのドレインとの関連においてエッジ整合す
るために使用できる。このようなエッジ整合を経て製造
されたCCD装置の構造は、第4図に示されている。すな
わち、第4図の装置は、先の第2A図〜第2G図を参照して
ポリシリコンのストリップ70からの電極の形成に関して
説明したものと同様な手法を使用して製造することがで
きる。また、したがって、図示の装置の製造に際して用
いるマスキングプロセスは第2D図〜第2F図に図示のもの
に同様であり、その結果は第2G図に図示のものに同様で
ある。より具体的には、ポリシリコンのうね630(電極
として)を第4図に図示のように形成するため、第2D図
〜第2E図のプロセスに準じて、耐エッチング性の物質、
例えば熱的に成長させたSiO2または金属のケイ素化物の
ストリップをポリシリコン上の所定の領域に形成して、
電極形成のためのポリシリコンのパターニング剤に対抗
する手段として作用させる。 再び第4図のCCD装置を参照すると、基板610の部分60
0は、電源(図示せず)に接続された、注入されたドレ
インである。層620は分離酸化物層であり、そしてバッ
クグラウンドにおいて認められる盛り上ったうね630
は、CCD電極の1つを構成するところの、酸化物被覆ポ
リシリコンのストリップである。先にも説明したよう
に、第2A図〜第2K図を参照した前述の方法とは、注入ド
レインとしての部分600のエッジ632をオリシリコンのス
トリップのエッジ634とエッジ整合するのに有効であ
る。注入バリヤーとしての部分640は、うね630の下方の
領域からドレイン600中に過剰の電荷が流入する際のし
きい値を調整するように作用する。このようにして形成
された注入物は、基板610の「内部に」破線で示されて
いる。 第5図のCCD装置は参考例である。図示の製造方法
は、テイル部分を用いていない点で本発明方法と区別さ
れるものである。図示の態様では、しかし、注入された
ドーピング剤のストリップの横方向の拡散を起こすよう
な引き続く加熱を最小とすることができるであろう。な
お、第5図において、前述のものに類似する部分には第
一の参照番号を付与し、但し、区別のため、それらの番
号に添字“a"を付加している。こうして、ポリシリコン
の導電性層14aは、前述の場合と同様に、マスクストリ
ップ20aを有する。次いで、多層レジストマスクを使用
する。この多層マスクは、このようなマスクにおいて通
常行われているように、平坦化層640、バリヤー層650、
例えばスピン−オン−ガラス、そして比較的に薄いフォ
トレジスト層660からなる。第1層としてのフォトレジ
スト層660を露光および現像し、そしてバリヤー層650を
エッチングすることにより、平坦化層640を異方的にエ
ッチングして、第5図に示すような構成を得ることがで
きる。これに引き続く残りの処理工程は、前述の実施態
様の手順に準じて、ストリップの除去に適切なエッチン
グ剤を使用して実施することができる。 下方の注入されたドーピング剤のストリップとエッジ
が整合したポリシリコンのストリップ70を形成するため
に、さらに他の方法を利用することもできる。この方法
は、第6〜8図に示されている。前述のものに類似する
部分には同一の参照番号を付与し、但し、区別のため、
それらの番号に添字“b"を付加している。この方法は、
前述の実施態様の第2A〜2C図と同一の工程を用いて出発
するが、しかし、導電性層14bは、ゲート酸化物層12b上
に形成されたシリコン、例えば非晶質シリコンの非常に
薄い層(1000Åもしくはそれ以下)であり、そしてマス
クストリップ20bは好ましくはすべてSi3N4である。この
時点で、ポリシリコンまたは非晶質シリコンのストリッ
プ700をマスクストリップ20b間に露出したゲート酸化物
層12bおよび導電性層14b上に付着させる。最も重要なこ
とには、これらのストリップ700は、後述するエッチン
グの際に残留するために十分な厚さを有する。Si3N4上
ではなくてこれらの位置におけるシリコンの優先的な付
着は、約1/100バールの圧力においてSiCl4+H2からシリ
コンを蒸着させることによって得ることができる。付着
されたシリコンは、すでにドーピングされていてもよ
く、あるいは、イオン注入によってドーピングを達成す
ることができる。その後、マスクストリップ20bを選択
的にエッチング除去する(第7図参照)。この時点にお
いて、ストリップ700間に露出された導電性層14bの部分
をプラズマまたは反応性イオンエッチングによりエッチ
ング除去する。ストリップ700は導電性層14bに比べて十
分な厚さをもつので、このエッチング工程の結果、スト
リップ700の破線の部分(第8図参照)のみが除去され
る。 その後、前述の実施態様の処理工程が、CCDを完成さ
せるために有用である。 別法によれば、もしもマスクストリップ20bがSiO2か
らなり、そしてリフト−オフ法のために十分に厚いなら
ば、シリコンのストリップ700をそのマスクストリップ2
0bの上およびそれらの間の両方に付着させることができ
(図示せず)、そしてマスクストリップ20bをエッチン
グ除去する時に、そのマスクストリップ20b上の部分を
除去する。 〔実施例〕 次の具体的実施例により、本発明をさらに説明する。 第2A〜2D図に示す手順に従い、膜厚が500ÅであるSi3
N4の第1マスク層(ストリップ)16を3500Åのポリシリ
コンの導電性層14の上に形成した。その後、SiO2の第2
マスク層(ストリップ)18を厚さ5000Åで付着した。次
いで、反応性イオンのエッチングを用いて、これらをマ
スクを通してエッチングしてマスクストリップ20を形成
し、次いで膜厚5000Åで付着したSiO2からなる第3マス
ク層30で被覆した。前述のように露光しかつ現像したフ
ォトレジストのマスクを通して、第3マスク層30を反応
性イオンでエッチングしてテイル部分34を残した。ドー
ピング剤の注入は、ホウ素を用いて200KeVのエネルギー
および3μmの酸化物ストリップ(第3マスク層30の一
部分)32間の露出ギャップで行った。次いで、付着した
酸化物層を緩衝HFエッチング剤で除去し、薄いSi3N4ス
トリップを残した。緩衝HFエッチング剤にさらされて残
ったポリシリコンを酸化することによって、エッチング
剤に抵抗性のストリップ60を形成した。その後、窒化物
の第1マスク層(ストリップ)16を150℃において30分
間リン酸で除去し、そして露出したポリシリコンのスト
リップをSF6含有プラズマエッチング法によりエッチン
グした。 比較の目的で、米国特許第4,035,906号の第2A〜2F図
の方法を実施して、上記の如く製造したものに類似する
CCDを製造した。すなわち、いくつかの25Ω−cmのp型
ウエハーを標準のゲッターリングおよびチャンネルスト
ップ法により処理した。その後、リンをブランケット法
で1.2×1012cm2の濃度において150KeVのイオン注入によ
り注入して、埋め込みチャンネル構造体を形成した。 次いで、膜厚1000Åの二酸化ケイ素の層を、湿った周
囲雰囲気中で950℃において成長させた。この上にフォ
トレジスト層を付着し、そしてパターニングした。ヒ素
をこの酸化物の中に、レジストを通して1.3×1013cm-2
の濃度で、米国特許4,035,906号の第2B図の条件を反復
して注入した。次いで、フォトレジストのストリップを
除去した。 次に、ポリシリコンの層を620℃で全体に付着させ、
そしてリンを900℃で3分間ドーピングした。次いで、
ポリシリコン層をパターニングして、米国特許第4,035,
906号の第2C図のそれを本質的に反復した構造体を形成
した。 その後、ポリシリコンストリップ間の酸化物層をエッ
チングして、ポリシリコンストリップ間のAs注入物を除
去した。エッチング工程に引き続いて、分離酸化物を形
成して、そして残るAs注入物を基板中に拡散させた。こ
れは次のようにして達成した。すなわち、米国特許第4,
035,906号の第2D図に示される条件を反復して、ウエハ
ーを湿った周囲雰囲気中で950℃に20分間加熱した。 最後に、第2相の電極を米国特許第4,035,906号に記
載されるようにして作り、そして1050℃における最後の
アニーリングを30分間実施して、Asを基板の中にさらに
進入させた。 望ましくない捕捉壁の存在または不存在を、本発明の
上記実施例および比較例の両者について、次の手順によ
って決定した。 0ボルトのゲート電圧において、比較ウエハーの相1
の貯蔵区域は12.8eVであることがわかった。相1の移送
区域において、電位は5.2eVであった。相1の貯蔵区域
と相2の転送区域との間の境界に、ほぼ3eVの深さおよ
び1μmの井戸が存在した。この後者は劣った電荷の転
送高率を生成した。 対照的に、本発明の上記実施例は、相1の貯蔵区域と
相2の貯蔵区域との間に、あるいは相1の転送区域と相
2の貯蔵区域との間に、このような境界の井戸をもたな
いことがわかった。 〔発明の効果〕 本発明の有利な技術的効果は、先行技術を用いて可能
であったよりも、いっそう効果的な注入ドーピング剤と
その上に重なる電極とのエッジの整合(エッジアライメ
ント)が得られるということである。 本発明の関連する有利な技術的効果は、望ましくない
電子捕捉井戸を排除することにより、効率が増大したCC
Dを製造する方法が提供されるということである。
【図面の簡単な説明】
第1図は、従来の技術による、半導体装置の構成を示し
た部分断面図である。 第2A図〜第2K図は、それぞれ、本発明方法による半導体
装置の製造を順を追って示した部分断面図である。 第3図は、本発明方法により製造される半導体装置であ
る仮想の相のCCDの、第2Kに対応する部分断面図であ
る。 第4図は、第2A図〜第2K図に示した観察角に対して90゜
で観察した時の、CCDの部分断面図である。 第5図は、第2B図に類似するが、テイル部を使用しない
態様を示す参考のための部分断面図である。 第6〜8図は、それぞれ第2A図〜第2C図に類似するが、
それとは別のもう1つの実施態様を示す部分断面図であ
る。 図面において、主たる参照番号は次の通りである: 10……半導体基板、14……導電性層、16……マスク(第
1マスク層)、18……マスク(第2マスク層)、20……
マスク(マスクストリップ)、30……マスク(第3マス
ク層)、34……テイル部、40……みぞ、52……イオン注
入ストリップ、60……耐エッチング物質のストリップ、
70……導電性ストリップ。
た部分断面図である。 第2A図〜第2K図は、それぞれ、本発明方法による半導体
装置の製造を順を追って示した部分断面図である。 第3図は、本発明方法により製造される半導体装置であ
る仮想の相のCCDの、第2Kに対応する部分断面図であ
る。 第4図は、第2A図〜第2K図に示した観察角に対して90゜
で観察した時の、CCDの部分断面図である。 第5図は、第2B図に類似するが、テイル部を使用しない
態様を示す参考のための部分断面図である。 第6〜8図は、それぞれ第2A図〜第2C図に類似するが、
それとは別のもう1つの実施態様を示す部分断面図であ
る。 図面において、主たる参照番号は次の通りである: 10……半導体基板、14……導電性層、16……マスク(第
1マスク層)、18……マスク(第2マスク層)、20……
マスク(マスクストリップ)、30……マスク(第3マス
ク層)、34……テイル部、40……みぞ、52……イオン注
入ストリップ、60……耐エッチング物質のストリップ、
70……導電性ストリップ。
Claims (1)
- (57)【特許請求の範囲】 1.注入されたドーピング剤からなる精確に位置合わせ
されたストリップを半導体基板の内部に形成して、得ら
れた注入ストリップの上に導電性ストリップを有する半
導体装置を製造する方法であって、下記の工程: a)半導体基板(10)の上に導電性材料を付着させて導
電性層(14)を形成し、 b)前記導電性層(14)の上にパターン化されたマスク
(16,20,30)およびマスク(30)のテイル部(34)を形
成し、その際、前記マスク(16,20,30)およびテイル部
(34)のパターンにより、前記導電性層(14)におい
て、複数の、互いに間隔を置いて位置する第1ストリッ
プ部分をみぞ(40)の形で露出させ、 c)前記マスク(16,20,30)およびテイル部(34)によ
り露出された導電性層(14)のみぞ(40)を通してドー
ピング剤のストリップ(52)を前記基板(10)にイオン
注入し、 d)前記マスクの一部(20,30)及びテイル部(34)を
除去して、前記基板(10)のうちの、注入されたドーピ
ング剤のストリップ(52)の1つを含有する部分に対し
て形成されたみぞ(40)およびそのみぞ(40)に隣接す
る部分(54,56)を含む前記導電性層(14)を露出さ
せ、 e)残されたマスク(16)の間の前記露出導電性層(1
4)の上に、下記の工程f)およびg)を実施する時に
残置させるのに有効な物質または膜厚の第2のストリッ
プ(60)を形成し、 f)前記マスク(16)を除去して、その下に存在する導
電性層(14)を露出させ、 g)上記のような下地の導電性層(14)のうちの前記第
2のストリップ(60)で被覆されていない部分をエッチ
ングにより除去してみぞ(65)を形成し、そして h)前記基板(10)上のみぞ(65)の間に前記導電性層
(14)から形成せしめられた導電性ストリップ(70)を
酸化してそのストリップ(70)の周囲に分離酸化物被膜
(90)を形成すること、 を含むことを特徴とする半導体装置の製法。 2.前記導電性材料がポリシリコンからなり、そして前
記半導体装置が電荷結合デバイスである、特許請求の範
囲第1項に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US750204 | 1985-07-01 | ||
| US06/750,204 US4613402A (en) | 1985-07-01 | 1985-07-01 | Method of making edge-aligned implants and electrodes therefor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS629671A JPS629671A (ja) | 1987-01-17 |
| JP2667390B2 true JP2667390B2 (ja) | 1997-10-27 |
Family
ID=25016940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61152821A Expired - Lifetime JP2667390B2 (ja) | 1985-07-01 | 1986-07-01 | 半導体装置の製法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4613402A (ja) |
| EP (1) | EP0207328B1 (ja) |
| JP (1) | JP2667390B2 (ja) |
| CA (1) | CA1262110A (ja) |
| DE (1) | DE3689158T2 (ja) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2589003B1 (fr) * | 1985-10-18 | 1987-11-20 | Thomson Csf | Procede de realisation d'un dispositif a transfert de charge et dispositif a transfert de charge mettant en oeuvre ce procede |
| US4746622A (en) * | 1986-10-07 | 1988-05-24 | Eastman Kodak Company | Process for preparing a charge coupled device with charge transfer direction biasing implants |
| US4732868A (en) * | 1987-03-30 | 1988-03-22 | Eastman Kodak Company | Method of manufacture of a uniphase CCD |
| US4742016A (en) * | 1987-03-30 | 1988-05-03 | Eastman Kodak Company | Method of manufacture of a two-phase CCD |
| US5134087A (en) * | 1987-12-17 | 1992-07-28 | Texas Instruments Incorporated | Fabricating a two-phase CCD imager cell for TV interlace operation |
| USD316631S (en) | 1988-08-08 | 1991-05-07 | Hammons Anna J | Sports bag for bat and balls |
| US4910569A (en) * | 1988-08-29 | 1990-03-20 | Eastman Kodak Company | Charge-coupled device having improved transfer efficiency |
| FR2641416A1 (fr) * | 1988-12-30 | 1990-07-06 | Thomson Composants Militaires | Procede de fabrication d'un dispositif a transfert de charges |
| US4908518A (en) * | 1989-02-10 | 1990-03-13 | Eastman Kodak Company | Interline transfer CCD image sensing device with electrode structure for each pixel |
| US5115458A (en) * | 1989-09-05 | 1992-05-19 | Eastman Kodak Company | Reducing dark current in charge coupled devices |
| US5047862A (en) * | 1989-10-12 | 1991-09-10 | Eastman Kodak Company | Solid-state imager |
| US4974043A (en) * | 1989-10-12 | 1990-11-27 | Eastman Kodak Company | Solid-state image sensor |
| US5235198A (en) * | 1989-11-29 | 1993-08-10 | Eastman Kodak Company | Non-interlaced interline transfer CCD image sensing device with simplified electrode structure for each pixel |
| US4992392A (en) * | 1989-12-28 | 1991-02-12 | Eastman Kodak Company | Method of making a virtual phase CCD |
| US5051832A (en) * | 1990-02-12 | 1991-09-24 | Eastman Kodak Company | Selective operation in interlaced and non-interlaced modes of interline transfer CCD image sensing device |
| WO1991015875A1 (en) * | 1990-04-04 | 1991-10-17 | Eastman Kodak Company | Two phase ccd for interline image sensor |
| US5060245A (en) * | 1990-06-29 | 1991-10-22 | The United States Of America As Represented By The Secretary Of The Air Force | Interline transfer CCD image sensing apparatus |
| US5238864A (en) * | 1990-12-21 | 1993-08-24 | Mitsubishi Denki Kabushiki Kaisha | Method of making solid-state imaging device |
| US5286987A (en) * | 1991-11-26 | 1994-02-15 | Sharp Kabushiki Kaisha | Charge transfer device |
| JPH05226378A (ja) * | 1992-02-17 | 1993-09-03 | Sony Corp | 電荷転送素子の製法 |
| US5210049A (en) * | 1992-04-28 | 1993-05-11 | Eastman Kodak Company | Method of making a solid state image sensor |
| US5235196A (en) * | 1992-07-24 | 1993-08-10 | Eastman Kodak Company | Transfer region design for charge-coupled device image sensor |
| US5314836A (en) * | 1992-09-15 | 1994-05-24 | Eastman Kodak Company | Method of making a single electrode level CCD |
| JPH06216163A (ja) * | 1992-12-09 | 1994-08-05 | Eastman Kodak Co | 電荷結合素子 |
| US5298448A (en) * | 1992-12-18 | 1994-03-29 | Eastman Kodak Company | Method of making two-phase buried channel planar gate CCD |
| US5340438A (en) * | 1993-06-07 | 1994-08-23 | Eastman Kodak Company | Low temperature insitu image reversal process for microelectric fabrication |
| US5292682A (en) * | 1993-07-06 | 1994-03-08 | Eastman Kodak Company | Method of making two-phase charge coupled device |
| US5349215A (en) * | 1993-07-23 | 1994-09-20 | Eastman Kodak Company | Antiblooming structure for solid-state image sensor |
| US5516716A (en) * | 1994-12-02 | 1996-05-14 | Eastman Kodak Company | Method of making a charge coupled device with edge aligned implants and electrodes |
| US5556801A (en) * | 1995-01-23 | 1996-09-17 | Eastman Kodak Company | Method of making a planar charge coupled device with edge aligned implants and interconnected electrodes |
| JPH08264747A (ja) * | 1995-03-16 | 1996-10-11 | Eastman Kodak Co | コンテナ側方オーバーフロードレインインプラントを有する固体画像化器及びその製造方法 |
| US5612555A (en) * | 1995-03-22 | 1997-03-18 | Eastman Kodak Company | Full frame solid-state image sensor with altered accumulation potential and method for forming same |
| US5563404A (en) * | 1995-03-22 | 1996-10-08 | Eastman Kodak Company | Full frame CCD image sensor with altered accumulation potential |
| JPH08340051A (ja) * | 1995-06-09 | 1996-12-24 | Nittetsu Semiconductor Kk | 半導体装置の製造方法 |
| US5719075A (en) * | 1995-07-31 | 1998-02-17 | Eastman Kodak Company | Method of making a planar charge coupled device with edge aligned implants and electrodes connected with overlying metal |
| US5837563A (en) * | 1996-08-26 | 1998-11-17 | Texas Instruments Incorporated | Self aligned barrier process for small pixel virtual phase charged coupled devices |
| US5726080A (en) * | 1996-11-26 | 1998-03-10 | Eastman Kodak Company | Method of performing edge-aligned implants |
| US6160300A (en) * | 1999-01-26 | 2000-12-12 | Advanced Micro Devices, Inc. | Multi-layer gate conductor having a diffusion barrier in the bottom layer |
| US6995795B1 (en) | 2000-09-12 | 2006-02-07 | Eastman Kodak Company | Method for reducing dark current |
| US7490774B2 (en) | 2003-11-13 | 2009-02-17 | Metrologic Instruments, Inc. | Hand-supportable imaging based bar code symbol reader employing automatic light exposure measurement and illumination control subsystem integrated therein |
| US7594609B2 (en) | 2003-11-13 | 2009-09-29 | Metrologic Instruments, Inc. | Automatic digital video image capture and processing system supporting image-processing based code symbol reading during a pass-through mode of system operation at a retail point of sale (POS) station |
| US7128266B2 (en) | 2003-11-13 | 2006-10-31 | Metrologic Instruments. Inc. | Hand-supportable digital imaging-based bar code symbol reader supporting narrow-area and wide-area modes of illumination and image capture |
| US7464877B2 (en) | 2003-11-13 | 2008-12-16 | Metrologic Instruments, Inc. | Digital imaging-based bar code symbol reading system employing image cropping pattern generator and automatic cropped image processor |
| US6489246B1 (en) | 2001-05-01 | 2002-12-03 | Eastman Kodak Company | Method for manufacturing charge-coupled image sensors |
| US6521138B2 (en) * | 2001-06-01 | 2003-02-18 | Silicon Integrated Systems Corporation | Method for measuring width of bottom under cut during etching process |
| US7217601B1 (en) | 2002-10-23 | 2007-05-15 | Massachusetts Institute Of Technology | High-yield single-level gate charge-coupled device design and fabrication |
| US7893981B2 (en) * | 2007-02-28 | 2011-02-22 | Eastman Kodak Company | Image sensor with variable resolution and sensitivity |
| US8866532B2 (en) | 2012-04-02 | 2014-10-21 | Semiconductor Components Industries, Llc | Passive integrator and method |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3911560A (en) * | 1974-02-25 | 1975-10-14 | Fairchild Camera Instr Co | Method for manufacturing a semiconductor device having self-aligned implanted barriers with narrow gaps between electrodes |
| US4035906A (en) * | 1975-07-23 | 1977-07-19 | Texas Instruments Incorporated | Silicon gate CCD structure |
| US4228445A (en) * | 1977-10-27 | 1980-10-14 | Texas Instruments Incorporated | Dual plane well-type two-phase ccd |
| US4229752A (en) * | 1978-05-16 | 1980-10-21 | Texas Instruments Incorporated | Virtual phase charge transfer device |
| EP0051488B1 (en) * | 1980-11-06 | 1985-01-30 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device |
| NL8303467A (nl) * | 1983-10-10 | 1985-05-01 | Philips Nv | Werkwijze voor het vervaardigen van een patroon van geleidend materiaal. |
| US4584205A (en) * | 1984-07-02 | 1986-04-22 | Signetics Corporation | Method for growing an oxide layer on a silicon surface |
| US4548671A (en) * | 1984-07-23 | 1985-10-22 | Rca Corporation | Method of making a charge-coupled device imager which includes an array of Schottky-barrier detectors |
-
1985
- 1985-07-01 US US06/750,204 patent/US4613402A/en not_active Expired - Lifetime
- 1985-08-27 CA CA000489427A patent/CA1262110A/en not_active Expired
-
1986
- 1986-06-09 DE DE86107825T patent/DE3689158T2/de not_active Expired - Fee Related
- 1986-06-09 EP EP86107825A patent/EP0207328B1/en not_active Expired - Lifetime
- 1986-07-01 JP JP61152821A patent/JP2667390B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CA1262110A (en) | 1989-10-03 |
| DE3689158D1 (de) | 1993-11-18 |
| EP0207328A3 (en) | 1989-10-18 |
| EP0207328B1 (en) | 1993-10-13 |
| EP0207328A2 (en) | 1987-01-07 |
| JPS629671A (ja) | 1987-01-17 |
| US4613402A (en) | 1986-09-23 |
| DE3689158T2 (de) | 1994-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2667390B2 (ja) | 半導体装置の製法 | |
| US5858843A (en) | Low temperature method of forming gate electrode and gate dielectric | |
| EP0081998B1 (en) | Method of fabricating a mos device on a substrate | |
| US5175119A (en) | Method of producing insulated-gate field effect transistor | |
| US4362575A (en) | Method of making buried channel charge coupled device with means for controlling excess charge | |
| US4750971A (en) | Method of manufacturing a semiconductor device | |
| US4874713A (en) | Method of making asymmetrically optimized CMOS field effect transistors | |
| JP2569308B2 (ja) | 半導体デバイスにおいて不純物を領域から領域へ転送する方法 | |
| US4413401A (en) | Method for making a semiconductor capacitor | |
| EP0024918B1 (en) | Method of producing dynamic random-access memory cells | |
| US5641700A (en) | Charge coupled device with edge aligned implants and electrodes | |
| US4992392A (en) | Method of making a virtual phase CCD | |
| US4994405A (en) | Area image sensor with transparent electrodes | |
| EP0519592A2 (en) | Self-aligned planar monolithic integrated circuit vertical transistor process | |
| US4076557A (en) | Method for providing semiconductor devices | |
| US4290186A (en) | Method of making integrated semiconductor structure having an MOS and a capacitor device | |
| US4764481A (en) | Grown side-wall silicided source/drain self-align CMOS fabrication process | |
| US5550073A (en) | Method for manufacturing an EEPROM cell | |
| US4742016A (en) | Method of manufacture of a two-phase CCD | |
| JPH0147016B2 (ja) | ||
| JPH0640549B2 (ja) | Mos半導体装置の製造方法 | |
| JP3061822B2 (ja) | 固体撮像素子およびその製造方法 | |
| JPH0917867A (ja) | 半導体装置におけるコンタクト部の形成方法 | |
| US5292680A (en) | Method of forming a convex charge coupled device | |
| JP2595058B2 (ja) | 不揮発性半導体記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |