JP2689935B2 - 半導体薄膜形成方法 - Google Patents
半導体薄膜形成方法Info
- Publication number
- JP2689935B2 JP2689935B2 JP7014839A JP1483995A JP2689935B2 JP 2689935 B2 JP2689935 B2 JP 2689935B2 JP 7014839 A JP7014839 A JP 7014839A JP 1483995 A JP1483995 A JP 1483995A JP 2689935 B2 JP2689935 B2 JP 2689935B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- silicon thin
- forming
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2902—Materials being Group IVA materials
- H10P14/2905—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3438—Doping during depositing
- H10P14/3441—Conductivity type
- H10P14/3442—N-type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3438—Doping during depositing
- H10P14/3441—Conductivity type
- H10P14/3444—P-type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3451—Structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
Landscapes
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体薄膜形成方法に関
し、特に各種半導体デバイスに使用される低抵抗の多結
晶シリコン薄膜の形成方法に関する。
し、特に各種半導体デバイスに使用される低抵抗の多結
晶シリコン薄膜の形成方法に関する。
【０００２】
【従来の技術】多結晶シリコン薄膜は半導体デバイスを
形成するための各種電極や配線材料、あるいは抵抗体と
して重要な役割を担っている。例えば、メモリデバイス
における容量電極やゲート電極、あるいはデバイスの活
性層と配線層とのコンタクト埋設材料等に多結晶シリコ
ン薄膜が適用されている。
形成するための各種電極や配線材料、あるいは抵抗体と
して重要な役割を担っている。例えば、メモリデバイス
における容量電極やゲート電極、あるいはデバイスの活
性層と配線層とのコンタクト埋設材料等に多結晶シリコ
ン薄膜が適用されている。
【０００３】また、近年においては多結晶シリコン薄膜
そのものをデバイスの活性層として用いる多結晶シリコ
ン薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ Ｆｉｌｍ Ｔ
ｒａｎｓｉｓｔｏｒ）が開発され、スタティックＲＡＭ
（ＳＲＡＭ）の負荷素子として、あるいは液晶表示装置
（ＬＣＤ；Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌ
ａｙ）用の液晶駆動素子として実用化されている。
そのものをデバイスの活性層として用いる多結晶シリコ
ン薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ Ｆｉｌｍ Ｔ
ｒａｎｓｉｓｔｏｒ）が開発され、スタティックＲＡＭ
（ＳＲＡＭ）の負荷素子として、あるいは液晶表示装置
（ＬＣＤ；Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌ
ａｙ）用の液晶駆動素子として実用化されている。
【０００４】従来、これらの多結晶シリコン薄膜の形成
としては、シラン系ガス［シラン（ＳｉＨ4 ），ジシラ
ン（Ｓｉ2 Ｈ6 ）］を成膜ガスとする化学気相成長法
（ＣＶＤ；Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）を用い、６５０℃程度の成膜温度で多結晶
シリコン薄膜を直接成膜する方法がある。
としては、シラン系ガス［シラン（ＳｉＨ4 ），ジシラ
ン（Ｓｉ2 Ｈ6 ）］を成膜ガスとする化学気相成長法
（ＣＶＤ；Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）を用い、６５０℃程度の成膜温度で多結晶
シリコン薄膜を直接成膜する方法がある。
【０００５】また、他の方法として、まず５００℃程度
の低温でアモルファスシリコン（ａ−Ｓｉ）薄膜を堆積
させ、その後に試料温度を６００〜９００℃の範囲内の
ある温度に保持して熱処理（結晶化処理）を行って多結
晶シリコン薄膜を得る方法がある。
の低温でアモルファスシリコン（ａ−Ｓｉ）薄膜を堆積
させ、その後に試料温度を６００〜９００℃の範囲内の
ある温度に保持して熱処理（結晶化処理）を行って多結
晶シリコン薄膜を得る方法がある。
【０００６】後者の方法については、「Ｎｏｖｅｌ Ｈ
ｉｇｈｌｙ ＣｏｎｄｕｃｔｉｖｅＰｏｌｙｃｒｙｓｔ
ａｌｌｉｎｅ Ｓｉｌｌｉｃｏｎ Ｆｉｌｍｓ Ｒｅｄ
ｕｃｉｎｇ Ｐｒｏｃｅｓｓｉｎｇ Ｔｅｍｐｅｒａｔ
ｕｒｅ Ｄｏｗｎ ｔｏ６５０℃」（Ｔ．Ｋｏｂａｙａ
ｓｈｉ，Ｓ．Ｉｉｊｉｍａ，Ｓ．Ａｏｋｉ ａｎｄ
Ａ．Ｈｉｒａｉｗａ．，Ａｂｓｔｒａｃｔｓ ｏｆ ｔ
ｈｅ ２０ｔｈ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｏｌ
ｉｄ Ｓｔａｔｅ Ｄｅｖｉｃｅｓ ａｎｄＭａｔｅｒ
ｉａｌｓ，１９８８，ｐｐ．５７−６０）に報告されて
いる。
ｉｇｈｌｙ ＣｏｎｄｕｃｔｉｖｅＰｏｌｙｃｒｙｓｔ
ａｌｌｉｎｅ Ｓｉｌｌｉｃｏｎ Ｆｉｌｍｓ Ｒｅｄ
ｕｃｉｎｇ Ｐｒｏｃｅｓｓｉｎｇ Ｔｅｍｐｅｒａｔ
ｕｒｅ Ｄｏｗｎ ｔｏ６５０℃」（Ｔ．Ｋｏｂａｙａ
ｓｈｉ，Ｓ．Ｉｉｊｉｍａ，Ｓ．Ａｏｋｉ ａｎｄ
Ａ．Ｈｉｒａｉｗａ．，Ａｂｓｔｒａｃｔｓ ｏｆ ｔ
ｈｅ ２０ｔｈ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｏｌ
ｉｄ Ｓｔａｔｅ Ｄｅｖｉｃｅｓ ａｎｄＭａｔｅｒ
ｉａｌｓ，１９８８，ｐｐ．５７−６０）に報告されて
いる。
【０００７】特に、後者の方法で形成した多結晶シリコ
ン薄膜は平均結晶粒径（グレインサイズ）が大きいた
め、前者の方法で形成した多結晶シリコン薄膜と比較す
ると、より低抵抗化が可能であること、及びトランジス
タ特性に強く影響する結晶粒界（グレインバウンダリ）
が少ないこと等の利点を持っている。そのため、現在で
は後者の方法が注目を集めており、ＴＦＴ用薄膜への適
用、あるいは将来の各種電極形成法として精力的に開発
が行われている。
ン薄膜は平均結晶粒径（グレインサイズ）が大きいた
め、前者の方法で形成した多結晶シリコン薄膜と比較す
ると、より低抵抗化が可能であること、及びトランジス
タ特性に強く影響する結晶粒界（グレインバウンダリ）
が少ないこと等の利点を持っている。そのため、現在で
は後者の方法が注目を集めており、ＴＦＴ用薄膜への適
用、あるいは将来の各種電極形成法として精力的に開発
が行われている。
【０００８】次に、このアモルファスシリコンの結晶化
により多結晶シリコン薄膜を形成する従来の方法につい
て、具体例を用いて説明する。まず、シリコン単結晶基
板上に熱酸化膜を１００ｎｍ成長させた後、通常のＬＰ
ＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）炉を用いてアモ
ルファスシリコン薄膜を１５０ｎｍ成膜し、アモルファ
スシリコン基板を作成する。成膜条件は、例えば圧力
０．１５Ｔｏｒｒ、温度４７０℃、成膜ガス流量１００
％−Ｓｉ2 Ｈ6 ガス流量９６ｓｃｃｍ、Ｈｅベース４％
−ＰＨ3 ガス流量１２０ｓｃｃｍである。
により多結晶シリコン薄膜を形成する従来の方法につい
て、具体例を用いて説明する。まず、シリコン単結晶基
板上に熱酸化膜を１００ｎｍ成長させた後、通常のＬＰ
ＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）炉を用いてアモ
ルファスシリコン薄膜を１５０ｎｍ成膜し、アモルファ
スシリコン基板を作成する。成膜条件は、例えば圧力
０．１５Ｔｏｒｒ、温度４７０℃、成膜ガス流量１００
％−Ｓｉ2 Ｈ6 ガス流量９６ｓｃｃｍ、Ｈｅベース４％
−ＰＨ3 ガス流量１２０ｓｃｃｍである。
【０００９】続いて、電気炉を用い、例えば窒素雰囲気
中で、炉内温度を８５０℃に保持し、３０分間の熱処理
を施してアモルファスシリコン薄膜の結晶化を行い、多
結晶シリコン薄膜を得る。この時のＰＨ3 ガス流量とＳ
ｉ2 Ｈ6 ガス流量とから得られる反応ガス中のリン
（Ｐ）及びシリコン（Ｓｉ）の原子数比（Ｐ／Ｓｉ＝
２．５×１０-2）でアモルファスシリコンを成膜する
と、結晶化後の膜中に存在するＰ濃度はおよそ３×１０
20ｃｍ-3となる。
中で、炉内温度を８５０℃に保持し、３０分間の熱処理
を施してアモルファスシリコン薄膜の結晶化を行い、多
結晶シリコン薄膜を得る。この時のＰＨ3 ガス流量とＳ
ｉ2 Ｈ6 ガス流量とから得られる反応ガス中のリン
（Ｐ）及びシリコン（Ｓｉ）の原子数比（Ｐ／Ｓｉ＝
２．５×１０-2）でアモルファスシリコンを成膜する
と、結晶化後の膜中に存在するＰ濃度はおよそ３×１０
20ｃｍ-3となる。
【００１０】従来より用いられている１００ｎｍ以上の
膜厚の多結晶シリコン膜では、この程度に高濃度のＰが
膜中に存在する場合、抵抗率が約６×１０-3Ω・ｍと十
分に低抵抗となる。
膜厚の多結晶シリコン膜では、この程度に高濃度のＰが
膜中に存在する場合、抵抗率が約６×１０-3Ω・ｍと十
分に低抵抗となる。
【００１１】しかしながら、反応ガス中のＰ及びＳｉの
原子数比を上記のような条件のもとに多結晶シリコン膜
を薄膜化していくと、膜厚５０ｎｍ付近からその抵抗率
が急激に増加する現象が見られる。これを解決するため
に、反応ガス中のＰ及びＳｉの原子数比を０．０５〜
０．２とし、これによって５０ｎｍ以下の膜厚の多結晶
シリコン薄膜を得られるようにした技術が本願出願人か
ら提案されている。
原子数比を上記のような条件のもとに多結晶シリコン膜
を薄膜化していくと、膜厚５０ｎｍ付近からその抵抗率
が急激に増加する現象が見られる。これを解決するため
に、反応ガス中のＰ及びＳｉの原子数比を０．０５〜
０．２とし、これによって５０ｎｍ以下の膜厚の多結晶
シリコン薄膜を得られるようにした技術が本願出願人か
ら提案されている。
【００１２】この技術によれば、まずシリコン単結晶基
板上に熱酸化膜を１００ｎｍ成長させた後に、通常のＬ
ＰＣＶＤ炉を用いてアモルファスシリコン薄膜を５０ｎ
ｍ成膜し、アモルファスシリコン基板を作成する。成膜
条件は、例えば温度４７０℃、圧力２０Ｐａ、成膜ガス
流量１００％−Ｓｉ2 Ｈ6 ガス流量９６ｓｃｃｍ、Ｈｅ
希釈４％−ＰＨ3 （４％−ＰＨ3 ／Ｈｅ）ガス流量２４
０ｓｃｃｍである。
板上に熱酸化膜を１００ｎｍ成長させた後に、通常のＬ
ＰＣＶＤ炉を用いてアモルファスシリコン薄膜を５０ｎ
ｍ成膜し、アモルファスシリコン基板を作成する。成膜
条件は、例えば温度４７０℃、圧力２０Ｐａ、成膜ガス
流量１００％−Ｓｉ2 Ｈ6 ガス流量９６ｓｃｃｍ、Ｈｅ
希釈４％−ＰＨ3 （４％−ＰＨ3 ／Ｈｅ）ガス流量２４
０ｓｃｃｍである。
【００１３】続いて、電気炉を用い、例えば窒素雰囲気
中で、炉内温度を８５０℃に保持し、３０分間の熱処理
を施してアモルファスシリコン薄膜の結晶化を行い、多
結晶シリコン薄膜を得る。このようにして得られた多結
晶シリコン膜中に存在するＰ濃度はおよそ６×１０20ｃ
ｍ-3となり、抵抗率は８．０×１０-6Ω・ｍ程度とな
る。
中で、炉内温度を８５０℃に保持し、３０分間の熱処理
を施してアモルファスシリコン薄膜の結晶化を行い、多
結晶シリコン薄膜を得る。このようにして得られた多結
晶シリコン膜中に存在するＰ濃度はおよそ６×１０20ｃ
ｍ-3となり、抵抗率は８．０×１０-6Ω・ｍ程度とな
る。
【００１４】また、例えば成膜温度５１０℃、圧力１７
Ｐａとして、成膜ガス流量１００％−Ｓｉ2 Ｈ6 ガス流
量９６ｓｃｃｍ、Ｈｅ希釈４％−ＰＨ3 ガス流量２００
ｓｃｃｍとすることによって、多結晶シリコン膜中に存
在するＰ濃度はおよそ５×１０20ｃｍ-3となり、抵抗率
は６．５×１０-6Ω・ｍ程度とより一層低くなる。
Ｐａとして、成膜ガス流量１００％−Ｓｉ2 Ｈ6 ガス流
量９６ｓｃｃｍ、Ｈｅ希釈４％−ＰＨ3 ガス流量２００
ｓｃｃｍとすることによって、多結晶シリコン膜中に存
在するＰ濃度はおよそ５×１０20ｃｍ-3となり、抵抗率
は６．５×１０-6Ω・ｍ程度とより一層低くなる。
【００１５】しかしながら、上記の例のように、成膜ガ
スにＳｉ2 Ｈ6 を用いた場合、膜厚の均一性やステップ
カヴァレッジが悪くなり、高集積デバイスの微細なコン
タクトプラグ等への適用が難しい。その上、Ｓｉ2 Ｈ6
は反応性が高いため、爆発の危険度も高くなっている。
スにＳｉ2 Ｈ6 を用いた場合、膜厚の均一性やステップ
カヴァレッジが悪くなり、高集積デバイスの微細なコン
タクトプラグ等への適用が難しい。その上、Ｓｉ2 Ｈ6
は反応性が高いため、爆発の危険度も高くなっている。
【００１６】一方、成膜ガスとしてＳｉ2 Ｈ6 の代りに
ＳｉＨ4 を用いた場合、膜厚の均一性やステップカヴァ
レッジがよくなり、高集積デバイスの微細なコンタクト
プラグ等への適用も可能となり、かつ反応性も低いため
に爆発の危険度も低くなる。これらの点からも、今後の
高集積デバイスの電極材料として使用する多結晶シリコ
ン薄膜の成膜ガスとしてはＳｉＨ4 の方が有利である。
ＳｉＨ4 を用いた場合、膜厚の均一性やステップカヴァ
レッジがよくなり、高集積デバイスの微細なコンタクト
プラグ等への適用も可能となり、かつ反応性も低いため
に爆発の危険度も低くなる。これらの点からも、今後の
高集積デバイスの電極材料として使用する多結晶シリコ
ン薄膜の成膜ガスとしてはＳｉＨ4 の方が有利である。
【００１７】特開昭６３−１３７４１１号公報に開示さ
れた技術では、成膜ガスとしてＳｉＨ4 を用いている。
すなわち、ＬＰＣＶＤ炉によってＰＨ3 ガスとＳｉＨ4
ガスとを使用し、６００℃以下でアモルファスシリコン
膜を形成し、その後に７００℃以上のある温度でアモル
ファスシリコン膜を結晶化させるものである。また、こ
の技術ではＰＨ3 の代りにＢ2 Ｈ6 を用いたボロン
（Ｂ）ドープの例も示されている。
れた技術では、成膜ガスとしてＳｉＨ4 を用いている。
すなわち、ＬＰＣＶＤ炉によってＰＨ3 ガスとＳｉＨ4
ガスとを使用し、６００℃以下でアモルファスシリコン
膜を形成し、その後に７００℃以上のある温度でアモル
ファスシリコン膜を結晶化させるものである。また、こ
の技術ではＰＨ3 の代りにＢ2 Ｈ6 を用いたボロン
（Ｂ）ドープの例も示されている。
【００１８】
【発明が解決しようとする課題】高集積デバイスの電極
材料として使用する多結晶シリコン薄膜は、半導体デバ
イスの高集積化によって非常に微細な領域での適用が求
められている。例えば、径の大きさが０．２μｍ以下の
コンタクトホールの埋め込みや、複雑化した三次元型容
量等の形成における０．１μｍよりも狭い領域への埋め
込み等への適用によって、多結晶シリコンの実質的な薄
膜化が進んでいる。しかも、上記のような薄膜化におい
ても、電極材料として抵抗率が十分に低い多結晶シリコ
ンが求められている。
材料として使用する多結晶シリコン薄膜は、半導体デバ
イスの高集積化によって非常に微細な領域での適用が求
められている。例えば、径の大きさが０．２μｍ以下の
コンタクトホールの埋め込みや、複雑化した三次元型容
量等の形成における０．１μｍよりも狭い領域への埋め
込み等への適用によって、多結晶シリコンの実質的な薄
膜化が進んでいる。しかも、上記のような薄膜化におい
ても、電極材料として抵抗率が十分に低い多結晶シリコ
ンが求められている。
【００１９】上述した従来の多結晶シリコン薄膜の形成
方法では、先に述べた如く、多結晶シリコン薄膜の成膜
ガスとしてＳｉ2 Ｈ6 よりもＳｉＨ4 の方が有利である
が、ＳｉＨ4 ガス成膜においては膜中のＰ濃度を増やし
ていっても、Ｓｉ2 Ｈ6 ガスで成膜した場合に比べて抵
抗率が低くならない。
方法では、先に述べた如く、多結晶シリコン薄膜の成膜
ガスとしてＳｉ2 Ｈ6 よりもＳｉＨ4 の方が有利である
が、ＳｉＨ4 ガス成膜においては膜中のＰ濃度を増やし
ていっても、Ｓｉ2 Ｈ6 ガスで成膜した場合に比べて抵
抗率が低くならない。
【００２０】特に、多結晶シリコン膜の膜厚が５０ｎｍ
以下の場合にはこの現象が顕著に現れ、図２に示すよう
に、Ｐ濃度が９×１０20ｃｍ-3と多いにもかかわらず、
抵抗率が高くなる。これに対し、Ｓｉ2 Ｈ6 ガスで成膜
した場合にはＰ濃度が５×１０20ｃｍ-3以上の抵抗率が
７×１０-6Ω・ｍ程度と低い値でほぼ変わらない。
以下の場合にはこの現象が顕著に現れ、図２に示すよう
に、Ｐ濃度が９×１０20ｃｍ-3と多いにもかかわらず、
抵抗率が高くなる。これに対し、Ｓｉ2 Ｈ6 ガスで成膜
した場合にはＰ濃度が５×１０20ｃｍ-3以上の抵抗率が
７×１０-6Ω・ｍ程度と低い値でほぼ変わらない。
【００２１】しかしながら、Ｓｉ2 Ｈ6 ガスで成膜した
場合にはステップカヴァレッジが悪いため、上記のよう
な狭い領域への埋め込みには適していない。よって、ス
テップカヴァレッジのよいＳｉＨ4 ガス成膜で十分に抵
抗率の低い多結晶シリコン薄膜を得る必要がある。
場合にはステップカヴァレッジが悪いため、上記のよう
な狭い領域への埋め込みには適していない。よって、ス
テップカヴァレッジのよいＳｉＨ4 ガス成膜で十分に抵
抗率の低い多結晶シリコン薄膜を得る必要がある。
【００２２】そこで、本発明の目的は上記の問題点を解
消し、ＳｉＨ4 ガス成膜で十分に抵抗率の低い多結晶シ
リコン薄膜を得ることができる半導体薄膜形成方法を提
供することにある。
消し、ＳｉＨ4 ガス成膜で十分に抵抗率の低い多結晶シ
リコン薄膜を得ることができる半導体薄膜形成方法を提
供することにある。
【００２３】
【課題を解決するための手段】本発明による半導体薄膜
形成方法は、導電性を持たせる目的の不純物を含む半導
体薄膜を形成する半導体薄膜形成方法であって、シラン
を成膜原料ガスとして用いかつ前記不純物を導入しなが
ら３ｎｍ／分以上の成膜速度で化学気相成長法によりア
モルファスシリコン薄膜を堆積する工程と、堆積した前
記アモルファスシリコン薄膜を熱処理で結晶化する工程
とを備えている。
形成方法は、導電性を持たせる目的の不純物を含む半導
体薄膜を形成する半導体薄膜形成方法であって、シラン
を成膜原料ガスとして用いかつ前記不純物を導入しなが
ら３ｎｍ／分以上の成膜速度で化学気相成長法によりア
モルファスシリコン薄膜を堆積する工程と、堆積した前
記アモルファスシリコン薄膜を熱処理で結晶化する工程
とを備えている。
【００２４】
【作用】ＣＶＤ法によって不純物を導入しながらアモル
ファスシリコン薄膜を成膜した後に熱処理で多結晶させ
て半導体薄膜を形成する過程において、ＳｉＨ4 ガスを
用いて３ｎｍ／分以上の成膜速度でアモルファスシリコ
ン薄膜を成膜し、アモルファスシリコン薄膜を熱処理で
結晶化させる。
ファスシリコン薄膜を成膜した後に熱処理で多結晶させ
て半導体薄膜を形成する過程において、ＳｉＨ4 ガスを
用いて３ｎｍ／分以上の成膜速度でアモルファスシリコ
ン薄膜を成膜し、アモルファスシリコン薄膜を熱処理で
結晶化させる。
【００２５】これによって、Ｓｉ2 Ｈ6 ガス成膜と同程
度に低抵抗な多結晶シリコン薄膜を形成することができ
る。その上、Ｓｉ2 Ｈ6 ガス成膜に比べて膜厚の均一性
やステップカヴァレッジが良好なため、微細な構造をし
た高集積デバイスの電極材料として有効である。この場
合、その電極材料の抵抗を低くすることができるので、
高集積デバイスの動作速度を改善することに多大な効果
を有する。
度に低抵抗な多結晶シリコン薄膜を形成することができ
る。その上、Ｓｉ2 Ｈ6 ガス成膜に比べて膜厚の均一性
やステップカヴァレッジが良好なため、微細な構造をし
た高集積デバイスの電極材料として有効である。この場
合、その電極材料の抵抗を低くすることができるので、
高集積デバイスの動作速度を改善することに多大な効果
を有する。
【００２６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００２７】図１（ａ）〜（ｃ）は本発明の一実施例に
よる半導体チップの製造工程を示す各工程の断面図であ
る。これら図１（ａ）〜（ｃ）を用いて本発明の一実施
例による多結晶シリコン薄膜の形成方法について説明す
る。
よる半導体チップの製造工程を示す各工程の断面図であ
る。これら図１（ａ）〜（ｃ）を用いて本発明の一実施
例による多結晶シリコン薄膜の形成方法について説明す
る。
【００２８】まず、面方位（１００）、抵抗率１×１０
-2Ω・ｍのＰ型シリコン基板１１上に熱酸化膜法によっ
て、厚さ１００ｎｍのシリコン酸化膜１２を形成する
［図１（ａ）参照］。
-2Ω・ｍのＰ型シリコン基板１１上に熱酸化膜法によっ
て、厚さ１００ｎｍのシリコン酸化膜１２を形成する
［図１（ａ）参照］。
【００２９】続いて、通常の抵抗加熱式ＬＰＣＶＤ装置
を用い、厚さ５０ｎｍのリン（Ｐ）ドープトアモルファ
スシリコン（ａ−Ｓｉ）薄膜１３をシリコン酸化膜１２
上に複数枚成膜する［図１（ｂ）参照］。
を用い、厚さ５０ｎｍのリン（Ｐ）ドープトアモルファ
スシリコン（ａ−Ｓｉ）薄膜１３をシリコン酸化膜１２
上に複数枚成膜する［図１（ｂ）参照］。
【００３０】このときの成膜条件は、反応管内温度５５
０℃、圧力１００〜３００Ｐａ、成膜ガスとして１００
％−ＳｉＨ4 ガスを、ドーピングガスとしてＨｅベース
４％希釈ＰＨ3 （４％−ＰＨ3 ／Ｈｅ）ガスを使用す
る。その際、成膜速度が３ｎｍ／分以上、膜中のリン濃
度が３×１０20ｃｍ-3以上となるように圧力やガス流量
が設定されている。
０℃、圧力１００〜３００Ｐａ、成膜ガスとして１００
％−ＳｉＨ4 ガスを、ドーピングガスとしてＨｅベース
４％希釈ＰＨ3 （４％−ＰＨ3 ／Ｈｅ）ガスを使用す
る。その際、成膜速度が３ｎｍ／分以上、膜中のリン濃
度が３×１０20ｃｍ-3以上となるように圧力やガス流量
が設定されている。
【００３１】例えば、圧力を１４０Ｐａとし、１００％
−ＳｉＨ4 ガス及び４％−ＰＨ3 ／Ｈｅガスの流量を夫
々７２０ｓｃｃｍ，４５ｓｃｃｍとすることで、成膜速
度が３．５ｎｍ／分となり、膜中のリン濃度が５×１０
20ｃｍ-3となる。
−ＳｉＨ4 ガス及び４％−ＰＨ3 ／Ｈｅガスの流量を夫
々７２０ｓｃｃｍ，４５ｓｃｃｍとすることで、成膜速
度が３．５ｎｍ／分となり、膜中のリン濃度が５×１０
20ｃｍ-3となる。
【００３２】その後に、リンドープトアモルファスシリ
コン薄膜１３に対して窒素雰囲気中で８５０℃を保持し
て３０分間の熱処理を施してリンドープトアモルファス
シリコン薄膜１３を結晶化させ、多結晶シリコン薄膜１
４を形成する［図１（ｃ）参照］。
コン薄膜１３に対して窒素雰囲気中で８５０℃を保持し
て３０分間の熱処理を施してリンドープトアモルファス
シリコン薄膜１３を結晶化させ、多結晶シリコン薄膜１
４を形成する［図１（ｃ）参照］。
【００３３】図２は本発明の一実施例による多結晶シリ
コン薄膜の膜中のリン濃度と抵抗率との関係を示す図で
あり、図３は本発明の一実施例による多結晶シリコン薄
膜形成時の成膜速度と抵抗率との関係を示す図であり、
図４は本発明の一実施例による多結晶シリコン薄膜形成
時の成膜速度とグレインサイズとの関係を示す図であ
る。
コン薄膜の膜中のリン濃度と抵抗率との関係を示す図で
あり、図３は本発明の一実施例による多結晶シリコン薄
膜形成時の成膜速度と抵抗率との関係を示す図であり、
図４は本発明の一実施例による多結晶シリコン薄膜形成
時の成膜速度とグレインサイズとの関係を示す図であ
る。
【００３４】図２は上述した処理によって得られた多結
晶シリコン薄膜を実施例とし、ＳｉＨ4 ガス成膜におい
て成膜速度が３ｎｍ／分以下でアモルファス成膜して得
た多結晶シリコン薄膜を従来例Ａとし、成膜温度が５５
０℃でＳｉ2 Ｈ6 ガスで成膜して得た多結晶シリコン薄
膜を従来例Ｂとした場合の多結晶シリコン薄膜の膜中の
リン濃度と抵抗率との関係を示している。
晶シリコン薄膜を実施例とし、ＳｉＨ4 ガス成膜におい
て成膜速度が３ｎｍ／分以下でアモルファス成膜して得
た多結晶シリコン薄膜を従来例Ａとし、成膜温度が５５
０℃でＳｉ2 Ｈ6 ガスで成膜して得た多結晶シリコン薄
膜を従来例Ｂとした場合の多結晶シリコン薄膜の膜中の
リン濃度と抵抗率との関係を示している。
【００３５】この図２に示すように、リン濃度が４×１
０20ｃｍ-3以上の場合、実施例（図中、○で示す）は従
来例Ａ（図中、●で示す）の抵抗率よりも低く、従来例
Ｂ（図中、▲で示す）の抵抗率と同程度である。
０20ｃｍ-3以上の場合、実施例（図中、○で示す）は従
来例Ａ（図中、●で示す）の抵抗率よりも低く、従来例
Ｂ（図中、▲で示す）の抵抗率と同程度である。
【００３６】すなわち、ＳｉＨ4 ガス成膜の従来例Ａは
抵抗率が高く、この抵抗率は膜中のリン濃度を増やして
も低くならない。これに対し、実施例においてはＳｉ2
Ｈ6 ガス成膜の従来例Ｂと同程度まで抵抗率が低くなっ
ていることが分かる。
抵抗率が高く、この抵抗率は膜中のリン濃度を増やして
も低くならない。これに対し、実施例においてはＳｉ2
Ｈ6 ガス成膜の従来例Ｂと同程度まで抵抗率が低くなっ
ていることが分かる。
【００３７】上記の如く、ＳｉＨ4 ガス成膜において、
成膜速度を３ｎｍ／分以上とすることによって、Ｓｉ2
Ｈ6 ガス成膜の場合に匹敵する低い抵抗率の多結晶シリ
コン薄膜を得ることができる。
成膜速度を３ｎｍ／分以上とすることによって、Ｓｉ2
Ｈ6 ガス成膜の場合に匹敵する低い抵抗率の多結晶シリ
コン薄膜を得ることができる。
【００３８】図３はリン濃度が５×１０20ｃｍ-3以上で
のＳｉＨ4 ガス成膜及びＳｉ2 Ｈ6ガス成膜の成膜速度
と抵抗率との関係を示している。この図３に示すよう
に、Ｓｉ2 Ｈ6 ガス成膜（図中、▲で示す）では成膜速
度にかかわらず、抵抗率はほぼ一定となっていることが
分かる。これに対し、ＳｉＨ4 ガス成膜（図中、○で示
す）では抵抗率が成膜速度に依存し、成膜速度が速くな
るにつれて抵抗率が減少していくことが分かる。
のＳｉＨ4 ガス成膜及びＳｉ2 Ｈ6ガス成膜の成膜速度
と抵抗率との関係を示している。この図３に示すよう
に、Ｓｉ2 Ｈ6 ガス成膜（図中、▲で示す）では成膜速
度にかかわらず、抵抗率はほぼ一定となっていることが
分かる。これに対し、ＳｉＨ4 ガス成膜（図中、○で示
す）では抵抗率が成膜速度に依存し、成膜速度が速くな
るにつれて抵抗率が減少していくことが分かる。
【００３９】図４はＳｉＨ4 ガス成膜及びＳｉ2 Ｈ6 ガ
ス成膜の成膜速度とグレインサイズとの関係を示してい
る。この図４に示すように、ＳｉＨ4 ガス成膜（図中、
○で示す）においては成膜速度が遅い場合、Ｓｉ2 Ｈ6
ガス成膜（図中、●で示す）よりもグレインサイズが小
さいが、成膜速度が速くなるにつれてグレインサイズが
大きくなってＳｉ2 Ｈ6 ガス成膜の場合と同程度の大き
さになっていく。
ス成膜の成膜速度とグレインサイズとの関係を示してい
る。この図４に示すように、ＳｉＨ4 ガス成膜（図中、
○で示す）においては成膜速度が遅い場合、Ｓｉ2 Ｈ6
ガス成膜（図中、●で示す）よりもグレインサイズが小
さいが、成膜速度が速くなるにつれてグレインサイズが
大きくなってＳｉ2 Ｈ6 ガス成膜の場合と同程度の大き
さになっていく。
【００４０】すなわち、ＳｉＨ4 ガス成膜の場合、成膜
速度が遅ければ成膜したアモルファスシリコン膜内の原
子配列が比較的結晶に近いものとなり、結晶時における
結晶粒（グレイン）の核形成が頻繁に起こり、結晶粒が
大きく成長できなくなる。
速度が遅ければ成膜したアモルファスシリコン膜内の原
子配列が比較的結晶に近いものとなり、結晶時における
結晶粒（グレイン）の核形成が頻繁に起こり、結晶粒が
大きく成長できなくなる。
【００４１】一方、ＳｉＨ4 ガス成膜の場合、成膜速度
を速くすれば原子配列のより乱れたアモルファス構造と
なるため、結晶粒の核形成頻度が低下し、結晶粒が大き
く成長できるようになる。
を速くすれば原子配列のより乱れたアモルファス構造と
なるため、結晶粒の核形成頻度が低下し、結晶粒が大き
く成長できるようになる。
【００４２】ただし、Ｓｉ2 Ｈ6 ガス成膜において、グ
レインサイズが成長速度の違いによって変化しないの
は、成膜メカニズムがＳｉＨ4 ガス成膜の場合と異な
り、成膜速度が遅い時でも十分に乱れた構造のアモルフ
ァス膜が形成されるためである。
レインサイズが成長速度の違いによって変化しないの
は、成膜メカニズムがＳｉＨ4 ガス成膜の場合と異な
り、成膜速度が遅い時でも十分に乱れた構造のアモルフ
ァス膜が形成されるためである。
【００４３】上記の如く、本発明の一実施例によれば、
ＳｉＨ4 ガス成膜において、従来の多結晶シリコン薄膜
の形成方法に比較して抵抗率を低くすることができるの
で、ＳｉＨ4 ガス成膜で十分に抵抗率の低い多結晶シリ
コン薄膜が得られる。
ＳｉＨ4 ガス成膜において、従来の多結晶シリコン薄膜
の形成方法に比較して抵抗率を低くすることができるの
で、ＳｉＨ4 ガス成膜で十分に抵抗率の低い多結晶シリ
コン薄膜が得られる。
【００４４】尚、上記の本発明の一実施例ではリンドー
プ膜についてのみ説明したが、導電性を持たせるための
不純物が砒素（Ａｓ）あるいはホウ素（Ｂ）であっても
上記と同様の効果が得られる。
プ膜についてのみ説明したが、導電性を持たせるための
不純物が砒素（Ａｓ）あるいはホウ素（Ｂ）であっても
上記と同様の効果が得られる。
【００４５】不純物がＰの場合にはＰＨ3 の代りに第三
ブチルフォスフィン（ＴＢＰ）を、不純物がＡｓの場合
にはアルシン（ＡｓＨ3 ）と三塩化砒素（ＡｓＣｌ3 ）
と第三ブチルアルシン（ＴＢＡ）とのうちいずれかを、
不純物がＢの場合にはジボラン（Ｂ2 Ｈ6 ）を夫々用い
ることができる。
ブチルフォスフィン（ＴＢＰ）を、不純物がＡｓの場合
にはアルシン（ＡｓＨ3 ）と三塩化砒素（ＡｓＣｌ3 ）
と第三ブチルアルシン（ＴＢＡ）とのうちいずれかを、
不純物がＢの場合にはジボラン（Ｂ2 Ｈ6 ）を夫々用い
ることができる。
【００４６】また、本発明の一実施例では成膜温度を５
５０℃としているが、５３０〜５７０℃の範囲内の温度
で成膜しても、上記と同様の効果が得られる。さらに、
結晶化時の熱処理温度は５８０〜９５０℃の温度範囲内
のいずれでもよく、熱処理時間を結晶化が十分に完了す
る時間に変更することで、上記と同様の効果が得られ
る。
５０℃としているが、５３０〜５７０℃の範囲内の温度
で成膜しても、上記と同様の効果が得られる。さらに、
結晶化時の熱処理温度は５８０〜９５０℃の温度範囲内
のいずれでもよく、熱処理時間を結晶化が十分に完了す
る時間に変更することで、上記と同様の効果が得られ
る。
【００４７】図５（ａ）〜（ｄ）は本発明の他の実施例
による半導体チップの製造工程を示す各工程の断面図で
ある。これら図５（ａ）〜（ｄ）を用いて本発明の他の
実施例による多結晶シリコン薄膜を各種半導体装置にお
けるデバイス活性層と配線層とのコンタクト埋設材料に
適用した場合の多結晶シリコン薄膜の形成方法について
説明する。
による半導体チップの製造工程を示す各工程の断面図で
ある。これら図５（ａ）〜（ｄ）を用いて本発明の他の
実施例による多結晶シリコン薄膜を各種半導体装置にお
けるデバイス活性層と配線層とのコンタクト埋設材料に
適用した場合の多結晶シリコン薄膜の形成方法について
説明する。
【００４８】まず、面方位（１００）、抵抗率１×１０
-2Ω・ｍのＰ型シリコン基板２１表面にＡｓをイオン注
入してｎ＋拡散層２２を形成する［図５（ａ）参照］。
続いて、Ｐ型シリコン基板２１及びｎ＋拡散層２２の全
面にシリコン酸化膜２３を形成し、フォトリソグラフィ
工程及びイオンエッチング工程によって直径０．１５μ
ｍ、深さ０．５μｍのコンタクトホール２４を形成する
［図５（ｂ）参照］。
-2Ω・ｍのＰ型シリコン基板２１表面にＡｓをイオン注
入してｎ＋拡散層２２を形成する［図５（ａ）参照］。
続いて、Ｐ型シリコン基板２１及びｎ＋拡散層２２の全
面にシリコン酸化膜２３を形成し、フォトリソグラフィ
工程及びイオンエッチング工程によって直径０．１５μ
ｍ、深さ０．５μｍのコンタクトホール２４を形成する
［図５（ｂ）参照］。
【００４９】その後に、通常の抵抗加熱式ＬＰＣＶＤ装
置を用い、厚さ４００ｎｍのリンドープトアモルファス
シリコン薄膜２５をシリコン酸化膜２３上に成膜する
［図５（ｃ）参照］。
置を用い、厚さ４００ｎｍのリンドープトアモルファス
シリコン薄膜２５をシリコン酸化膜２３上に成膜する
［図５（ｃ）参照］。
【００５０】このときの成膜条件は、１００％−ＳｉＨ
4 ガス及び４％−ＰＨ3 ／Ｈｅガスを使用し、反応管内
温度５５０℃、膜中のリン濃度を５×１０20ｃｍ-3と
し、成膜速度を３．５，４．０，５．０ｎｍ／分に設定
する。
4 ガス及び４％−ＰＨ3 ／Ｈｅガスを使用し、反応管内
温度５５０℃、膜中のリン濃度を５×１０20ｃｍ-3と
し、成膜速度を３．５，４．０，５．０ｎｍ／分に設定
する。
【００５１】さらに、リンドープトアモルファスシリコ
ン薄膜２５を窒素雰囲気中で８５０℃、３０分間の熱処
理を施してリンドープトアモルファスシリコン薄膜２５
を結晶化させ、多結晶シリコン薄膜２６を形成する。こ
の多結晶シリコン薄膜２６をイオンエッチング工程によ
って一部取り除き、分離溝２７を作って多結晶シリコン
コンタクトプラグ部を１０００個直列に並べる［図５
（ｄ）参照］。
ン薄膜２５を窒素雰囲気中で８５０℃、３０分間の熱処
理を施してリンドープトアモルファスシリコン薄膜２５
を結晶化させ、多結晶シリコン薄膜２６を形成する。こ
の多結晶シリコン薄膜２６をイオンエッチング工程によ
って一部取り除き、分離溝２７を作って多結晶シリコン
コンタクトプラグ部を１０００個直列に並べる［図５
（ｄ）参照］。
【００５２】上記のコンタクト抵抗評価用基板作製プロ
セスにおいて、成膜速度を２．０ｎｍ／分でアモルファ
ス成膜して得た多結晶シリコン薄膜をＳｉＨ4 ガス成膜
の従来例とし、成膜温度５５０℃でＳｉ2 Ｈ6 ガスを用
いて得た多結晶シリコン薄膜をＳｉ2 Ｈ6 ガス成膜の従
来例として比較を行うと、以下の説明のようになる。た
だし、これら従来例による多結晶シリコン薄膜の膜中の
リン濃度も５×１０20ｃｍ-3に揃えてある。
セスにおいて、成膜速度を２．０ｎｍ／分でアモルファ
ス成膜して得た多結晶シリコン薄膜をＳｉＨ4 ガス成膜
の従来例とし、成膜温度５５０℃でＳｉ2 Ｈ6 ガスを用
いて得た多結晶シリコン薄膜をＳｉ2 Ｈ6 ガス成膜の従
来例として比較を行うと、以下の説明のようになる。た
だし、これら従来例による多結晶シリコン薄膜の膜中の
リン濃度も５×１０20ｃｍ-3に揃えてある。
【００５３】上記の工程で作製したコンタクト抵抗評価
用基板について、コンタクト抵抗を測定した場合、コン
タクト１つ当たりの抵抗は成膜速度＝３．５，４．０，
５．０ｎｍ／分において夫々４８８±２０，４８０±２
５，４７２±１５Ωが測定された。
用基板について、コンタクト抵抗を測定した場合、コン
タクト１つ当たりの抵抗は成膜速度＝３．５，４．０，
５．０ｎｍ／分において夫々４８８±２０，４８０±２
５，４７２±１５Ωが測定された。
【００５４】これはＳｉＨ4 ガス成膜の従来例によって
得られる６０３±４０Ωに比べると、コンタクト抵抗が
８割程度に低減されることが分かる。一方、Ｓｉ2 Ｈ6
ガス成膜の従来例の場合には、図２に示す如く、多結晶
シリコン薄膜の抵抗率は低くなるものの、ステップカヴ
ァレッジが悪いため、コンタクト抵抗が５５２±３０Ω
と高くなってしまう。
得られる６０３±４０Ωに比べると、コンタクト抵抗が
８割程度に低減されることが分かる。一方、Ｓｉ2 Ｈ6
ガス成膜の従来例の場合には、図２に示す如く、多結晶
シリコン薄膜の抵抗率は低くなるものの、ステップカヴ
ァレッジが悪いため、コンタクト抵抗が５５２±３０Ω
と高くなってしまう。
【００５５】上述したように、本発明の他の実施例を用
いることで、０．１５μｍ程度に微細なコンタクト径で
あっても、低抵抗なコンタクトの形成が可能となり、今
後の半導体デバイスの高集積化に大いに寄与することが
できる。
いることで、０．１５μｍ程度に微細なコンタクト径で
あっても、低抵抗なコンタクトの形成が可能となり、今
後の半導体デバイスの高集積化に大いに寄与することが
できる。
【００５６】尚、上記の本発明の他の実施例ではリンド
ープ膜についてのみ説明したが、導電性を持たせるため
の不純物が砒素（Ａｓ）あるいはホウ素（Ｂ）であって
も上記と同様の効果が得られる。
ープ膜についてのみ説明したが、導電性を持たせるため
の不純物が砒素（Ａｓ）あるいはホウ素（Ｂ）であって
も上記と同様の効果が得られる。
【００５７】不純物がＰの場合にはＰＨ3 の代りに第三
ブチルフォスフィン（ＴＢＰ）を、不純物がＡｓの場合
にはアルシン（ＡｓＨ3 ）と三塩化砒素（ＡｓＣｌ3 ）
と第三ブチルアルシン（ＴＢＡ）とのうちいずれかを、
不純物がＢの場合にはジボラン（Ｂ2 Ｈ6 ）を夫々用い
ることができる。
ブチルフォスフィン（ＴＢＰ）を、不純物がＡｓの場合
にはアルシン（ＡｓＨ3 ）と三塩化砒素（ＡｓＣｌ3 ）
と第三ブチルアルシン（ＴＢＡ）とのうちいずれかを、
不純物がＢの場合にはジボラン（Ｂ2 Ｈ6 ）を夫々用い
ることができる。
【００５８】また、本発明の他の実施例では多結晶シリ
コン薄膜の膜中のリン濃度を５×１０20ｃｍ-3としてい
るが、３〜２０×１０20ｃｍ-3の範囲内においても上記
と同様の効果が得られる。
コン薄膜の膜中のリン濃度を５×１０20ｃｍ-3としてい
るが、３〜２０×１０20ｃｍ-3の範囲内においても上記
と同様の効果が得られる。
【００５９】さらに、本発明の他の実施例では成膜温度
を５５０℃とし、成膜速度を３．５，４．０，５．０ｎ
ｍ／分としているが、成膜速度が３ｎｍ／分以上であれ
ば、また成膜温度が５３０〜５７０℃の範囲内であれ
ば、上記と同様の効果が得られる。さらにまた、結晶化
時の熱処理温度は５８０〜９５０℃の温度範囲内のいず
れでもよく、熱処理時間を結晶化が十分に完了する時間
に変更することで、上記と同様の効果が得られる。
を５５０℃とし、成膜速度を３．５，４．０，５．０ｎ
ｍ／分としているが、成膜速度が３ｎｍ／分以上であれ
ば、また成膜温度が５３０〜５７０℃の範囲内であれ
ば、上記と同様の効果が得られる。さらにまた、結晶化
時の熱処理温度は５８０〜９５０℃の温度範囲内のいず
れでもよく、熱処理時間を結晶化が十分に完了する時間
に変更することで、上記と同様の効果が得られる。
【００６０】図６（ａ）〜（ｃ）は本発明の別の実施例
による半導体チップの製造工程を示す各工程の断面図で
ある。これら図６（ａ）〜（ｃ）を用いて本発明の別の
実施例による多結晶シリコン薄膜をメモリデバイスの容
量電極に適用した場合の多結晶シリコン薄膜の形成方法
について説明する。
による半導体チップの製造工程を示す各工程の断面図で
ある。これら図６（ａ）〜（ｃ）を用いて本発明の別の
実施例による多結晶シリコン薄膜をメモリデバイスの容
量電極に適用した場合の多結晶シリコン薄膜の形成方法
について説明する。
【００６１】まず、面方位（１００）、抵抗率１×１０
-2Ω・ｍのＰ型シリコン基板表面にＡｓをイオン注入し
てｎ＋拡散層３２を形成し、ｎ＋拡散層３２の上に厚さ
１μｍのシリコン酸化膜３３を形成する。このシリコン
酸化膜３３には幅１μｍの溝が形成される。
-2Ω・ｍのＰ型シリコン基板表面にＡｓをイオン注入し
てｎ＋拡散層３２を形成し、ｎ＋拡散層３２の上に厚さ
１μｍのシリコン酸化膜３３を形成する。このシリコン
酸化膜３３には幅１μｍの溝が形成される。
【００６２】この状態で、通常の抵抗加熱式ＬＰＣＶＤ
装置を用い、厚さ３０ｎｍのリンドープトアモルファス
シリコン薄膜をシリコン酸化膜３３上に成膜する。この
ときの成膜条件は、１００％−ＳｉＨ4 ガス及び４％−
ＰＨ3 ／Ｈｅガスを使用し、反応管内温度５５０℃、膜
中のリン濃度を３×１０20ｃｍ-3とし、成膜速度を３．
５ｎｍ／分に設定する。
装置を用い、厚さ３０ｎｍのリンドープトアモルファス
シリコン薄膜をシリコン酸化膜３３上に成膜する。この
ときの成膜条件は、１００％−ＳｉＨ4 ガス及び４％−
ＰＨ3 ／Ｈｅガスを使用し、反応管内温度５５０℃、膜
中のリン濃度を３×１０20ｃｍ-3とし、成膜速度を３．
５ｎｍ／分に設定する。
【００６３】続いて、リンドープトアモルファスシリコ
ン薄膜を窒素雰囲気中で８５０℃、３０分間の熱処理を
施してリンドープトアモルファスシリコン薄膜を結晶化
させ、多結晶シリコン薄膜３６を形成する［図６（ａ）
参照］。
ン薄膜を窒素雰囲気中で８５０℃、３０分間の熱処理を
施してリンドープトアモルファスシリコン薄膜を結晶化
させ、多結晶シリコン薄膜３６を形成する［図６（ａ）
参照］。
【００６４】次に、多結晶シリコン薄膜３６をパターニ
ングして下部電極３６Ａを形成した後に、容量絶縁膜３
７を５ｎｍの厚さに形成する［図６（ｂ）参照］。さら
に、上部電極３８として下部電極３６Ａと同じ成膜条件
でリンドープトアモルファスシリコン薄膜を１５０ｎｍ
成膜し、そのリンドープトアモルファスシリコン薄膜を
窒素雰囲気中で８５０℃、３０分間の熱処理を施して結
晶化させ、多結晶シリコン薄膜を形成する［図６（ｃ）
参照］。
ングして下部電極３６Ａを形成した後に、容量絶縁膜３
７を５ｎｍの厚さに形成する［図６（ｂ）参照］。さら
に、上部電極３８として下部電極３６Ａと同じ成膜条件
でリンドープトアモルファスシリコン薄膜を１５０ｎｍ
成膜し、そのリンドープトアモルファスシリコン薄膜を
窒素雰囲気中で８５０℃、３０分間の熱処理を施して結
晶化させ、多結晶シリコン薄膜を形成する［図６（ｃ）
参照］。
【００６５】上記のメモリデバイスの容量電極の作製プ
ロセスにおいて、成膜速度を２．０ｎｍ／分、リン濃度
を３×１０20ｃｍ-3とし、窒素雰囲気中で８５０℃、３
０分間の熱処理を施したものを従来例の下部電極及び上
部電極として用いている。
ロセスにおいて、成膜速度を２．０ｎｍ／分、リン濃度
を３×１０20ｃｍ-3とし、窒素雰囲気中で８５０℃、３
０分間の熱処理を施したものを従来例の下部電極及び上
部電極として用いている。
【００６６】上記のようにした作製された容量について
その特性を測定したものを図７に示す。図７は高周波Ｃ
−Ｖ特性によって、下部電極に＋３Ｖ印加した時の容量
値Ｃとゼロバイアス付近での容量値Ｃ0 との比（Ｃ／Ｃ
0 ）を示している。
その特性を測定したものを図７に示す。図７は高周波Ｃ
−Ｖ特性によって、下部電極に＋３Ｖ印加した時の容量
値Ｃとゼロバイアス付近での容量値Ｃ0 との比（Ｃ／Ｃ
0 ）を示している。
【００６７】すなわち、本発明の別の実施例の比（Ｃ／
Ｃ0 ）が０．９８、上記の従来例の比（Ｃ／Ｃ0 ）が
０．９１となるので、本発明の別の実施例を用いること
で、電極内のキャリアの空乏化がほとんど見られず、広
いバイアス領域で安定な容量が得られ、従来よりも良好
な電極が形成される。
Ｃ0 ）が０．９８、上記の従来例の比（Ｃ／Ｃ0 ）が
０．９１となるので、本発明の別の実施例を用いること
で、電極内のキャリアの空乏化がほとんど見られず、広
いバイアス領域で安定な容量が得られ、従来よりも良好
な電極が形成される。
【００６８】本発明の別の実施例では単純な容量構造で
示しているが、図８（ａ）に示した多重シリンダ型や図
８（ｂ）に示した多層フィン型等のように、容量構造が
複雑なものもある。これらにおいてはシリコン基板４
１，５１上の層間膜４２，５２に複雑な形状をした下部
電極４６，５６が形成されている。
示しているが、図８（ａ）に示した多重シリンダ型や図
８（ｂ）に示した多層フィン型等のように、容量構造が
複雑なものもある。これらにおいてはシリコン基板４
１，５１上の層間膜４２，５２に複雑な形状をした下部
電極４６，５６が形成されている。
【００６９】この下部電極４６，５６の表面に容量絶縁
膜４７，５７が形成され、さらにその上に上部電極４
８，５８が形成される。上記のように形状が複雑であっ
ても、本発明の別の実施例を適用することで、その容量
電極の薄膜化に十分対応することができ、良好な容量特
性を得ることができる。
膜４７，５７が形成され、さらにその上に上部電極４
８，５８が形成される。上記のように形状が複雑であっ
ても、本発明の別の実施例を適用することで、その容量
電極の薄膜化に十分対応することができ、良好な容量特
性を得ることができる。
【００７０】尚、上記の本発明の別の実施例ではリンド
ープ膜についてのみ説明したが、導電性を持たせるため
の不純物が砒素（Ａｓ）あるいはホウ素（Ｂ）であって
も上記と同様の効果が得られる。
ープ膜についてのみ説明したが、導電性を持たせるため
の不純物が砒素（Ａｓ）あるいはホウ素（Ｂ）であって
も上記と同様の効果が得られる。
【００７１】不純物がＰの場合にはＰＨ3 の代りに第三
ブチルフォスフィン（ＴＢＰ）を、不純物がＡｓの場合
にはアルシン（ＡｓＨ3 ）と三塩化砒素（ＡｓＣｌ3 ）
と第三ブチルアルシン（ＴＢＡ）とのうちいずれかを、
不純物がＢの場合にはジボラン（Ｂ2 Ｈ6 ）を夫々用い
ることができる。
ブチルフォスフィン（ＴＢＰ）を、不純物がＡｓの場合
にはアルシン（ＡｓＨ3 ）と三塩化砒素（ＡｓＣｌ3 ）
と第三ブチルアルシン（ＴＢＡ）とのうちいずれかを、
不純物がＢの場合にはジボラン（Ｂ2 Ｈ6 ）を夫々用い
ることができる。
【００７２】また、本発明の別の実施例では多結晶シリ
コン薄膜の膜中のリン濃度を３×１０20ｃｍ-3としてい
るが、３〜２０×１０20ｃｍ-3の範囲内においても上記
と同様の効果が得られる。
コン薄膜の膜中のリン濃度を３×１０20ｃｍ-3としてい
るが、３〜２０×１０20ｃｍ-3の範囲内においても上記
と同様の効果が得られる。
【００７３】さらに、本発明の別の実施例では成膜温度
を５５０℃とし、成膜速度を３．５ｎｍ／分としている
が、成膜速度が３ｎｍ／分以上であれば、また成膜温度
が５３０〜５７０℃の範囲内であれば、上記と同様の効
果が得られる。さらにまた、結晶化時の熱処理温度は５
８０〜９５０℃の温度範囲内のいずれでもよく、熱処理
時間を結晶化が十分に完了する時間に変更することで、
上記と同様の効果が得られる。
を５５０℃とし、成膜速度を３．５ｎｍ／分としている
が、成膜速度が３ｎｍ／分以上であれば、また成膜温度
が５３０〜５７０℃の範囲内であれば、上記と同様の効
果が得られる。さらにまた、結晶化時の熱処理温度は５
８０〜９５０℃の温度範囲内のいずれでもよく、熱処理
時間を結晶化が十分に完了する時間に変更することで、
上記と同様の効果が得られる。
【００７４】このように、ＣＶＤ法によって不純物を導
入しながらアモルファスシリコン薄膜を成膜した後に熱
処理で多結晶させて半導体薄膜を形成する過程におい
て、ＳｉＨ4 ガスを用いて３ｎｍ／分以上の成膜速度で
アモルファスシリコン薄膜１３を成膜し、アモルファス
シリコン薄膜１３を熱処理で結晶化させることによっ
て、Ｓｉ2 Ｈ6 ガス成膜と同程度に低抵抗な多結晶シリ
コン薄膜１４，２６，３６を形成することができる。
入しながらアモルファスシリコン薄膜を成膜した後に熱
処理で多結晶させて半導体薄膜を形成する過程におい
て、ＳｉＨ4 ガスを用いて３ｎｍ／分以上の成膜速度で
アモルファスシリコン薄膜１３を成膜し、アモルファス
シリコン薄膜１３を熱処理で結晶化させることによっ
て、Ｓｉ2 Ｈ6 ガス成膜と同程度に低抵抗な多結晶シリ
コン薄膜１４，２６，３６を形成することができる。
【００７５】その上、Ｓｉ2 Ｈ6 ガス成膜に比べて膜厚
の均一性やステップカヴァレッジが良好なため、微細な
構造をした高集積デバイスの電極材料として有効であ
る。この場合、その電極材料の抵抗を低くすることがで
きるので、高集積デバイスの動作速度を改善することに
多大な効果を有する。
の均一性やステップカヴァレッジが良好なため、微細な
構造をした高集積デバイスの電極材料として有効であ
る。この場合、その電極材料の抵抗を低くすることがで
きるので、高集積デバイスの動作速度を改善することに
多大な効果を有する。
【００７６】
【発明の効果】以上説明したように本発明によれば、導
電性を持たせる目的の不純物を含む半導体薄膜を形成す
る半導体薄膜形成方法において、シランを成膜原料ガス
として用いかつ不純物を導入しながら３ｎｍ／分以上の
成膜速度で化学気相成長法によりアモルファスシリコン
薄膜を成膜し、そのアモルファスシリコン薄膜を熱処理
で結晶化することによって、シランガス成膜で十分に抵
抗率の低い多結晶シリコン薄膜を得ることができるとい
う効果がある。
電性を持たせる目的の不純物を含む半導体薄膜を形成す
る半導体薄膜形成方法において、シランを成膜原料ガス
として用いかつ不純物を導入しながら３ｎｍ／分以上の
成膜速度で化学気相成長法によりアモルファスシリコン
薄膜を成膜し、そのアモルファスシリコン薄膜を熱処理
で結晶化することによって、シランガス成膜で十分に抵
抗率の低い多結晶シリコン薄膜を得ることができるとい
う効果がある。
【図１】（ａ）〜（ｃ）は本発明の一実施例による半導
体チップの製造工程を示す各工程の断面図である。
体チップの製造工程を示す各工程の断面図である。
【図２】本発明の一実施例による多結晶シリコン薄膜の
膜中のリン濃度と抵抗率との関係を示す図である。
膜中のリン濃度と抵抗率との関係を示す図である。
【図３】本発明の一実施例による多結晶シリコン薄膜形
成時の成膜速度と抵抗率との関係を示す図である。
成時の成膜速度と抵抗率との関係を示す図である。
【図４】本発明の一実施例による多結晶シリコン薄膜形
成時の成膜速度とグレインサイズとの関係を示す図であ
る。
成時の成膜速度とグレインサイズとの関係を示す図であ
る。
【図５】（ａ）〜（ｄ）は本発明の他の実施例による半
導体チップの製造工程を示す各工程の断面図である。
導体チップの製造工程を示す各工程の断面図である。
【図６】（ａ）〜（ｃ）は本発明の別の実施例による半
導体チップの製造工程を示す各工程の断面図である。
導体チップの製造工程を示す各工程の断面図である。
【図７】本発明の別の実施例によって形成されたメモリ
デバイスの容量電極の下部電極に＋３Ｖ印加した時の容
量値Ｃとゼロバイアス付近での容量値Ｃ0 との比を示す
図である。
デバイスの容量電極の下部電極に＋３Ｖ印加した時の容
量値Ｃとゼロバイアス付近での容量値Ｃ0 との比を示す
図である。
【図８】（ａ）は多重シリンダ型の容量構造を示す図、
（ｂ）は多層フィン型の容量構造を示す図である。
（ｂ）は多層フィン型の容量構造を示す図である。
１１，２１，４１，５１ シリコン基板 １２，２３，３３ シリコン酸化膜 １３，２５ リンドープトアモルファスシリコン薄膜 １４，２６，３６ 多結晶シリコン薄膜 ２２，３２ ｎ＋拡散層 ２４ コンタクトホール ２７ 分離溝 ３６Ａ，４６，５６ 下部電極 ３７，４７，５７ 容量絶縁膜 ３８，４８，５８ 上部電極
Claims (8)
- 【請求項１】 導電性を持たせる目的の不純物を含む半
導体薄膜を形成する半導体薄膜形成方法であって、シラ
ンを成膜原料ガスとして用いかつ前記不純物を導入しな
がら３ｎｍ／分以上の成膜速度で化学気相成長法により
アモルファスシリコン薄膜を堆積する工程と、堆積した
前記アモルファスシリコン薄膜を熱処理で結晶化する工
程とを含むことを特徴とする半導体薄膜形成方法。 - 【請求項２】 前記アモルファスシリコン薄膜を堆積す
る工程において、成膜圧力を１００〜５００Ｐａの範囲
として成膜速度を３ｎｍ／分以上とするようにしたこと
を特徴とする請求項１記載の半導体薄膜形成方法。 - 【請求項３】 前記アモルファスシリコン薄膜を堆積す
る工程において、成膜温度が５３０〜５７０℃の範囲で
成膜を行うようにしたことを特徴とする請求項１または
請求項２記載の半導体薄膜形成方法。 - 【請求項４】 前記アモルファスシリコン薄膜を堆積す
る工程において、前記アモルファスシリコン薄膜中の前
記不純物の濃度を３〜２０×１０20ｃｍ-3としたことを
特徴とする請求項１から請求項３のいずれか記載の半導
体薄膜形成方法。 - 【請求項５】 前記不純物を導入する気体として、フォ
スフィン及び第三ブチルフォスフィンのうちいずれかを
前記アモルファスシリコン薄膜の成膜時に用いるように
したことを特徴とする請求項１から請求項４のいずれか
記載の半導体薄膜形成方法。 - 【請求項６】 前記不純物を導入する気体として、アル
シンと三塩化砒素と第三ブチルアルシンとのうちいずれ
かを前記アモルファスシリコン薄膜の成膜時に用いるよ
うにしたことを特徴とする請求項１から請求項４のいず
れか記載の半導体薄膜形成方法。 - 【請求項７】 前記不純物を導入する気体として、ジボ
ランを前記アモルファスシリコン薄膜の成膜時に用いる
ようにしたことを特徴とする請求項１から請求項４のい
ずれか記載の半導体薄膜形成方法。 - 【請求項８】 前記アモルファスシリコン薄膜を結晶化
する工程において、前記熱処理の温度が５８０〜９５０
℃の範囲で結晶化を行うようにしたことを特徴とする請
求項１から請求項７のいずれか記載の半導体薄膜形成方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7014839A JP2689935B2 (ja) | 1995-02-01 | 1995-02-01 | 半導体薄膜形成方法 |
| US08/592,991 US5714415A (en) | 1995-02-01 | 1996-01-29 | Method of forming thin semiconductor film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7014839A JP2689935B2 (ja) | 1995-02-01 | 1995-02-01 | 半導体薄膜形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08213327A JPH08213327A (ja) | 1996-08-20 |
| JP2689935B2 true JP2689935B2 (ja) | 1997-12-10 |
Family
ID=11872213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7014839A Expired - Fee Related JP2689935B2 (ja) | 1995-02-01 | 1995-02-01 | 半導体薄膜形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5714415A (ja) |
| JP (1) | JP2689935B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0831520B1 (de) * | 1996-07-19 | 2004-09-29 | Infineon Technologies AG | Verfahren zur Herstellung einer MIS-Struktur auf Siliziumkarbid (SiC) |
| JP2953396B2 (ja) * | 1996-09-06 | 1999-09-27 | 日本電気株式会社 | シリコン薄膜電導素子の製造方法 |
| JPH10303372A (ja) * | 1997-01-31 | 1998-11-13 | Sanyo Electric Co Ltd | 半導体集積回路およびその製造方法 |
| US5937314A (en) * | 1997-02-28 | 1999-08-10 | Micron Technology, Inc. | Diffusion-enhanced crystallization of amorphous materials to improve surface roughness |
| US6069053A (en) * | 1997-02-28 | 2000-05-30 | Micron Technology, Inc. | Formation of conductive rugged silicon |
| US6114744A (en) * | 1997-03-14 | 2000-09-05 | Sanyo Electric Company | Semiconductor integration device and fabrication method of the same |
| SG71094A1 (en) | 1997-03-26 | 2000-03-21 | Canon Kk | Thin film formation using laser beam heating to separate layers |
| KR100244306B1 (ko) * | 1997-07-29 | 2000-02-01 | 김영환 | 반도체 소자의 커패시터의 제조 방법 |
| US6635983B1 (en) * | 1999-09-02 | 2003-10-21 | Micron Technology, Inc. | Nitrogen and phosphorus doped amorphous silicon as resistor for field emission device baseplate |
| KR100442289B1 (ko) * | 2001-06-01 | 2004-07-30 | 엘지.필립스 엘시디 주식회사 | 다결정화 방법 및 이를 이용한 액정표시장치 제조방법 |
| KR100425156B1 (ko) * | 2001-05-25 | 2004-03-30 | 엘지.필립스 엘시디 주식회사 | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 |
| US6695955B2 (en) | 2001-05-25 | 2004-02-24 | Lg.Philips Lcd Co., Ltd. | Method of forming polycrystalline silicon for liquid crystal display device |
| KR100525436B1 (ko) * | 2001-05-25 | 2005-11-02 | 엘지.필립스 엘시디 주식회사 | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 |
| US7598513B2 (en) * | 2003-06-13 | 2009-10-06 | Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University, A Corporate Body Organized Under Arizona Law | SixSnyGe1-x-y and related alloy heterostructures based on Si, Ge and Sn |
| US7589003B2 (en) * | 2003-06-13 | 2009-09-15 | Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University, A Corporate Body Organized Under Arizona Law | GeSn alloys and ordered phases with direct tunable bandgaps grown directly on silicon |
| US7238596B2 (en) * | 2003-06-13 | 2007-07-03 | Arizona Board of Regenta, a body corporate of the State of Arizona acting for and on behalf of Arizona State University | Method for preparing Ge1-x-ySnxEy (E=P, As, Sb) semiconductors and related Si-Ge-Sn-E and Si-Ge-E analogs |
| US20130320335A1 (en) * | 2012-06-01 | 2013-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| TWI715645B (zh) * | 2015-10-22 | 2021-01-11 | 美商應用材料股份有限公司 | 正形及縫隙填充非晶矽薄膜的沉積 |
| CN110690324A (zh) * | 2019-10-10 | 2020-01-14 | 晶澳（扬州）太阳能科技有限公司 | 晶体硅太阳能电池及其制备方法、光伏组件 |
| JP7776226B2 (ja) * | 2021-11-12 | 2025-11-26 | 東京エレクトロン株式会社 | 多結晶シリコン膜の形成方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2821117B2 (ja) * | 1986-11-29 | 1998-11-05 | 日本電気株式会社 | 半導体装置の製造方法 |
| GB2199987A (en) * | 1986-12-22 | 1988-07-20 | Rca Corp | Doped polycrystalline silicon layers for semiconductor devices |
| US5198387A (en) * | 1989-12-01 | 1993-03-30 | Texas Instruments Incorporated | Method and apparatus for in-situ doping of deposited silicon |
| US5366917A (en) * | 1990-03-20 | 1994-11-22 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
| KR100209856B1 (ko) * | 1990-08-31 | 1999-07-15 | 가나이 쓰도무 | 반도체장치의 제조방법 |
| JPH05343316A (ja) * | 1991-09-30 | 1993-12-24 | Nec Corp | 半導体装置の製造方法 |
| JPH05234900A (ja) * | 1992-02-19 | 1993-09-10 | Nec Corp | 半導体装置の製造方法 |
| KR100250020B1 (ko) * | 1993-03-02 | 2000-03-15 | 가네꼬 히사시 | 반도체 소자용 다결정 실리콘 박막 형성 방법(method of forming polycrystalline silicon thin films for semiconductor devices) |
| JP3006396B2 (ja) * | 1993-03-02 | 2000-02-07 | 日本電気株式会社 | 半導体薄膜の形成方法 |
| JPH07240390A (ja) * | 1994-02-28 | 1995-09-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5418180A (en) * | 1994-06-14 | 1995-05-23 | Micron Semiconductor, Inc. | Process for fabricating storage capacitor structures using CVD tin on hemispherical grain silicon |
-
1995
- 1995-02-01 JP JP7014839A patent/JP2689935B2/ja not_active Expired - Fee Related
-
1996
- 1996-01-29 US US08/592,991 patent/US5714415A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08213327A (ja) | 1996-08-20 |
| US5714415A (en) | 1998-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2689935B2 (ja) | 半導体薄膜形成方法 | |
| US5582640A (en) | Semiconductor device and its fabricating method | |
| KR100392924B1 (ko) | 다층태양전지의제조방법 | |
| EP0707344B1 (en) | Semiconductor device using a polysilicium thin film and production thereof | |
| JPH05343316A (ja) | 半導体装置の製造方法 | |
| US5773357A (en) | Method for producing silicon film to bury contact hole | |
| KR100299784B1 (ko) | 요철상폴리실리콘층의형성방법및이방법의실시에사용되는기판처리장치와반도체메모리디바이스 | |
| JPH0391239A (ja) | 半導体装置の製造方法 | |
| EP0241204B1 (en) | Method for forming crystalline deposited film | |
| JPH05299348A (ja) | 多結晶シリコン薄膜の形成方法 | |
| JPH02191320A (ja) | 結晶物品及びその形成方法 | |
| JP2911694B2 (ja) | 半導体基板及びその製造方法 | |
| JPH0563439B2 (ja) | ||
| US5464795A (en) | Method of forming polycrystalline silicon thin films for semiconductor devices | |
| JPH0786515A (ja) | ポリシリコン抵抗体の形成方法 | |
| JP3006396B2 (ja) | 半導体薄膜の形成方法 | |
| JPH01132116A (ja) | 結晶物品及びその形成方法並びにそれを用いた半導体装置 | |
| KR100196596B1 (ko) | 반도체 박막의 형성 방법 | |
| JP2707985B2 (ja) | 半導体装置の製造方法 | |
| JPH097909A (ja) | 半導体装置の製造方法 | |
| JP3064363B2 (ja) | Ｓｉ薄膜の形成方法 | |
| JPH04373121A (ja) | 結晶基材の製造方法 | |
| JPH06244275A (ja) | 半導体素子用基板の製造方法、電界効果型トランジスターの製造方法、及び結晶の製造方法 | |
| JPH07321044A (ja) | 半導体装置の製造方法 | |
| JPH02174219A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070829 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |