JPH06244275A - 半導体素子用基板の製造方法、電界効果型トランジスターの製造方法、及び結晶の製造方法 - Google Patents
半導体素子用基板の製造方法、電界効果型トランジスターの製造方法、及び結晶の製造方法Info
- Publication number
- JPH06244275A JPH06244275A JP4993793A JP4993793A JPH06244275A JP H06244275 A JPH06244275 A JP H06244275A JP 4993793 A JP4993793 A JP 4993793A JP 4993793 A JP4993793 A JP 4993793A JP H06244275 A JPH06244275 A JP H06244275A
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- semiconductor
- single crystal
- nucleation
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 隣接する半導体結晶が互いに完全に電気的に
絶縁された表面が平坦な半導体結晶を、半導体結晶の膜
厚の制御性よく作成する。 【構成】 絶縁面上に成長させた半導体単結晶１３に対
して、該半導体単結晶１３を覆って絶縁物を平坦になる
ように堆積させるか、又は該半導体単結晶１３を覆って
絶縁物を堆積した後に平坦化を行うことにより、半導体
単結晶１３を埋め込んだ、平坦化された絶縁層１４を形
成する工程と、前記半導体単結晶１３が露出した状態と
なる、所望の厚さまで前記絶縁層１４を選択的に除去す
る工程と、露出した半導体単結晶１３を、残された絶縁
層１４の表面まで研磨する工程と、を備える。
絶縁された表面が平坦な半導体結晶を、半導体結晶の膜
厚の制御性よく作成する。 【構成】 絶縁面上に成長させた半導体単結晶１３に対
して、該半導体単結晶１３を覆って絶縁物を平坦になる
ように堆積させるか、又は該半導体単結晶１３を覆って
絶縁物を堆積した後に平坦化を行うことにより、半導体
単結晶１３を埋め込んだ、平坦化された絶縁層１４を形
成する工程と、前記半導体単結晶１３が露出した状態と
なる、所望の厚さまで前記絶縁層１４を選択的に除去す
る工程と、露出した半導体単結晶１３を、残された絶縁
層１４の表面まで研磨する工程と、を備える。
Description
【０００１】
【産業上の利用分野】本発明は、高性能な半導体素子用
基板の製造方法に係り、特に表面の平坦化した高性能な
半導体素子用基板の製造方法に関するものである。
基板の製造方法に係り、特に表面の平坦化した高性能な
半導体素子用基板の製造方法に関するものである。
【０００２】また本発明は、電界効果型トランジスター
の製造方法に係り、例えば半導体集積回路等における高
性能電子素子を形成するための電界効果型トランジスタ
ーの製造方法に関するものである。
の製造方法に係り、例えば半導体集積回路等における高
性能電子素子を形成するための電界効果型トランジスタ
ーの製造方法に関するものである。
【０００３】また本発明は、結晶の製造方法に係り、例
えば半導体集積回路等の電子素子、特に高性能電子素子
用に好適に使用される結晶の製造方法に関する。
えば半導体集積回路等の電子素子、特に高性能電子素子
用に好適に使用される結晶の製造方法に関する。
【０００４】
【従来の技術】従来、半導体電子素子や光素子に用いら
れる単結晶薄膜は、単結晶基板上にエピタキシャル成長
させることで形成されていた。しかしながら単結晶基板
上に単結晶薄膜をエピタキシャル成長させるには、基板
の単結晶材料とエピタキシャル成長層との間に、格子定
数と熱膨張係数との整合をとる必要があり、良質な素子
が作成可能な単結晶層を形成するには、基板材料の種類
が極めて限定されるという問題点を有していた。一方、
近年、半導体素子を基板の法線方向に積層し、高集積化
及び多機能化を達成する三次元集積回路の研究開発が盛
んに行われており、また安価なガラス上にアレー状に配
列する太陽電池や液晶画素にスイッチングトランジスタ
ー等の大面積半導体装置の研究開発も年々盛んになりつ
つある。
れる単結晶薄膜は、単結晶基板上にエピタキシャル成長
させることで形成されていた。しかしながら単結晶基板
上に単結晶薄膜をエピタキシャル成長させるには、基板
の単結晶材料とエピタキシャル成長層との間に、格子定
数と熱膨張係数との整合をとる必要があり、良質な素子
が作成可能な単結晶層を形成するには、基板材料の種類
が極めて限定されるという問題点を有していた。一方、
近年、半導体素子を基板の法線方向に積層し、高集積化
及び多機能化を達成する三次元集積回路の研究開発が盛
んに行われており、また安価なガラス上にアレー状に配
列する太陽電池や液晶画素にスイッチングトランジスタ
ー等の大面積半導体装置の研究開発も年々盛んになりつ
つある。
【０００５】これらの研究開発に共通することは、半導
体薄膜を非晶質絶縁物上に形成しそこにトランジスター
等の電子素子を形成する技術を必要とすることである。
その中でも特に、非晶質絶縁物上に高品質の単結晶半導
体を形成する技術が望まれている。
体薄膜を非晶質絶縁物上に形成しそこにトランジスター
等の電子素子を形成する技術を必要とすることである。
その中でも特に、非晶質絶縁物上に高品質の単結晶半導
体を形成する技術が望まれている。
【０００６】かかる技術は、ＳＯＩ（Ｓｉｌｉｃｏｎ
ｏｎ Ｉｎｓｕｌａｔｏｒ）技術として従来から研究さ
れており、Ｓｉ層が結晶質のものだけを取りあげてもか
なり多くの製造方法があり、膜質の性能別に多くのラン
クに分別されている。
ｏｎ Ｉｎｓｕｌａｔｏｒ）技術として従来から研究さ
れており、Ｓｉ層が結晶質のものだけを取りあげてもか
なり多くの製造方法があり、膜質の性能別に多くのラン
クに分別されている。
【０００７】例えば、非晶質絶縁物上に単結晶半導体を
作製する例として、ＣＶＤエピタキシャルラテラルオー
バーグロース（ＥＬＯ）によって形成されるＳｉＯ2 上
のＳｉ単結晶薄膜（ＳＯＩ）がある。これはＳｉ単結晶
基板上に局所的に開口部を設けたＳｉＯ2 層を形成し、
これをマスクとし該開口部に露出したＳｉを種結晶とし
て、Ｓｉの結晶成長を行いＳｉＯ2 面上へＳｉをオーバ
ーグロースさせてＳｉＯ2 膜上にＳｉ単結晶膜を形成す
るものである。その際Ｓｉの成長条件は露出したＳｉ面
上にＳｉを成長させると同時に、ＳｉＯ2 面上で結晶核
が形成されないよう選ばれる。このような結晶成長の条
件を、選択成長の条件と呼ぶ。
作製する例として、ＣＶＤエピタキシャルラテラルオー
バーグロース（ＥＬＯ）によって形成されるＳｉＯ2 上
のＳｉ単結晶薄膜（ＳＯＩ）がある。これはＳｉ単結晶
基板上に局所的に開口部を設けたＳｉＯ2 層を形成し、
これをマスクとし該開口部に露出したＳｉを種結晶とし
て、Ｓｉの結晶成長を行いＳｉＯ2 面上へＳｉをオーバ
ーグロースさせてＳｉＯ2 膜上にＳｉ単結晶膜を形成す
るものである。その際Ｓｉの成長条件は露出したＳｉ面
上にＳｉを成長させると同時に、ＳｉＯ2 面上で結晶核
が形成されないよう選ばれる。このような結晶成長の条
件を、選択成長の条件と呼ぶ。
【０００８】ＳｉＯ2 上にオーバーグロースするＳｉ結
晶の品質は基板の方位及びマスクとしてのＳｉＯ2 層開
口部の形態と方位に、大きく依存している。それは成長
中のＳｉ結晶方位と堆積面との幾何学的関係によって、
ＳｉＯ2 との界面を起点とした双晶面が導入され易くな
る場合とそうでない場合とがあるためである。
晶の品質は基板の方位及びマスクとしてのＳｉＯ2 層開
口部の形態と方位に、大きく依存している。それは成長
中のＳｉ結晶方位と堆積面との幾何学的関係によって、
ＳｉＯ2 との界面を起点とした双晶面が導入され易くな
る場合とそうでない場合とがあるためである。
【０００９】Ｓｉ｛００１｝ウェハーを基板として、マ
スクのＳｉＯ2 開口部を［１００］方向へ伸びたストラ
イプ状とした場合、欠陥の少ない単結晶薄膜が得られる
ことが知られている（Ｌ．Ｊａｓｔｒｚｅｂｓｉ，Ｊｏ
ｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ ６
３（１９８３） ４９３−５２６）。
スクのＳｉＯ2 開口部を［１００］方向へ伸びたストラ
イプ状とした場合、欠陥の少ない単結晶薄膜が得られる
ことが知られている（Ｌ．Ｊａｓｔｒｚｅｂｓｉ，Ｊｏ
ｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ ６
３（１９８３） ４９３−５２６）。
【００１０】なお、ＳｉＯ2 等の非晶質絶縁物基板上に
薄膜を堆積させると、基板材料の長距離秩序の欠如によ
って、堆積膜の結晶構造は非晶質又は多結晶となる。こ
こで非晶質膜とは最近接原子程度の近距離秩序は保存さ
れているが、それ以上の長距離秩序はない状態の膜であ
り、多結晶膜とは、特定の結晶方位を持たない単結晶粒
が粒界で隔離されて集合した膜である。
薄膜を堆積させると、基板材料の長距離秩序の欠如によ
って、堆積膜の結晶構造は非晶質又は多結晶となる。こ
こで非晶質膜とは最近接原子程度の近距離秩序は保存さ
れているが、それ以上の長距離秩序はない状態の膜であ
り、多結晶膜とは、特定の結晶方位を持たない単結晶粒
が粒界で隔離されて集合した膜である。
【００１１】例えば、ＳｉＯ2 上にＳｉ多結晶をＣＶＤ
法によって形成する場合、堆積温度が約５８０℃以下で
あれば非晶質Ｓｉとなり、それ以上の温度であれば粒径
が数百〜数千Åの間で分布した多結晶Ｓｉとなる。ただ
し、多結晶Ｓｉの粒径およびその分布は形成方法によっ
て大きく変化する。勿論、この多結晶膜は、グレインの
形状、粒径等は、一切制御されていないものである。
法によって形成する場合、堆積温度が約５８０℃以下で
あれば非晶質Ｓｉとなり、それ以上の温度であれば粒径
が数百〜数千Åの間で分布した多結晶Ｓｉとなる。ただ
し、多結晶Ｓｉの粒径およびその分布は形成方法によっ
て大きく変化する。勿論、この多結晶膜は、グレインの
形状、粒径等は、一切制御されていないものである。
【００１２】さらに、上記多結晶膜、或いは非晶質膜を
レーザーや棒状ヒーター等の熱エネルギーによって溶融
固化させ、ミクロン〜ミリメートル程度の大粒径多結晶
薄膜を得る方法も報告されている（Ｓｉｎｇｌｅ Ｃｒ
ｙｓｔａｌ Ｓｉｌｉｃｏｎｏｎ Ｎｏｎ−ｓｉｎｇｌ
ｅ−ｃｒｙｓｔａｌ Ｉｎｓｕｌａｔｏｒｓ，Ｊｏｕｒ
ｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，ｖｏ
ｌ．６３，Ｎｏ．３，Ｏｃｔｏｂｅｒ １９８３，ｅｄ
ｉｔｅｄ ｂｙ Ｇ．Ｗ．Ｃｕｌｌｅｎ）。
レーザーや棒状ヒーター等の熱エネルギーによって溶融
固化させ、ミクロン〜ミリメートル程度の大粒径多結晶
薄膜を得る方法も報告されている（Ｓｉｎｇｌｅ Ｃｒ
ｙｓｔａｌ Ｓｉｌｉｃｏｎｏｎ Ｎｏｎ−ｓｉｎｇｌ
ｅ−ｃｒｙｓｔａｌ Ｉｎｓｕｌａｔｏｒｓ，Ｊｏｕｒ
ｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，ｖｏ
ｌ．６３，Ｎｏ．３，Ｏｃｔｏｂｅｒ １９８３，ｅｄ
ｉｔｅｄ ｂｙ Ｇ．Ｗ．Ｃｕｌｌｅｎ）。
【００１３】この様にして形成された種々の構造の薄膜
にトランジスターを形成し、その特性から電子易動度を
測定し、単結晶シリコンにおける電子易動度と比較する
と、溶融固化による数μｍ〜数ｍｍの粒径を有する多結
晶シリコンでは、単結晶シリコンの場合と同程度であ
り、数百〜数千Åの粒径分布を有する多結晶シリコンで
は単結晶シリコンの場合の１０-3程度であり、また、非
晶質シリコンでは、単結晶シリコンの場合の２×１０-4
程度である。
にトランジスターを形成し、その特性から電子易動度を
測定し、単結晶シリコンにおける電子易動度と比較する
と、溶融固化による数μｍ〜数ｍｍの粒径を有する多結
晶シリコンでは、単結晶シリコンの場合と同程度であ
り、数百〜数千Åの粒径分布を有する多結晶シリコンで
は単結晶シリコンの場合の１０-3程度であり、また、非
晶質シリコンでは、単結晶シリコンの場合の２×１０-4
程度である。
【００１４】この結果から、結晶粒内の単結晶領域に形
成された素子と、粒界にまたがって形成された素子と
は、その電気的特性に大きな差異のあることがわかる。
すなわち、従来法で得られていた絶縁物上のＳｉ薄膜
は、非晶質又は粒径分布を有する多結晶構造となり、そ
こに作製された素子は単結晶領域に作製された素子に比
較して、その性能は大きく劣るものとなる。そのため、
その用途としては、簡単なスイッチング素子、太陽電
池、光電変換素子等に限られる。
成された素子と、粒界にまたがって形成された素子と
は、その電気的特性に大きな差異のあることがわかる。
すなわち、従来法で得られていた絶縁物上のＳｉ薄膜
は、非晶質又は粒径分布を有する多結晶構造となり、そ
こに作製された素子は単結晶領域に作製された素子に比
較して、その性能は大きく劣るものとなる。そのため、
その用途としては、簡単なスイッチング素子、太陽電
池、光電変換素子等に限られる。
【００１５】従って、高性能な電子素子を形成するため
には、粒界が無いか、もしくは粒界の位置の制御された
Ｓｉ単結晶薄膜が必要となる。
には、粒界が無いか、もしくは粒界の位置の制御された
Ｓｉ単結晶薄膜が必要となる。
【００１６】粒界が無い絶縁物上のＳｉ単結晶薄膜の例
として、ＳＯＳ（Ｓｉｌｉｃｏｎｏｎ Ｓａｐｐｈｉｒ
ｅ）やＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍ
ｐｌａｎｔａｔｉｏｎ ｏｆ Ｏｘｙｇｅｎ）、貼り合
わせ、酸化分離（米国特許第４，３６１，６００号）等
が報告されており、粒界の位置の制御された半導体薄膜
の形成方法として、特開昭６３−１０７０１６号公報が
開示されている。
として、ＳＯＳ（Ｓｉｌｉｃｏｎｏｎ Ｓａｐｐｈｉｒ
ｅ）やＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍ
ｐｌａｎｔａｔｉｏｎ ｏｆ Ｏｘｙｇｅｎ）、貼り合
わせ、酸化分離（米国特許第４，３６１，６００号）等
が報告されており、粒界の位置の制御された半導体薄膜
の形成方法として、特開昭６３−１０７０１６号公報が
開示されている。
【００１７】ＳＯＳは基板にサファイヤ（単結晶Ａｌ2
Ｏ3 ）を使用し、その表面にＳｉをヘテロエピタキシャ
ル成長させるものである。この技術は、サファイヤ基板
が非常に高価であること、及びＳｉ膜中に基板の構成成
分であるＡｌが拡散してしまうという問題点を有してい
る。
Ｏ3 ）を使用し、その表面にＳｉをヘテロエピタキシャ
ル成長させるものである。この技術は、サファイヤ基板
が非常に高価であること、及びＳｉ膜中に基板の構成成
分であるＡｌが拡散してしまうという問題点を有してい
る。
【００１８】ＳＩＭＯＸは、ＳｉウェハーにＯ+ （酸素
イオン）を高エネルギー注入し、アニールすることによ
って表面のＳｉ単結晶構造を保ったままウェハー内にＳ
ｉＯ2 の中間層を形成する技術である。この技術は非常
に高エネルギーで、しかも高濃度の酸素イオンを注入す
るためスループットが悪く、また高温のアニールが必要
なために基板への応力が心配されている。
イオン）を高エネルギー注入し、アニールすることによ
って表面のＳｉ単結晶構造を保ったままウェハー内にＳ
ｉＯ2 の中間層を形成する技術である。この技術は非常
に高エネルギーで、しかも高濃度の酸素イオンを注入す
るためスループットが悪く、また高温のアニールが必要
なために基板への応力が心配されている。
【００１９】また、貼り合わせ技術とは、表面が酸化さ
れた２枚のＳｉウェハ、もしくは１枚は酸化されもう１
枚は酸化されていない組み合わせの２枚のＳｉウェハを
貼り合わせてアニールすることにより原子レベルで密着
させ、片方側から研磨してＳｉ層が薄膜として残るとこ
ろで研磨を止める単結晶Ｓｉ薄膜の形成方法である。こ
の方法は、片方のウェハの殆んどを研磨してしまうため
に、コストが高くなることと、もともと厚さにバラツキ
のあるウェハを研磨し、わずかにＳｉ層を残す位置で研
磨を止めなければならないので、その制御が非常に困難
である。
れた２枚のＳｉウェハ、もしくは１枚は酸化されもう１
枚は酸化されていない組み合わせの２枚のＳｉウェハを
貼り合わせてアニールすることにより原子レベルで密着
させ、片方側から研磨してＳｉ層が薄膜として残るとこ
ろで研磨を止める単結晶Ｓｉ薄膜の形成方法である。こ
の方法は、片方のウェハの殆んどを研磨してしまうため
に、コストが高くなることと、もともと厚さにバラツキ
のあるウェハを研磨し、わずかにＳｉ層を残す位置で研
磨を止めなければならないので、その制御が非常に困難
である。
【００２０】酸化分離は、Ｓｉウェハの表面に凹凸を形
成し、凸部の上面と側面にマスクを施してから全体を酸
化するものである。これによりマスクの施されていない
部分から酸化が進み、凸部全体がＳｉＯ2 によって基板
側と絶縁分離されるものである。しかし、この方法で
は、ＳＯＩの構造は得られるが、Ｓｉ層が薄膜でなくバ
ルク（塊状）に分離される。これを研磨したとしても、
ＳｉＯ2 とＳｉの界面が平坦でないため、Ｓｉ単結晶薄
膜は得られない。
成し、凸部の上面と側面にマスクを施してから全体を酸
化するものである。これによりマスクの施されていない
部分から酸化が進み、凸部全体がＳｉＯ2 によって基板
側と絶縁分離されるものである。しかし、この方法で
は、ＳＯＩの構造は得られるが、Ｓｉ層が薄膜でなくバ
ルク（塊状）に分離される。これを研磨したとしても、
ＳｉＯ2 とＳｉの界面が平坦でないため、Ｓｉ単結晶薄
膜は得られない。
【００２１】また、以上の様な基板により限定される方
式に対して特開昭６３−１０７０１６号公報のように、
堆積面（非核形成面を構成する）に該堆積面の材料より
核形成密度が十分に大きく、かつ単一の核だけが成長す
る程度に十分に微細な異種材料（核形成面を構成する）
が設けられ、該異種材料に成長した単一の核を中心とし
て結晶を成長させることによって、結晶を形成する形成
方法が提案されており、この方法を用いることにより絶
縁性非晶質基体上にも単結晶形成が可能なことが示され
ている。
式に対して特開昭６３−１０７０１６号公報のように、
堆積面（非核形成面を構成する）に該堆積面の材料より
核形成密度が十分に大きく、かつ単一の核だけが成長す
る程度に十分に微細な異種材料（核形成面を構成する）
が設けられ、該異種材料に成長した単一の核を中心とし
て結晶を成長させることによって、結晶を形成する形成
方法が提案されており、この方法を用いることにより絶
縁性非晶質基体上にも単結晶形成が可能なことが示され
ている。
【００２２】図１４（Ａ），（Ｂ）は上記単結晶形成方
法により形成された単結晶の構成例を示す概略的部分断
面図である。
法により形成された単結晶の構成例を示す概略的部分断
面図である。
【００２３】図１４（Ａ）は、絶縁基板８０１上に微細
な異種材料（核形成面を構成する）８０３を形成し、こ
の異種材料８０３に成長した単一の核を中心として単結
晶を成長させて島状の単結晶８０６を形成するものであ
る。
な異種材料（核形成面を構成する）８０３を形成し、こ
の異種材料８０３に成長した単一の核を中心として単結
晶を成長させて島状の単結晶８０６を形成するものであ
る。
【００２４】図１４（Ｂ）は、絶縁基板８０１に凹部を
形成し凹部の底面に微細な異種材料８０３を形成し、こ
の異種材料８０３に成長した単一の核を中心として単結
晶を成長させて島状の単結晶８０６を形成するものであ
り、絶縁基板８０１の一部に単結晶領域を形成するもの
である。
形成し凹部の底面に微細な異種材料８０３を形成し、こ
の異種材料８０３に成長した単一の核を中心として単結
晶を成長させて島状の単結晶８０６を形成するものであ
り、絶縁基板８０１の一部に単結晶領域を形成するもの
である。
【００２５】なお、この単結晶の形成方法に関しては、
本発明の実施態様例に関する記載中でより詳細に説明す
る。
本発明の実施態様例に関する記載中でより詳細に説明す
る。
【００２６】またこの方法により、核形成密度の異なる
２種類の非晶質材料を用いて、任意の点に半導体結晶の
核を形成し、選択成長を行って、成長した結晶同志を任
意の位置で衝突させ、粒界を形成し、これを研磨してＳ
ｉ薄膜を形成することもできる。この方法を用いると、
基板に限定されることなく、大きい結晶粒より構成され
るＳｉ薄膜を形成することが可能である。
２種類の非晶質材料を用いて、任意の点に半導体結晶の
核を形成し、選択成長を行って、成長した結晶同志を任
意の位置で衝突させ、粒界を形成し、これを研磨してＳ
ｉ薄膜を形成することもできる。この方法を用いると、
基板に限定されることなく、大きい結晶粒より構成され
るＳｉ薄膜を形成することが可能である。
【００２７】
〔課題１〕しかし、上記特開昭６３−１０７０１６号公
報の方法で形成したＳｉ薄膜は絶縁領域のない連続膜で
あり、そのＳｉ薄膜上に実際にトランジスター等の電子
素子を作成した場合には、素子の特性向上のために、素
子どうしを電気的に分離するというプロセスが必要とな
る。
報の方法で形成したＳｉ薄膜は絶縁領域のない連続膜で
あり、そのＳｉ薄膜上に実際にトランジスター等の電子
素子を作成した場合には、素子の特性向上のために、素
子どうしを電気的に分離するというプロセスが必要とな
る。
【００２８】この様な基板に限定されず粒界の位置の制
御されたＳｉ単結晶薄膜について、素子分離を容易に行
うことのできる半導体素子基板の作成方法として選択成
長を行ったＳｉ単結晶上に絶縁物（ＳｉＯ2 ）を堆積
し、これを研磨することで周囲が絶縁物（ＳｉＯ2 ）で
囲まれた構造を有するＳｉ単結晶薄膜を作成する方法が
ある。この方法は作成された基板が平坦であり、正確な
配線が容易であるという長所を有するが、表面の凹凸の
小さいＳｉ薄膜を得る場合には、Ｓｉ単結晶と絶縁物を
同時に研磨する必要性から膜厚の制御性が問題となるこ
とがあった。
御されたＳｉ単結晶薄膜について、素子分離を容易に行
うことのできる半導体素子基板の作成方法として選択成
長を行ったＳｉ単結晶上に絶縁物（ＳｉＯ2 ）を堆積
し、これを研磨することで周囲が絶縁物（ＳｉＯ2 ）で
囲まれた構造を有するＳｉ単結晶薄膜を作成する方法が
ある。この方法は作成された基板が平坦であり、正確な
配線が容易であるという長所を有するが、表面の凹凸の
小さいＳｉ薄膜を得る場合には、Ｓｉ単結晶と絶縁物を
同時に研磨する必要性から膜厚の制御性が問題となるこ
とがあった。
【００２９】以上の様に、上記従来技術を用いて得られ
る半導体素子用の基板にはそれぞれが優れた特徴を有す
る反面、解決すべき課題をかかえていた。
る半導体素子用の基板にはそれぞれが優れた特徴を有す
る反面、解決すべき課題をかかえていた。
【００３０】本発明は絶縁面上の任意の位置に、絶縁物
で他のＳｉ単結晶薄膜と電気的に分離された構造を持っ
たＳｉ単結晶薄膜を有する、平坦な半導体素子用基板を
Ｓｉ単結晶の膜厚の制御性良く製造する方法を提供する
ことを目的とする。 〔課題２〕また、上記特開昭６３−１０７０１６号の方
法、即ち、図１４に示した方法で形成されたＳｉ単結晶
を透過電子顕微鏡あるいは電子チャネリングパターンに
より観察すると、図１５（平面図）に示したように、結
晶成長起点９０３から放射状に結晶欠陥が広がっている
様子が観測される。これはＳｉ単結晶成長の過程におい
て、成長初期の段階すなわち核付近に転位、双晶等の結
晶欠陥が発生し易く、結晶成長に伴い欠陥が結晶成長起
点から放射状に広がるものと考えられる。電界効果型ト
ランジスターの電子易動度は、チャネル領域のＳｉ結晶
の完全性と強い相関があることから、現在デバイス特性
の一層の向上に向けてＳｉ単結晶の欠陥低減化のための
種々の試みがなされているが、現状においてまだ欠陥を
完全に除去するには至っていない。 〔課題３〕また本発明者は、特開昭６３−１０７０１６
号公報に示される方法を用いることによって非晶質基板
上に形成される半導体単結晶において、結晶上部は良好
な結晶が形成されるが、非晶質基板と形成された結晶と
の界面近傍に結晶欠陥が生ずることを、種々の結晶解析
手法により見いだした。
で他のＳｉ単結晶薄膜と電気的に分離された構造を持っ
たＳｉ単結晶薄膜を有する、平坦な半導体素子用基板を
Ｓｉ単結晶の膜厚の制御性良く製造する方法を提供する
ことを目的とする。 〔課題２〕また、上記特開昭６３−１０７０１６号の方
法、即ち、図１４に示した方法で形成されたＳｉ単結晶
を透過電子顕微鏡あるいは電子チャネリングパターンに
より観察すると、図１５（平面図）に示したように、結
晶成長起点９０３から放射状に結晶欠陥が広がっている
様子が観測される。これはＳｉ単結晶成長の過程におい
て、成長初期の段階すなわち核付近に転位、双晶等の結
晶欠陥が発生し易く、結晶成長に伴い欠陥が結晶成長起
点から放射状に広がるものと考えられる。電界効果型ト
ランジスターの電子易動度は、チャネル領域のＳｉ結晶
の完全性と強い相関があることから、現在デバイス特性
の一層の向上に向けてＳｉ単結晶の欠陥低減化のための
種々の試みがなされているが、現状においてまだ欠陥を
完全に除去するには至っていない。 〔課題３〕また本発明者は、特開昭６３−１０７０１６
号公報に示される方法を用いることによって非晶質基板
上に形成される半導体単結晶において、結晶上部は良好
な結晶が形成されるが、非晶質基板と形成された結晶と
の界面近傍に結晶欠陥が生ずることを、種々の結晶解析
手法により見いだした。
【００３１】これらの結晶欠陥は電子デバイスを形成す
る場合、リーク電流やトラップの原因となり、電気的特
性に影響を及ぼすこととなる。
る場合、リーク電流やトラップの原因となり、電気的特
性に影響を及ぼすこととなる。
【００３２】本発明の目的は、以上のような、界面近傍
に密集する結晶欠陥を低減させ、良好な結晶性を持つ結
晶を形成することにある。
に密集する結晶欠陥を低減させ、良好な結晶性を持つ結
晶を形成することにある。
【００３３】
【課題を解決するための手段】本発明の半導体素子用基
板の製造方法は、上記課題１を解決するものであり、絶
縁面上に成長させた半導体単結晶に対して、該半導体単
結晶を覆って絶縁物を平坦になるように堆積させるか、
又は該半導体単結晶を覆って絶縁物を堆積した後に平坦
化を行うことにより、半導体単結晶を埋め込んだ、平坦
化された絶縁層を形成する工程と、前記半導体単結晶が
露出した状態となる、所望の厚さまで前記絶縁層を選択
的に除去する工程と、露出した半導体単結晶を、残され
た絶縁層の表面まで研磨する工程と、を備えたものであ
る。
板の製造方法は、上記課題１を解決するものであり、絶
縁面上に成長させた半導体単結晶に対して、該半導体単
結晶を覆って絶縁物を平坦になるように堆積させるか、
又は該半導体単結晶を覆って絶縁物を堆積した後に平坦
化を行うことにより、半導体単結晶を埋め込んだ、平坦
化された絶縁層を形成する工程と、前記半導体単結晶が
露出した状態となる、所望の厚さまで前記絶縁層を選択
的に除去する工程と、露出した半導体単結晶を、残され
た絶縁層の表面まで研磨する工程と、を備えたものであ
る。
【００３４】本発明の電界効果型トランジスターの製造
方法は、上記課題２を解決するものであり、絶縁面上の
結晶成長起点を中心として成長させた半導体単結晶に形
成される電界効果型トランジスターの製造方法におい
て、チャネルが前記結晶成長起点上を通らず、かつ前記
結晶成長起点から遠ざかる方向とほぼ平行に電子が移動
するように形成されていることを特徴とするものであ
る。
方法は、上記課題２を解決するものであり、絶縁面上の
結晶成長起点を中心として成長させた半導体単結晶に形
成される電界効果型トランジスターの製造方法におい
て、チャネルが前記結晶成長起点上を通らず、かつ前記
結晶成長起点から遠ざかる方向とほぼ平行に電子が移動
するように形成されていることを特徴とするものであ
る。
【００３５】本発明の結晶の製造方法は、上記課題３を
解決するものであり、非晶質絶縁面上で単一の核から結
晶を成長させる工程と、成長した結晶の中の結晶欠陥密
度の高い領域を選択的に除去して欠陥密度の低い領域を
残す工程と、該欠陥密度の低い領域を種結晶として結晶
を成長させる工程と、を具備することを特徴とするもの
である。 〔実施態様例〕以下、本発明について実施態様例に基づ
いて説明する。 （本願第１の発明の実施態様例）まず、本発明の半導体
素子用基板の製造方法の実施態様例（本願第１の発明の
実施態様例）について説明する。本発明は、絶縁面上に
成長させた半導体単結晶に対して、該半導体単結晶を覆
って絶縁物を平坦になるように堆積させるか、又は該半
導体単結晶を覆って絶縁物を堆積した後に平坦化を行う
ことにより、半導体単結晶を埋め込んだ、平坦化された
絶縁層を形成し、この平坦化された絶縁層をエッチング
等により所望の厚さまで選択的に除去して素子分離領域
を作製し、該エッチング等により露出した半導体単結晶
を、残された絶縁層の表面まで研磨することで、素子形
成領域となる半導体領域を形成するものである。本発明
によれば、絶縁面上の任意の位置に、絶縁物で他の半導
体結晶膜と電気的に分離された構造をもった半導体単結
晶薄膜を有する平坦な半導体素子用基板を、半導体単結
晶の膜厚の制御性よく製造することができる。
解決するものであり、非晶質絶縁面上で単一の核から結
晶を成長させる工程と、成長した結晶の中の結晶欠陥密
度の高い領域を選択的に除去して欠陥密度の低い領域を
残す工程と、該欠陥密度の低い領域を種結晶として結晶
を成長させる工程と、を具備することを特徴とするもの
である。 〔実施態様例〕以下、本発明について実施態様例に基づ
いて説明する。 （本願第１の発明の実施態様例）まず、本発明の半導体
素子用基板の製造方法の実施態様例（本願第１の発明の
実施態様例）について説明する。本発明は、絶縁面上に
成長させた半導体単結晶に対して、該半導体単結晶を覆
って絶縁物を平坦になるように堆積させるか、又は該半
導体単結晶を覆って絶縁物を堆積した後に平坦化を行う
ことにより、半導体単結晶を埋め込んだ、平坦化された
絶縁層を形成し、この平坦化された絶縁層をエッチング
等により所望の厚さまで選択的に除去して素子分離領域
を作製し、該エッチング等により露出した半導体単結晶
を、残された絶縁層の表面まで研磨することで、素子形
成領域となる半導体領域を形成するものである。本発明
によれば、絶縁面上の任意の位置に、絶縁物で他の半導
体結晶膜と電気的に分離された構造をもった半導体単結
晶薄膜を有する平坦な半導体素子用基板を、半導体単結
晶の膜厚の制御性よく製造することができる。
【００３６】本発明において、絶縁面を構成する基板に
は、表面にＳｉＯx （ｘ＞０）、ＳｉＮy （ｙ＞０）等
の絶縁性のあるものを使用する。例えば石英ガラス、単
結晶Ｓｉ基板の表面を酸化したもの、任意基板上にＬＰ
ＣＶＤ法、常圧ＣＶＤ法、スパッタ法等でＳｉＯx （ｘ
＞０）又はＳｉＮy （ｙ＞０）を堆積したもの等が用い
られる。
は、表面にＳｉＯx （ｘ＞０）、ＳｉＮy （ｙ＞０）等
の絶縁性のあるものを使用する。例えば石英ガラス、単
結晶Ｓｉ基板の表面を酸化したもの、任意基板上にＬＰ
ＣＶＤ法、常圧ＣＶＤ法、スパッタ法等でＳｉＯx （ｘ
＞０）又はＳｉＮy （ｙ＞０）を堆積したもの等が用い
られる。
【００３７】この基板上にＳｉ単結晶を成長させる場
合、結晶成長の方法には大別して次の２種類が考えられ
る。１つは、ＳｉＯx （ｘ＞０）の表面を有する基板の
堆積面上に、例えばＳｉＮy （ｙ＞０）等のＳｉＯ
x （ｘ＞０）よりも核形成密度が大きく、かつ単一の核
だけが成長する程度に十分微細な異種材料を設けるか、
或いは、ＳｉＮy （ｙ＞０）の表面を有する基板表面に
Ｓｉ又はＮのイオン注入等を行って単一核だけが成長す
る程度に十分微細なＳｉ過剰領域を設けるかして、該異
種材料上或いは該Ｓｉ過剰領域上（核形成面上）に成長
した単一核によってＳｉ単結晶を成長させる選択核成長
法、１つはＳｉＯx （ｘ＞０）、ＳｉＮy （ｙ＞０）等
の表面を有する基板の表面に単一に凝集できる程度に十
分微細な多結晶シリコン層を設け、これを水素雰囲気中
でＳｉの融点以下の温度で熱処理することによって単一
体の結晶に凝集させ、該凝集結晶を種結晶としてＳｉ単
結晶を成長させる方法である。
合、結晶成長の方法には大別して次の２種類が考えられ
る。１つは、ＳｉＯx （ｘ＞０）の表面を有する基板の
堆積面上に、例えばＳｉＮy （ｙ＞０）等のＳｉＯ
x （ｘ＞０）よりも核形成密度が大きく、かつ単一の核
だけが成長する程度に十分微細な異種材料を設けるか、
或いは、ＳｉＮy （ｙ＞０）の表面を有する基板表面に
Ｓｉ又はＮのイオン注入等を行って単一核だけが成長す
る程度に十分微細なＳｉ過剰領域を設けるかして、該異
種材料上或いは該Ｓｉ過剰領域上（核形成面上）に成長
した単一核によってＳｉ単結晶を成長させる選択核成長
法、１つはＳｉＯx （ｘ＞０）、ＳｉＮy （ｙ＞０）等
の表面を有する基板の表面に単一に凝集できる程度に十
分微細な多結晶シリコン層を設け、これを水素雰囲気中
でＳｉの融点以下の温度で熱処理することによって単一
体の結晶に凝集させ、該凝集結晶を種結晶としてＳｉ単
結晶を成長させる方法である。
【００３８】前記結晶成長方法のいずれかの方法で成長
させたＳｉ単結晶に対して、該Ｓｉ単結晶を覆い、表面
が平坦になる様にＳｉＯx （ｘ＞０）を堆積させる。Ｓ
ｉＯx （ｘ＞０）の堆積方法にはいくつかの方法があ
る。膜厚の制御性良くＳｉＯx（ｘ＞０）を堆積するに
はＣＶＤ法等による気相堆積法が良い。ただし、この場
合には堆積膜は急峻な段差上でオーバーハング状になる
ためリフローと呼ばれる９００〜１２００℃での加熱処
理を行い、表面を平坦化させることが望ましい。この
他、スピン塗布法、ディッピング法等の方法を用いて塗
布面が平滑になる様にＳｉＯ2 溶解液を塗布し、ベーク
する方法も有効である。スピン塗布法では、表面の平滑
性には溶液の濃（粘）度、及びスピン条件が大きく影響
し、溶液濃度は３％以上、スピン回転数５０００ｒｐｍ
以下であることが望ましい。またＳｉＯx （ｘ＞０）の
膜厚のバラツキをなくすため塗布条件は可能な限り同一
にしておくことが望ましい。ディッピング法では、平滑
性には溶液の濃（粘）度、及び引き上げ条件が大きく影
響し、溶液濃度は３％以上、引き上げ速度は１０ｃｍ／
ｍｉｎ〜１００ｃｍ／ｍｉｎであることが望ましい。こ
の場合にも、ＳｉＯx （ｘ＞０）膜厚のバラツキをなく
すために、塗布条件は可能な限り同一にしておくことが
望ましい。
させたＳｉ単結晶に対して、該Ｓｉ単結晶を覆い、表面
が平坦になる様にＳｉＯx （ｘ＞０）を堆積させる。Ｓ
ｉＯx （ｘ＞０）の堆積方法にはいくつかの方法があ
る。膜厚の制御性良くＳｉＯx（ｘ＞０）を堆積するに
はＣＶＤ法等による気相堆積法が良い。ただし、この場
合には堆積膜は急峻な段差上でオーバーハング状になる
ためリフローと呼ばれる９００〜１２００℃での加熱処
理を行い、表面を平坦化させることが望ましい。この
他、スピン塗布法、ディッピング法等の方法を用いて塗
布面が平滑になる様にＳｉＯ2 溶解液を塗布し、ベーク
する方法も有効である。スピン塗布法では、表面の平滑
性には溶液の濃（粘）度、及びスピン条件が大きく影響
し、溶液濃度は３％以上、スピン回転数５０００ｒｐｍ
以下であることが望ましい。またＳｉＯx （ｘ＞０）の
膜厚のバラツキをなくすため塗布条件は可能な限り同一
にしておくことが望ましい。ディッピング法では、平滑
性には溶液の濃（粘）度、及び引き上げ条件が大きく影
響し、溶液濃度は３％以上、引き上げ速度は１０ｃｍ／
ｍｉｎ〜１００ｃｍ／ｍｉｎであることが望ましい。こ
の場合にも、ＳｉＯx （ｘ＞０）膜厚のバラツキをなく
すために、塗布条件は可能な限り同一にしておくことが
望ましい。
【００３９】次に、上述の様にして堆積させたＳｉＯx
（ｘ＞０）の部分的除去を行う。ＳｉＯx （ｘ＞０）の
除去方法には、ウェットエッチングとドライエッチング
とがある。ウェットエッチングは、フッ酸緩衝溶液を用
いてエッチングを行うもので、エッチング速度が速いの
で除去するＳｉＯx （ｘ＞０）の厚さが比較的大きい場
合に有利である。ドライエッチングは、反応性イオンエ
ッチング法によって行う。膜厚の制御性良くＳｉＯ
x （ｘ＞０）を堆積し、あらかじめエッチング速度を求
めておけば、このどちらの方法によっても所望の厚さの
ＳｉＯx （ｘ＞０）を残してＳｉＯx （ｘ＞０）のみを
選択的にエッチングすることが可能である。
（ｘ＞０）の部分的除去を行う。ＳｉＯx （ｘ＞０）の
除去方法には、ウェットエッチングとドライエッチング
とがある。ウェットエッチングは、フッ酸緩衝溶液を用
いてエッチングを行うもので、エッチング速度が速いの
で除去するＳｉＯx （ｘ＞０）の厚さが比較的大きい場
合に有利である。ドライエッチングは、反応性イオンエ
ッチング法によって行う。膜厚の制御性良くＳｉＯ
x （ｘ＞０）を堆積し、あらかじめエッチング速度を求
めておけば、このどちらの方法によっても所望の厚さの
ＳｉＯx （ｘ＞０）を残してＳｉＯx （ｘ＞０）のみを
選択的にエッチングすることが可能である。
【００４０】この工程に続いて、露出した単結晶Ｓｉを
研磨し、基板の平坦化を行う。ＳｉとＳｉＯ2 の硬度が
異なるために、研磨面がＳｉＯ2 面に達すると研磨速度
が低下し、従って基板上に残留しているＳｉＯ2 の面に
おいて研磨を終了することが容易である。
研磨し、基板の平坦化を行う。ＳｉとＳｉＯ2 の硬度が
異なるために、研磨面がＳｉＯ2 面に達すると研磨速度
が低下し、従って基板上に残留しているＳｉＯ2 の面に
おいて研磨を終了することが容易である。
【００４１】以上の様な工程により、Ｓｉ単結晶の間に
は、ＳｉＯx （ｘ＞０）膜が残り、隣接したＳｉ単結晶
膜が互いに完全に電気的に絶縁された任意の厚さのＳｉ
単結晶膜を有する平坦な半導体素子用の基板を得ること
ができる。 （本願第２の発明の実施態様例）次に、本発明の電界効
果型トランジスターの製造方法の実施態様例（本願第２
の発明の実施態様例）について説明する。
は、ＳｉＯx （ｘ＞０）膜が残り、隣接したＳｉ単結晶
膜が互いに完全に電気的に絶縁された任意の厚さのＳｉ
単結晶膜を有する平坦な半導体素子用の基板を得ること
ができる。 （本願第２の発明の実施態様例）次に、本発明の電界効
果型トランジスターの製造方法の実施態様例（本願第２
の発明の実施態様例）について説明する。
【００４２】本発明は、絶縁面上の結晶成長起点を中心
として成長させた半導体単結晶に形成される電界効果型
トランジスターの製造方法において、チャネルが前記結
晶成長起点上を通らず、かつ前記結晶成長起点から遠ざ
かる方向とほぼ平行に電子が移動するように形成するこ
とにより、結晶欠陥を横切る電子の流れを少なくし、デ
バイスの特性劣化を抑え電子易動度の高い高性能な電界
効果型トランジスターを作成するものである。
として成長させた半導体単結晶に形成される電界効果型
トランジスターの製造方法において、チャネルが前記結
晶成長起点上を通らず、かつ前記結晶成長起点から遠ざ
かる方向とほぼ平行に電子が移動するように形成するこ
とにより、結晶欠陥を横切る電子の流れを少なくし、デ
バイスの特性劣化を抑え電子易動度の高い高性能な電界
効果型トランジスターを作成するものである。
【００４３】本発明の実施態様例を簡潔に説明できる代
表的工程図を図７（Ａ）〜（Ｄ）および図８（Ａ）〜
（Ｅ）に示す。図７（Ａ）および図８（Ａ）は絶縁物基
体、もしくは表面に絶縁膜を有する基体１０１および２
０１を示す。例えばＳｉＯ2 を主成分とするガラス基
板、任意の基体上にＣＶＤ法、スパッタ法などでＳｉＯ
2，Ｓｉ3 Ｎ4 等を堆積したもの、Ｓｉ基板の表面を酸
化したもの等が挙げられる。図８（Ｂ）は絶縁物もしく
は絶縁層の表面の一部を、通常のフォトプロセスにより
エッチングしたものを示す。次に図７（Ｂ）および図８
（Ｃ）に示すように絶縁物表面の任意の一点１０３およ
び２０３から単結晶１０６および２０６を成長させる。
単結晶の成長方法は後に詳述する。
表的工程図を図７（Ａ）〜（Ｄ）および図８（Ａ）〜
（Ｅ）に示す。図７（Ａ）および図８（Ａ）は絶縁物基
体、もしくは表面に絶縁膜を有する基体１０１および２
０１を示す。例えばＳｉＯ2 を主成分とするガラス基
板、任意の基体上にＣＶＤ法、スパッタ法などでＳｉＯ
2，Ｓｉ3 Ｎ4 等を堆積したもの、Ｓｉ基板の表面を酸
化したもの等が挙げられる。図８（Ｂ）は絶縁物もしく
は絶縁層の表面の一部を、通常のフォトプロセスにより
エッチングしたものを示す。次に図７（Ｂ）および図８
（Ｃ）に示すように絶縁物表面の任意の一点１０３およ
び２０３から単結晶１０６および２０６を成長させる。
単結晶の成長方法は後に詳述する。
【００４４】上記の方法で形成したＳｉ単結晶１０６お
よび２０６をメカニカルあるいはメカノケミカルに選択
研磨し、図７（Ｃ）に示すように全体を１μｍ以下の薄
膜に、あるいは図８（Ｄ）に示すように凹部を越えて成
長した結晶部分を元の表面と同一面まで研磨し平坦化す
る。
よび２０６をメカニカルあるいはメカノケミカルに選択
研磨し、図７（Ｃ）に示すように全体を１μｍ以下の薄
膜に、あるいは図８（Ｄ）に示すように凹部を越えて成
長した結晶部分を元の表面と同一面まで研磨し平坦化す
る。
【００４５】以上のプロセスを経て得られた半導体単結
晶薄膜の上にＭＯＳトランジスターを形成していく（図
７（Ｄ）および図８（Ｅ））のであるが、この際チャネ
ルがＳｉ単結晶成長起点上を通らず、起点から放射状に
入っている結晶欠陥を横切ることなく電子が流れるよう
に形成する。具体的な形成例は、実施例中で詳細に説明
する。
晶薄膜の上にＭＯＳトランジスターを形成していく（図
７（Ｄ）および図８（Ｅ））のであるが、この際チャネ
ルがＳｉ単結晶成長起点上を通らず、起点から放射状に
入っている結晶欠陥を横切ることなく電子が流れるよう
に形成する。具体的な形成例は、実施例中で詳細に説明
する。
【００４６】非晶質絶縁物基体上に単結晶の半導体結晶
を成長させる方法として、従来から行われている２つの
例を説明する。なおここでは、図７の構成例に従って説
明する。第１の例は表面材料間の核形成密度の差による
選択核形成に基づいた方法である（Ｔ．Ｙｏｎｅｈａｒ
ａ ｅｔ ａｌ．（１９８７）ｅｘｔｅｎｄｅｄ ａｂ
ｓｔｒａｃｔｓ ｏｆ ｔｈｅ １９ｔｈ ｓｓｄｍ
１９１，特開昭６３−１０７０１６号）。この方法を図
９を用いて説明する。まず図９（Ａ）に示すように核形
成密度の小さい表面３０４を持つ基体３０１上に、表面
３０４よりも核形成密度の大きい表面を持つ領域３０３
を形成する。この基体に所定の結晶形成処理を施すな
ら、領域３０３の表面にのみ堆積物の核３０５が発生し
表面３０４の上には核が発生しない（図９（Ｂ））。そ
こで領域３０３の表面を核形成面、表面３０４を非核形
成面と呼ぶ。核形成面３０３に発生した核３０５をさら
に成長させれば結晶粒３０６となり（図９（Ｃ））、核
形成面３０３の領域を越えて非核形成面３０４の上まで
結晶が成長する。従来この結晶形成方法においては、核
形成面３０３に非晶質Ｓｉ3 Ｎ4 、非核形成面３０４に
ＳｉＯ2 を用い、ＣＶＤ法によってＳｉ単結晶を形成し
た例（上記論文参照）がある。
を成長させる方法として、従来から行われている２つの
例を説明する。なおここでは、図７の構成例に従って説
明する。第１の例は表面材料間の核形成密度の差による
選択核形成に基づいた方法である（Ｔ．Ｙｏｎｅｈａｒ
ａ ｅｔ ａｌ．（１９８７）ｅｘｔｅｎｄｅｄ ａｂ
ｓｔｒａｃｔｓ ｏｆ ｔｈｅ １９ｔｈ ｓｓｄｍ
１９１，特開昭６３−１０７０１６号）。この方法を図
９を用いて説明する。まず図９（Ａ）に示すように核形
成密度の小さい表面３０４を持つ基体３０１上に、表面
３０４よりも核形成密度の大きい表面を持つ領域３０３
を形成する。この基体に所定の結晶形成処理を施すな
ら、領域３０３の表面にのみ堆積物の核３０５が発生し
表面３０４の上には核が発生しない（図９（Ｂ））。そ
こで領域３０３の表面を核形成面、表面３０４を非核形
成面と呼ぶ。核形成面３０３に発生した核３０５をさら
に成長させれば結晶粒３０６となり（図９（Ｃ））、核
形成面３０３の領域を越えて非核形成面３０４の上まで
結晶が成長する。従来この結晶形成方法においては、核
形成面３０３に非晶質Ｓｉ3 Ｎ4 、非核形成面３０４に
ＳｉＯ2 を用い、ＣＶＤ法によってＳｉ単結晶を形成し
た例（上記論文参照）がある。
【００４７】第２の結晶成長例は凝集現象によって非単
結晶の島状半導体膜を凝集現象によって単結晶化し、こ
れを種結晶として単結晶を成長させるものである（特開
平１−１３２１１７号）。この方法を図１０を用いて説
明する。まず図１０（Ａ）に示すように核形成密度の小
さい表面４０４を持つ基体４０１上に、非単結晶性の半
導体膜を堆積後パターニングして微細な薄膜４０３を形
成する。この基体に水素雰囲気中で熱処理を施すと、薄
膜４０３は凝集現象を起こして半球状に形状を変化させ
ながら単結晶の塊４０５に変化する（図１０（Ｂ））。
この単結晶の塊４０５を種結晶として第１の結晶成長方
法と同様にして種結晶４０５を選択的に成長させる。 （本願第３の発明の実施態様例）次に本発明の結晶の製
造方法の実施態様例（本願第３の発明の実施態様例）に
ついて説明する。
結晶の島状半導体膜を凝集現象によって単結晶化し、こ
れを種結晶として単結晶を成長させるものである（特開
平１−１３２１１７号）。この方法を図１０を用いて説
明する。まず図１０（Ａ）に示すように核形成密度の小
さい表面４０４を持つ基体４０１上に、非単結晶性の半
導体膜を堆積後パターニングして微細な薄膜４０３を形
成する。この基体に水素雰囲気中で熱処理を施すと、薄
膜４０３は凝集現象を起こして半球状に形状を変化させ
ながら単結晶の塊４０５に変化する（図１０（Ｂ））。
この単結晶の塊４０５を種結晶として第１の結晶成長方
法と同様にして種結晶４０５を選択的に成長させる。 （本願第３の発明の実施態様例）次に本発明の結晶の製
造方法の実施態様例（本願第３の発明の実施態様例）に
ついて説明する。
【００４８】まず、本発明の実施態様例の説明に先立っ
て本発明の作用について説明する。
て本発明の作用について説明する。
【００４９】非晶質基板上に、選択成長の条件の下で結
晶を成長させる場合、結晶方位と、堆積面との幾何学的
関係によって、堆積面との界面を起点とした双晶面が導
入され易くなる場合と、双晶面が導入されにくい場合と
がある。
晶を成長させる場合、結晶方位と、堆積面との幾何学的
関係によって、堆積面との界面を起点とした双晶面が導
入され易くなる場合と、双晶面が導入されにくい場合と
がある。
【００５０】非晶質絶縁面上で任意の方位を有する単一
の核から結晶を成長させる場合、最初から存在していた
双晶面、あるいは成長中導入される双晶面により結晶は
方位の異なるいくつかの領域に分割されそれぞれの領域
が外側に向かって成長して行く。それぞれの領域は、上
述したように双晶面が導入され易い場合と、され難い場
合とに分かれるため、結晶成長がある程度進んだ段階で
は、結晶中に双晶の密度の高い領域と双晶密度の低い領
域とが形成されることになる。
の核から結晶を成長させる場合、最初から存在していた
双晶面、あるいは成長中導入される双晶面により結晶は
方位の異なるいくつかの領域に分割されそれぞれの領域
が外側に向かって成長して行く。それぞれの領域は、上
述したように双晶面が導入され易い場合と、され難い場
合とに分かれるため、結晶成長がある程度進んだ段階で
は、結晶中に双晶の密度の高い領域と双晶密度の低い領
域とが形成されることになる。
【００５１】双晶面は結晶欠陥の一種であるが、さらに
別種の結晶欠陥の原因ともなり得る。
別種の結晶欠陥の原因ともなり得る。
【００５２】本発明では引き続いた工程で、該結晶に、
結晶欠陥に対して選択的に作用するエッチング等を施す
ことにより該結晶中の結晶欠陥密度の高い領域を除去し
て欠陥の少ない領域を残す。
結晶欠陥に対して選択的に作用するエッチング等を施す
ことにより該結晶中の結晶欠陥密度の高い領域を除去し
て欠陥の少ない領域を残す。
【００５３】この結果、残された結晶は、選択成長の条
件の下で結晶成長する場合、双晶面が導入されにくい方
位条件を満たしていることになる。本発明は、該結晶を
種結晶として、選択成長の条件の下で結晶成長を行い、
結晶欠陥の少ない結晶を製造しようというものである。
件の下で結晶成長する場合、双晶面が導入されにくい方
位条件を満たしていることになる。本発明は、該結晶を
種結晶として、選択成長の条件の下で結晶成長を行い、
結晶欠陥の少ない結晶を製造しようというものである。
【００５４】次に本発明の実施形態例について簡潔に説
明できる代表的工程を図１１により説明する。
明できる代表的工程を図１１により説明する。
【００５５】図１１（Ａ）において、５０１は非晶質絶
縁物基体、もしくは表面に非晶質絶縁膜を有する基体を
示す。例えばＳｉＯ2 を主成分とするガラス基板、任意
の基体上にＣＶＤ法、スパッタ法などでＳｉＯ2 ，Ｓｉ
3 Ｎ4 等を堆積したもの、Ｓｉ基板の表面を酸化したも
のなどが挙げられる。
縁物基体、もしくは表面に非晶質絶縁膜を有する基体を
示す。例えばＳｉＯ2 を主成分とするガラス基板、任意
の基体上にＣＶＤ法、スパッタ法などでＳｉＯ2 ，Ｓｉ
3 Ｎ4 等を堆積したもの、Ｓｉ基板の表面を酸化したも
のなどが挙げられる。
【００５６】次に図１１（Ｂ）に示すように、非晶質絶
縁物表面５０２の任意の一点に形成された核５０４から
結晶を成長させることにより、結晶５０５が形成され
る。非晶質絶縁物表面上の任意の一点に核を形成し、そ
れを起点として結晶を成長させる方法は後述する。この
段階で結晶５０５には双晶欠陥５０６が導入されてい
る。
縁物表面５０２の任意の一点に形成された核５０４から
結晶を成長させることにより、結晶５０５が形成され
る。非晶質絶縁物表面上の任意の一点に核を形成し、そ
れを起点として結晶を成長させる方法は後述する。この
段階で結晶５０５には双晶欠陥５０６が導入されてい
る。
【００５７】次に図１１（Ｃ）に示すように、結晶を薄
片化する。薄片化は研磨または非選択的エッチングによ
って行う。薄片化された結晶５０７の一部分には結晶欠
陥５０６が密集して存在している。
片化する。薄片化は研磨または非選択的エッチングによ
って行う。薄片化された結晶５０７の一部分には結晶欠
陥５０６が密集して存在している。
【００５８】次に図１１（Ｄ）に示すように、薄片化さ
れた結晶５０７に、結晶欠陥に対して選択的に作用する
エッチングを施すことにより結晶５０７中の結晶欠陥密
度の高い領域が除去されて欠陥をほとんど持たない結晶
粒のうち最も大きな結晶粒５０８が残される。
れた結晶５０７に、結晶欠陥に対して選択的に作用する
エッチングを施すことにより結晶５０７中の結晶欠陥密
度の高い領域が除去されて欠陥をほとんど持たない結晶
粒のうち最も大きな結晶粒５０８が残される。
【００５９】結晶欠陥に対して選択的に作用するエッチ
ング液としては結晶がＳｉの場合、クロム酸＋フッ化水
素酸系、あるいはフッ硝酸＋酢酸系、などがあるが基板
表面材料によって適宜選択して使用する。
ング液としては結晶がＳｉの場合、クロム酸＋フッ化水
素酸系、あるいはフッ硝酸＋酢酸系、などがあるが基板
表面材料によって適宜選択して使用する。
【００６０】次に図１１（Ｅ）に示すように、結晶粒５
０８を種結晶として再度選択成長を行う。その結果欠陥
密度の著しく減少した結晶５０９が得られる。
０８を種結晶として再度選択成長を行う。その結果欠陥
密度の著しく減少した結晶５０９が得られる。
【００６１】次に図１１（Ｆ）に示すように、エッチン
グまたは研磨によって結晶５０９を平坦化し、所望の素
子を形成することができる結晶層５１０が基板５０１上
に形成される。
グまたは研磨によって結晶５０９を平坦化し、所望の素
子を形成することができる結晶層５１０が基板５０１上
に形成される。
【００６２】次に非晶質絶縁物表面上の任意の一点から
結晶を成長させる方法として２つの例を説明する。
結晶を成長させる方法として２つの例を説明する。
【００６３】第１の例は表面材料間の核形成密度の差に
よる選択核形成に基づいた方法である（Ｔ．Ｙｏｎｅｈ
ａｒａ ｅｔ ａｌ．（１９８７）ｅｘｔｅｎｄｅｄ
ａｂｓｔｒａｃｔｓ ｏｆ ｔｈｅ １９ｔｈ ＳＳＤ
Ｍ １９１，特開昭６３−１０７０１６号）。この方法
を図１２を用いて説明する。まず図１２（Ａ）に示すよ
うに核形成密度の小さい表面６０２を持つ基体６０１上
に、表面６０２よりも核形成密度の大きい表面を持つ領
域６０３を適宜な直径、間隔で配する。この基体に所定
の結晶形成処理を施すなら、領域６０３の表面にのみ堆
積物の核６０４が発生し表面６０２の上には核は発生し
ない（図１２（Ｂ））。そこで領域６０３の表面を核形
成面、表面６０２を非核形成面と呼ぶ。核形成面６０３
に発生した核６０４をさらに成長させれば結晶粒６０５
となり（図１２（Ｃ））、核形成面６０３の領域を越え
て非核形成面６０２の上まで成長し、やがて隣の核形成
面６０３′から成長してきた結晶粒６０５′と接して粒
界６１１が形成される。
よる選択核形成に基づいた方法である（Ｔ．Ｙｏｎｅｈ
ａｒａ ｅｔ ａｌ．（１９８７）ｅｘｔｅｎｄｅｄ
ａｂｓｔｒａｃｔｓ ｏｆ ｔｈｅ １９ｔｈ ＳＳＤ
Ｍ １９１，特開昭６３−１０７０１６号）。この方法
を図１２を用いて説明する。まず図１２（Ａ）に示すよ
うに核形成密度の小さい表面６０２を持つ基体６０１上
に、表面６０２よりも核形成密度の大きい表面を持つ領
域６０３を適宜な直径、間隔で配する。この基体に所定
の結晶形成処理を施すなら、領域６０３の表面にのみ堆
積物の核６０４が発生し表面６０２の上には核は発生し
ない（図１２（Ｂ））。そこで領域６０３の表面を核形
成面、表面６０２を非核形成面と呼ぶ。核形成面６０３
に発生した核６０４をさらに成長させれば結晶粒６０５
となり（図１２（Ｃ））、核形成面６０３の領域を越え
て非核形成面６０２の上まで成長し、やがて隣の核形成
面６０３′から成長してきた結晶粒６０５′と接して粒
界６１１が形成される。
【００６４】従来この結晶形成方法においては、核形成
面６０３に非晶質Ｓｉ3 Ｎ4 、非核形成面６０２にＳｉ
Ｏ2 を用い、ＣＶＤ法によってＳｉ結晶を複数個形成し
た例（上記論文参照）及びＳｉＯ2 を非核形成面６０２
とし、集束イオンビームによりＳｉイオンを非核形成面
６０２に注入し核形成面６０３となる領域を形成し、Ｃ
ＶＤ法によりＳｉ結晶を複数個形成した例（１９８８年
第３５回応用物理学関係連合講演会、２８ｐ−Ｍ−
９）などがある。このとき核形成面６０３の面積は核形
成面材料やＣＶＤ法の条件によって大きく変わるが、お
おむね直径にして０．５μｍ以上５μｍ以下であり、最
適値としては１．５μｍ前後であることが多い。ＣＶＤ
法の条件としてはソースガスにＳｉＣｌ4 ，ＳｉＨＣｌ
3 ，ＳｉＨ2 Ｃｌ2 等のクロロシラン系、ＳｉＦ4 ，Ｓ
ｉＨＦ3 ，ＳｉＨ2 Ｆ2 等のフロロシラン系、Ｓｉ
Ｈ4 ，Ｓｉ2 Ｈ6 等のシラン系などが、また選択性を得
るためのエッチング用添加ガスとしてＨＣｌ，ＨＦ等が
挙げられる。キャリアガスとしてはＨ2 を用いる。成長
時の圧力は数Ｔｏｒｒ〜２５０Ｔｏｒｒ程度の範囲で行
うのが好ましい。但しこれらの条件は１つの単結晶核を
形成するための核形成面６０３の面積によって変化す
る。
面６０３に非晶質Ｓｉ3 Ｎ4 、非核形成面６０２にＳｉ
Ｏ2 を用い、ＣＶＤ法によってＳｉ結晶を複数個形成し
た例（上記論文参照）及びＳｉＯ2 を非核形成面６０２
とし、集束イオンビームによりＳｉイオンを非核形成面
６０２に注入し核形成面６０３となる領域を形成し、Ｃ
ＶＤ法によりＳｉ結晶を複数個形成した例（１９８８年
第３５回応用物理学関係連合講演会、２８ｐ−Ｍ−
９）などがある。このとき核形成面６０３の面積は核形
成面材料やＣＶＤ法の条件によって大きく変わるが、お
おむね直径にして０．５μｍ以上５μｍ以下であり、最
適値としては１．５μｍ前後であることが多い。ＣＶＤ
法の条件としてはソースガスにＳｉＣｌ4 ，ＳｉＨＣｌ
3 ，ＳｉＨ2 Ｃｌ2 等のクロロシラン系、ＳｉＦ4 ，Ｓ
ｉＨＦ3 ，ＳｉＨ2 Ｆ2 等のフロロシラン系、Ｓｉ
Ｈ4 ，Ｓｉ2 Ｈ6 等のシラン系などが、また選択性を得
るためのエッチング用添加ガスとしてＨＣｌ，ＨＦ等が
挙げられる。キャリアガスとしてはＨ2 を用いる。成長
時の圧力は数Ｔｏｒｒ〜２５０Ｔｏｒｒ程度の範囲で行
うのが好ましい。但しこれらの条件は１つの単結晶核を
形成するための核形成面６０３の面積によって変化す
る。
【００６５】第２の結晶成長例は凝集現象によって非単
結晶の島状膜を単結晶化し、これを種結晶として単結晶
を成長させるものである（特開平１−１３２１１７号公
報）。この方法を図１３を用いて説明する。まず図１３
（Ａ）に示すように核形成密度の小さい表面７０２を持
つ基体７０１上に、非単結晶性の薄膜を堆積後パターニ
ングして微細な薄膜７０３を適宜な直径、間隔で配す
る。この基体に水素雰囲気中で熱処理を施すと、薄膜７
０３は凝集現象を起こして半球状に形状を変化させなが
ら単結晶の塊７０４に変化する（図１３（Ｂ））。この
単結晶の塊７０４を種結晶として第１の結晶成長方法と
同様にして結晶粒７０５を選択的に成長させる（図１３
（Ｃ））。凝集現象を起こさせる条件として、まず非単
結晶薄膜７０３の膜厚はおよそ５０〜５００ｎｍで、パ
ターニングする島状領域の面積は直径にして０．５〜４
μｍ程度である。膜厚と島状領域の面積との間には相関
関係があり、膜厚に対して面積が大き過ぎると膜は複数
個に分断して凝集してしまうために、単一の種結晶には
ならない。よって適宜膜厚とパターニングサイズが決定
される。膜厚の上限と下限については５００ｎｍを超え
ると通常のプロセス温度の範囲内で凝集させることが困
難となるため、この値を上限とする。また５０ｎｍより
小さくなると単一に凝集させるために島状領域の直径を
５００ｎｍかもしくはそれ以下にする必要があり、安定
的にパターニングすることが困難になることと、仮に５
００ｎｍ以下の膜を凝集させた場合でも種結晶が小さす
ぎて結晶成長が困難である等の問題により、この値を下
限とする。凝集させる熱処理の温度Ｔは膜厚が薄い程低
温にできるが、通常は、凝集させる材料の融点をＴｍと
したときに絶対温度で０．６Ｔｍ＜Ｔ＜Ｔｍである。例
えば膜厚が１００ｎｍの多結晶シリコンの場合は、熱処
理時間にもよるが約９５０℃以上で凝集する。また膜中
にリン、ホウ素、ヒ素等の不純物を含むと凝集開始温度
は低くなる。減圧下で熱処理することによっても凝集開
始温度は低くなる。
結晶の島状膜を単結晶化し、これを種結晶として単結晶
を成長させるものである（特開平１−１３２１１７号公
報）。この方法を図１３を用いて説明する。まず図１３
（Ａ）に示すように核形成密度の小さい表面７０２を持
つ基体７０１上に、非単結晶性の薄膜を堆積後パターニ
ングして微細な薄膜７０３を適宜な直径、間隔で配す
る。この基体に水素雰囲気中で熱処理を施すと、薄膜７
０３は凝集現象を起こして半球状に形状を変化させなが
ら単結晶の塊７０４に変化する（図１３（Ｂ））。この
単結晶の塊７０４を種結晶として第１の結晶成長方法と
同様にして結晶粒７０５を選択的に成長させる（図１３
（Ｃ））。凝集現象を起こさせる条件として、まず非単
結晶薄膜７０３の膜厚はおよそ５０〜５００ｎｍで、パ
ターニングする島状領域の面積は直径にして０．５〜４
μｍ程度である。膜厚と島状領域の面積との間には相関
関係があり、膜厚に対して面積が大き過ぎると膜は複数
個に分断して凝集してしまうために、単一の種結晶には
ならない。よって適宜膜厚とパターニングサイズが決定
される。膜厚の上限と下限については５００ｎｍを超え
ると通常のプロセス温度の範囲内で凝集させることが困
難となるため、この値を上限とする。また５０ｎｍより
小さくなると単一に凝集させるために島状領域の直径を
５００ｎｍかもしくはそれ以下にする必要があり、安定
的にパターニングすることが困難になることと、仮に５
００ｎｍ以下の膜を凝集させた場合でも種結晶が小さす
ぎて結晶成長が困難である等の問題により、この値を下
限とする。凝集させる熱処理の温度Ｔは膜厚が薄い程低
温にできるが、通常は、凝集させる材料の融点をＴｍと
したときに絶対温度で０．６Ｔｍ＜Ｔ＜Ｔｍである。例
えば膜厚が１００ｎｍの多結晶シリコンの場合は、熱処
理時間にもよるが約９５０℃以上で凝集する。また膜中
にリン、ホウ素、ヒ素等の不純物を含むと凝集開始温度
は低くなる。減圧下で熱処理することによっても凝集開
始温度は低くなる。
【００６６】
【実施例】（本願第１の発明の実施例）以下、図面を参
照して本発明の半導体素子用基板の製造方法の実施例を
説明する。 （１）実施例１ 図１（Ａ）に示すように、基板１１として４インチ石英
（ＳｉＯ2 ）ガラスを用いた。この基板１１上に選択核
成長法でＳｉ単結晶１３を成長させた。核形成サイト１
２としては、ＬＰＣＶＤ法法によるＳｉ3 Ｎ4 を用い
た。Ｓｉ3 Ｎ4 サイトの堆積膜厚は５００Å、パターニ
ングサイズは１．２μｍ×１．２μｍ、ピッチは８０μ
ｍとした。Ｓｉ単結晶１３の成長条件は、ＳｉＨ2 Ｃｌ
2 ／ＨＣｌ／Ｈ2 ＝０．５３／１．８／１００〔ｌ／ｍ
ｉｎ〕、８０Ｔｏｒｒ、１０３０℃で９０分間行った。
成長後の結晶サイズは、各々、平均５０μｍ、結晶の高
さ（厚さ）は約２５μｍになった。
照して本発明の半導体素子用基板の製造方法の実施例を
説明する。 （１）実施例１ 図１（Ａ）に示すように、基板１１として４インチ石英
（ＳｉＯ2 ）ガラスを用いた。この基板１１上に選択核
成長法でＳｉ単結晶１３を成長させた。核形成サイト１
２としては、ＬＰＣＶＤ法法によるＳｉ3 Ｎ4 を用い
た。Ｓｉ3 Ｎ4 サイトの堆積膜厚は５００Å、パターニ
ングサイズは１．２μｍ×１．２μｍ、ピッチは８０μ
ｍとした。Ｓｉ単結晶１３の成長条件は、ＳｉＨ2 Ｃｌ
2 ／ＨＣｌ／Ｈ2 ＝０．５３／１．８／１００〔ｌ／ｍ
ｉｎ〕、８０Ｔｏｒｒ、１０３０℃で９０分間行った。
成長後の結晶サイズは、各々、平均５０μｍ、結晶の高
さ（厚さ）は約２５μｍになった。
【００６７】図１（Ｂ）に示すように、結晶成長後、ス
ピン塗布法で、ＳｉＯ2 １４の塗布を行った。スピン回
転数８００ｒｐｍ、液滴下量３ｃｃ、塗布時間１５ｓｅ
ｃ、塗布後２００℃のベークを繰り返し行い、基板より
４０μｍの厚さに均一に全面が平坦になる様にＳｉＯ2
を塗布することができた。
ピン塗布法で、ＳｉＯ2 １４の塗布を行った。スピン回
転数８００ｒｐｍ、液滴下量３ｃｃ、塗布時間１５ｓｅ
ｃ、塗布後２００℃のベークを繰り返し行い、基板より
４０μｍの厚さに均一に全面が平坦になる様にＳｉＯ2
を塗布することができた。
【００６８】次に、フッ酸緩衝溶液をエッチャントとし
て、上記ＳｉＯ2 １４を図１１（Ｃ）に示す様に１μｍ
の厚さだけが残るようにエッチングを行った。
て、上記ＳｉＯ2 １４を図１１（Ｃ）に示す様に１μｍ
の厚さだけが残るようにエッチングを行った。
【００６９】エッチング後、露出したＳｉ単結晶１３を
選択研磨し、全体を平坦化した。
選択研磨し、全体を平坦化した。
【００７０】以上の様な工程により、Ｓｉ単結晶１３の
間にはＳｉＯ2 膜１４が残り、隣接したＳｉ単結晶膜が
完全に電気的に絶縁されたＳｉ単結晶薄膜を有する平坦
な半導体素子用の基板が得られた。
間にはＳｉＯ2 膜１４が残り、隣接したＳｉ単結晶膜が
完全に電気的に絶縁されたＳｉ単結晶薄膜を有する平坦
な半導体素子用の基板が得られた。
【００７１】得られた基板におけるＳｉ単結晶薄膜１５
の厚さの制御性は、１μｍの厚さの結晶に対するバラツ
キが±１０００Å程度と良好であった。 （２）実施例２ 基板として、実施例１と同様に４インチ石英（Ｓｉ
Ｏ2 ）ガラスを用いた。この基板上に、選択核成長法で
Ｓｉ単結晶を成長させた。核形成サイトとしては、ＬＰ
ＣＶＤ法法によるＳｉ3 Ｎ4 を用いた。Ｓｉ3 Ｎ4 サイ
トの堆積膜厚は３００Å、パターニングサイズは０．８
μｍ×０．８μｍ、ピッチは１０μｍとした。Ｓｉ単結
晶の成長条件は、ＳｉＨ2 Ｃｌ2 ／ＨＣｌ／Ｈ2 ＝０．
５３／０．７／１２０〔ｌ／ｍｉｎ〕、１４０Ｔｏｒ
ｒ、９２０℃で１８分間行った。成長後の結晶サイズ
は、各々平均４μｍ、結晶の高さは約２μｍになった。
の厚さの制御性は、１μｍの厚さの結晶に対するバラツ
キが±１０００Å程度と良好であった。 （２）実施例２ 基板として、実施例１と同様に４インチ石英（Ｓｉ
Ｏ2 ）ガラスを用いた。この基板上に、選択核成長法で
Ｓｉ単結晶を成長させた。核形成サイトとしては、ＬＰ
ＣＶＤ法法によるＳｉ3 Ｎ4 を用いた。Ｓｉ3 Ｎ4 サイ
トの堆積膜厚は３００Å、パターニングサイズは０．８
μｍ×０．８μｍ、ピッチは１０μｍとした。Ｓｉ単結
晶の成長条件は、ＳｉＨ2 Ｃｌ2 ／ＨＣｌ／Ｈ2 ＝０．
５３／０．７／１２０〔ｌ／ｍｉｎ〕、１４０Ｔｏｒ
ｒ、９２０℃で１８分間行った。成長後の結晶サイズ
は、各々平均４μｍ、結晶の高さは約２μｍになった。
【００７２】結晶成長後、結晶を覆う様にＣＶＤ法法に
よってＳｉＯ2 を堆積した。堆積条件は４００℃、常
圧、ガス流量ＳｉＨ4 ／Ｏ2 ＝４５／６０〔ｓｃｃｍ〕
で行い、３０分間の堆積時間で基板面からの厚さが３μ
ｍとなった。これを１０００℃でリフローして表面の平
坦化を行った。リフローを行った後、実施例１に述べた
のと同様にフッ酸緩衝液によるウェットエッチングを行
い、５０００Åの厚さだけが残る様にエッチングを行
い、エッチング後露出したＳｉ単結晶を選択研磨し、全
体の平坦化を行い、実施例１で述べたものと類似した形
態を有する半導体素子用の基板が得られた。
よってＳｉＯ2 を堆積した。堆積条件は４００℃、常
圧、ガス流量ＳｉＨ4 ／Ｏ2 ＝４５／６０〔ｓｃｃｍ〕
で行い、３０分間の堆積時間で基板面からの厚さが３μ
ｍとなった。これを１０００℃でリフローして表面の平
坦化を行った。リフローを行った後、実施例１に述べた
のと同様にフッ酸緩衝液によるウェットエッチングを行
い、５０００Åの厚さだけが残る様にエッチングを行
い、エッチング後露出したＳｉ単結晶を選択研磨し、全
体の平坦化を行い、実施例１で述べたものと類似した形
態を有する半導体素子用の基板が得られた。
【００７３】得られた基板におけるＳｉ単結晶薄膜の厚
さの制御性は５０００Åの厚さの結晶に対するバラツキ
が±３００Å程度と非常に良好であった。 （３）実施例３ 基板としては、実施例１，２と同様に４インチ石英（Ｓ
ｉＯ2 ）ガラスを用いた。この基板上にＬＰＣＶＤ法で
多結晶シリコン膜を１０００Å堆積した後に、通常のフ
ォトリソグラフィー／エッチング・プロセスを用いて、
０．８μｍ×０．８μｍの島を残して他をエッチングし
た。島の中心間の間隔は８０μｍとした。これに水素雰
囲気中、１０６０℃、１００Ｔｏｒｒ、５分間の条件で
熱処理を施し、凝集した単結晶シリコンを得た。
さの制御性は５０００Åの厚さの結晶に対するバラツキ
が±３００Å程度と非常に良好であった。 （３）実施例３ 基板としては、実施例１，２と同様に４インチ石英（Ｓ
ｉＯ2 ）ガラスを用いた。この基板上にＬＰＣＶＤ法で
多結晶シリコン膜を１０００Å堆積した後に、通常のフ
ォトリソグラフィー／エッチング・プロセスを用いて、
０．８μｍ×０．８μｍの島を残して他をエッチングし
た。島の中心間の間隔は８０μｍとした。これに水素雰
囲気中、１０６０℃、１００Ｔｏｒｒ、５分間の条件で
熱処理を施し、凝集した単結晶シリコンを得た。
【００７４】前記凝集単結晶シリコンを種結晶として結
晶成長を行った。単結晶の成長条件は、ＳｉＨ2 Ｃｌ2
／ＨＣｌ／Ｈ2 ＝０．５３／１．８／１００〔ｌ／ｍｉ
ｎ〕、８０Ｔｏｒｒ、１０３０℃で９０分間とした。成
長後の結晶サイズは、各々、平均５０μｍ、結晶の高さ
（厚さ）は約２５μｍになった。
晶成長を行った。単結晶の成長条件は、ＳｉＨ2 Ｃｌ2
／ＨＣｌ／Ｈ2 ＝０．５３／１．８／１００〔ｌ／ｍｉ
ｎ〕、８０Ｔｏｒｒ、１０３０℃で９０分間とした。成
長後の結晶サイズは、各々、平均５０μｍ、結晶の高さ
（厚さ）は約２５μｍになった。
【００７５】成長後、実施例１と同様に、スピン塗布法
でＳｉＯ2 を表面が平坦になる様に塗布し、続いてフッ
酸緩衝液によりＳｉＯ2 を一部分残してエッチングを行
い、エッチング後に露出したＳｉ単結晶を選択研磨して
全体の平坦化を行った。この方法によっても実施例１で
得られたものと同様の形態を有する半導体素子用基板を
得ることができた。 （本願第２の発明の実施例）以下に、ＳｉＯ2 等の非晶
質絶縁基板の上にＳｉ単結晶を成長させ、このＳｉ単結
晶表面に電界効果型トランジスターを形成する方法につ
いて本発明の実施例を図面に基づき説明する。 （１）実施例１ 図２（Ａ）〜（Ｅ）をもとに、本発明の電界効果型トラ
ンジスターの製造方法の第１実施例の製造工程について
説明する。
でＳｉＯ2 を表面が平坦になる様に塗布し、続いてフッ
酸緩衝液によりＳｉＯ2 を一部分残してエッチングを行
い、エッチング後に露出したＳｉ単結晶を選択研磨して
全体の平坦化を行った。この方法によっても実施例１で
得られたものと同様の形態を有する半導体素子用基板を
得ることができた。 （本願第２の発明の実施例）以下に、ＳｉＯ2 等の非晶
質絶縁基板の上にＳｉ単結晶を成長させ、このＳｉ単結
晶表面に電界効果型トランジスターを形成する方法につ
いて本発明の実施例を図面に基づき説明する。 （１）実施例１ 図２（Ａ）〜（Ｅ）をもとに、本発明の電界効果型トラ
ンジスターの製造方法の第１実施例の製造工程について
説明する。
【００７６】図２（Ａ）に示すように、基板として４イ
ンチ径のＳｉＯ2 を主成分とする透明基板２１を用意し
た。
ンチ径のＳｉＯ2 を主成分とする透明基板２１を用意し
た。
【００７７】図２（Ｂ）に示すように、ＬＰＣＶＤ法に
よりＳｉ3 Ｎ4 膜を３００Å堆積した後、通常のフォト
リソグラフィー／エッチングプロセスを用いて１．２μ
ｍの径の島を残して他をエッチングした。これを核形成
領域２３とした。
よりＳｉ3 Ｎ4 膜を３００Å堆積した後、通常のフォト
リソグラフィー／エッチングプロセスを用いて１．２μ
ｍの径の島を残して他をエッチングした。これを核形成
領域２３とした。
【００７８】図２（Ｃ）に示すように、選択核形成法に
より単結晶シリコンの核２５を形成し、これをさらに成
長させて直径約４０μｍの結晶粒２６を形成した。この
時の堆積条件は以下の通りである。
より単結晶シリコンの核２５を形成し、これをさらに成
長させて直径約４０μｍの結晶粒２６を形成した。この
時の堆積条件は以下の通りである。
【００７９】 ソースガス／エッチングガス／キャリアガス：ＳｉＨ2
Ｃｌ2 ／ＨＣｌ／Ｈ2 ガス流量：０．５３／１．６０／１００（ｌ／ｍｉｎ） 堆積温度：９９０℃ 堆積圧力：１００Ｔｏｒｒ 堆積時間：４５ｍｉｎ 図２（Ｄ）に示すように、この島状に形成された単結晶
シリコン２６をメカニカルな選択研磨法で平坦化し厚さ
０．８μｍの薄膜にした。さらに通常のＭＯＳトランジ
スター作成プロセスにより、得られた単結晶薄膜にｎ−
チャネルＭＯＳトランジスターを作成した。
Ｃｌ2 ／ＨＣｌ／Ｈ2 ガス流量：０．５３／１．６０／１００（ｌ／ｍｉｎ） 堆積温度：９９０℃ 堆積圧力：１００Ｔｏｒｒ 堆積時間：４５ｍｉｎ 図２（Ｄ）に示すように、この島状に形成された単結晶
シリコン２６をメカニカルな選択研磨法で平坦化し厚さ
０．８μｍの薄膜にした。さらに通常のＭＯＳトランジ
スター作成プロセスにより、得られた単結晶薄膜にｎ−
チャネルＭＯＳトランジスターを作成した。
【００８０】図２（Ｅ）に、作成したＭＯＳトランジス
ターの平面図を示す。２７がチャネル、２８がソース／
ドレインである。結晶成長起点に対して、（ａ）…遠ざ
かる方向に電子が流れるようにチャネルを形成した場合
と、（ｂ）…成長起点からの放射状欠陥を横切る方向に
流れるようにチャネルを形成した場合でトランジスター
の電界効果移動度を比較した結果、（ａ）の方が平均で
約２０％高い値を示した。 （２）実施例２ 図３（Ａ）〜（Ｆ）をもとに、本発明の電界効果型トラ
ンジスターの製造方法の第２実施例の製造工程について
説明する。
ターの平面図を示す。２７がチャネル、２８がソース／
ドレインである。結晶成長起点に対して、（ａ）…遠ざ
かる方向に電子が流れるようにチャネルを形成した場合
と、（ｂ）…成長起点からの放射状欠陥を横切る方向に
流れるようにチャネルを形成した場合でトランジスター
の電界効果移動度を比較した結果、（ａ）の方が平均で
約２０％高い値を示した。 （２）実施例２ 図３（Ａ）〜（Ｆ）をもとに、本発明の電界効果型トラ
ンジスターの製造方法の第２実施例の製造工程について
説明する。
【００８１】図３（Ａ）に示すように、４インチ径のシ
リコン基板３１を用意し、この基板の表面を１μｍ酸化
してＳｉＯ2 層３２を得た。
リコン基板３１を用意し、この基板の表面を１μｍ酸化
してＳｉＯ2 層３２を得た。
【００８２】図３（Ｂ）に示すように、通常のフォトリ
ソグラフィー／エッチングプロセスを用いてＳｉＯ2 膜
４０μｍ×４０μｍの正方形領域を５０００Åエッチン
グし、凹部を形成した。さらにＬＰＣＶＤ法で多結晶シ
リコン膜を１０００Å堆積した後に、通常のフォトリソ
グラフィー／エッチングプロセスを用いて凹部に０．８
μｍ径の多結晶シリコンの島３３を残して他をエッチン
グした。
ソグラフィー／エッチングプロセスを用いてＳｉＯ2 膜
４０μｍ×４０μｍの正方形領域を５０００Åエッチン
グし、凹部を形成した。さらにＬＰＣＶＤ法で多結晶シ
リコン膜を１０００Å堆積した後に、通常のフォトリソ
グラフィー／エッチングプロセスを用いて凹部に０．８
μｍ径の多結晶シリコンの島３３を残して他をエッチン
グした。
【００８３】図３（Ｃ）に示すように、これを水素雰囲
気中、１０６０℃、１００Ｔｏｒｒ、５分間の条件で熱
処理を施し、凝集した単結晶シリコン３５を得た。
気中、１０６０℃、１００Ｔｏｒｒ、５分間の条件で熱
処理を施し、凝集した単結晶シリコン３５を得た。
【００８４】図３（Ｄ）に示すように、同じ水素雰囲気
中で引き続き、単結晶シリコン３５を核として結晶成長
を行い単結晶３６が凹部を完全に埋め尽くすまで成長を
続けた。この時の成長条件は以下の通りである。
中で引き続き、単結晶シリコン３５を核として結晶成長
を行い単結晶３６が凹部を完全に埋め尽くすまで成長を
続けた。この時の成長条件は以下の通りである。
【００８５】 ソースガス／エッチングガス／キャリアガス：ＳｉＨ2
Ｃｌ2 ／ＨＣｌ／Ｈ2 ガス流量：０．５３／２．０／１００（ｌ／ｍｉｎ） 堆積温度：１０３０℃ 堆積圧力：８０Ｔｏｒｒ 堆積時間：６０ｍｉｎ 図３（Ｅ）に示すように、この単結晶シリコン３６をメ
カニカルな選択研磨法で、基板３１表面まで研磨し、全
体を平坦化した。さらに通常のＭＯＳトランジスター作
成プロセスにより、得られた単結晶薄膜の上にｎ−チャ
ネルＭＯＳトランジスターを作成した。
Ｃｌ2 ／ＨＣｌ／Ｈ2 ガス流量：０．５３／２．０／１００（ｌ／ｍｉｎ） 堆積温度：１０３０℃ 堆積圧力：８０Ｔｏｒｒ 堆積時間：６０ｍｉｎ 図３（Ｅ）に示すように、この単結晶シリコン３６をメ
カニカルな選択研磨法で、基板３１表面まで研磨し、全
体を平坦化した。さらに通常のＭＯＳトランジスター作
成プロセスにより、得られた単結晶薄膜の上にｎ−チャ
ネルＭＯＳトランジスターを作成した。
【００８６】図３（Ｆ）に示すように、作成したＭＯＳ
トランジスターの平面図を示す。３７がチャネル、３８
がソース／ドレインである。（ａ）…結晶成長起点に対
して遠ざかる方向に電子が流れるようにチャネルを形成
した場合と、（ｂ）…チャネルが結晶成長起点３３上を
通る様に形成した場合でトランジスターの電界効果移動
度を比較した結果、（ａ）の方が平均で約３０％高い値
を示した。 （本願第３の発明の実施例）（１）実施例１ 図４（Ａ）〜（Ｆ）をもとに、本発明の結晶の製造方法
の第１実施例の製造工程について説明する。
トランジスターの平面図を示す。３７がチャネル、３８
がソース／ドレインである。（ａ）…結晶成長起点に対
して遠ざかる方向に電子が流れるようにチャネルを形成
した場合と、（ｂ）…チャネルが結晶成長起点３３上を
通る様に形成した場合でトランジスターの電界効果移動
度を比較した結果、（ａ）の方が平均で約３０％高い値
を示した。 （本願第３の発明の実施例）（１）実施例１ 図４（Ａ）〜（Ｆ）をもとに、本発明の結晶の製造方法
の第１実施例の製造工程について説明する。
【００８７】図４を用いて説明する。
【００８８】図４（Ａ）に示すように、４インチ径の石
英基板４０上に、ＬＰＣＶＤ法によりＳｉ3 Ｎ4 膜を３
０ｎｍ堆積させた後、通常のフォトリソグラフィー／エ
ッチング・プロセスを用いて１．２μｍ径のＳｉ3 Ｎ4
の島を残して他をエッチングした。これを核形成領域４
２とした。核形成領域４２は基板表面に２０μｍ間隔で
格子状に配置した。
英基板４０上に、ＬＰＣＶＤ法によりＳｉ3 Ｎ4 膜を３
０ｎｍ堆積させた後、通常のフォトリソグラフィー／エ
ッチング・プロセスを用いて１．２μｍ径のＳｉ3 Ｎ4
の島を残して他をエッチングした。これを核形成領域４
２とした。核形成領域４２は基板表面に２０μｍ間隔で
格子状に配置した。
【００８９】図４（Ｂ）に示すように、選択核形成法に
よりＳｉ結晶の核４３を形成し、さらにＳｉ結晶４４が
約１０μｍ径になるまで成長を続けた。このときの堆積
条件は次のとおりである。
よりＳｉ結晶の核４３を形成し、さらにＳｉ結晶４４が
約１０μｍ径になるまで成長を続けた。このときの堆積
条件は次のとおりである。
【００９０】 ソースガス／エッチングガス／キャリヤガス：ＳｉＨ2
Ｃｌ2 ／ＨＣｌ／Ｈ2 ガス流量 ：０．５３／１．６０／１００（ｌ／ｍｉ
ｎ） 堆積温度 ：９９０℃ 堆積圧力 ：１００Ｔｏｒｒ 図４（Ｃ）に示すように、このＳｉ結晶をメカニカルな
研磨法で研磨し、厚さ０．５μｍの薄片状結晶４６とし
た。
Ｃｌ2 ／ＨＣｌ／Ｈ2 ガス流量 ：０．５３／１．６０／１００（ｌ／ｍｉ
ｎ） 堆積温度 ：９９０℃ 堆積圧力 ：１００Ｔｏｒｒ 図４（Ｃ）に示すように、このＳｉ結晶をメカニカルな
研磨法で研磨し、厚さ０．５μｍの薄片状結晶４６とし
た。
【００９１】図４（Ｄ）に示すように、エッチングによ
り結晶４６中の結晶欠陥密度の高い領域を除去し、無欠
陥の結晶粒４７を残した。エッチング条件は次のとおり
である。
り結晶４６中の結晶欠陥密度の高い領域を除去し、無欠
陥の結晶粒４７を残した。エッチング条件は次のとおり
である。
【００９２】 エッチング液 ：ＨＦ／ＨＮＯ3 ／ＣＨ3 ＣＯＯＨ＝１
／４０／１５ エッチング時間：１８０ｓｅｃ 図４（Ｅ）に示すように、Ｓｉ結晶粒４７を種結晶とし
て隣同士の結晶がぶつかるまで結晶成長を行った。この
ときの堆積時間は４５ｍｉｎであった。その他の成長条
件は上記のとおりである。
／４０／１５ エッチング時間：１８０ｓｅｃ 図４（Ｅ）に示すように、Ｓｉ結晶粒４７を種結晶とし
て隣同士の結晶がぶつかるまで結晶成長を行った。この
ときの堆積時間は４５ｍｉｎであった。その他の成長条
件は上記のとおりである。
【００９３】図４（Ｆ）に示すように、メカニカルな研
磨によってＳｉ結晶を平坦化し、厚さ１μｍのＳｉ結晶
層４９が石英基板４０上に形成された。 （２）実施例２ 図５（Ａ）〜（Ｆ）をもとに、本発明の結晶の製造方法
の第２実施例の製造工程について説明する。
磨によってＳｉ結晶を平坦化し、厚さ１μｍのＳｉ結晶
層４９が石英基板４０上に形成された。 （２）実施例２ 図５（Ａ）〜（Ｆ）をもとに、本発明の結晶の製造方法
の第２実施例の製造工程について説明する。
【００９４】図５（Ａ）に示すように、４インチ径の石
英基板５０上に、ＬＰＣＶＤ法により多結晶シリコン膜
を１００ｎｍ堆積させた後に、通常のフォトリソグラフ
ィー／エッチング・プロセスを用いて、０．８μｍ径の
島５２を残して他をエッチングした。多結晶シリコンの
島５２（核形成面を構成する）は基板表面に２０μｍ間
隔で格子状に配置した。なお、５１は非核形成面を示
す。
英基板５０上に、ＬＰＣＶＤ法により多結晶シリコン膜
を１００ｎｍ堆積させた後に、通常のフォトリソグラフ
ィー／エッチング・プロセスを用いて、０．８μｍ径の
島５２を残して他をエッチングした。多結晶シリコンの
島５２（核形成面を構成する）は基板表面に２０μｍ間
隔で格子状に配置した。なお、５１は非核形成面を示
す。
【００９５】図５（Ｂ）に示すように、これを水素雰囲
気中、１０６０℃、１００Ｔｏｒｒ、５分間の条件で熱
処理し、凝集した単結晶シリコン５３を得た。同じ水素
雰囲気中で、引き続き単結晶シリコン５３を種結晶とし
て結晶成長を行い、１０μｍ径のシリコン結晶５４を得
た。成長条件は第１実施例と同じである。
気中、１０６０℃、１００Ｔｏｒｒ、５分間の条件で熱
処理し、凝集した単結晶シリコン５３を得た。同じ水素
雰囲気中で、引き続き単結晶シリコン５３を種結晶とし
て結晶成長を行い、１０μｍ径のシリコン結晶５４を得
た。成長条件は第１実施例と同じである。
【００９６】図５（Ｃ）に示すように、このＳｉ結晶を
メカニカルな研磨法で研磨し、厚さ０．５μｍの薄片状
結晶５６とした。
メカニカルな研磨法で研磨し、厚さ０．５μｍの薄片状
結晶５６とした。
【００９７】図５（Ｄ）に示すように、エッチングによ
り結晶５６中の結晶欠陥密度の高い領域を除去し、無欠
陥の結晶粒５７を残した。エッチング条件は実施例１と
同じである。
り結晶５６中の結晶欠陥密度の高い領域を除去し、無欠
陥の結晶粒５７を残した。エッチング条件は実施例１と
同じである。
【００９８】図５（Ｅ）に示すように、Ｓｉ結晶粒５７
を種結晶として隣同士の結晶５８がぶつかるまで結晶成
長を行った。このときの堆積時間は４５ｍｉｎであっ
た。その他の成長条件は上記のとおりである。
を種結晶として隣同士の結晶５８がぶつかるまで結晶成
長を行った。このときの堆積時間は４５ｍｉｎであっ
た。その他の成長条件は上記のとおりである。
【００９９】図５（Ｆ）に示すように、メカニカルな研
磨によってＳｉ結晶５８を平坦化し、厚さ１μｍのＳｉ
結晶層５９が石英基板５０上に形成された。 （３）実施例３ 図６（Ａ）〜（Ｆ）をもとに、本発明の結晶の製造方法
の第３実施例の製造工程について説明する。
磨によってＳｉ結晶５８を平坦化し、厚さ１μｍのＳｉ
結晶層５９が石英基板５０上に形成された。 （３）実施例３ 図６（Ａ）〜（Ｆ）をもとに、本発明の結晶の製造方法
の第３実施例の製造工程について説明する。
【０１００】図６（Ａ）に示すように、４インチ径の石
英基板６０上に、ＬＰＣＶＤ法によりＳｉ3 Ｎ4 膜６１
を３０ｎｍ堆積させ、さらにＬＰＣＶＤ法により多結晶
シリコン膜を１００ｎｍ堆積させた後に、通常のフォト
リソグラフィー／エッチング・プロセスを用いて０．８
μｍ径の島６２を残して他をエッチングした。これを核
形成領域６２とした。多結晶シリコンの島６２は基板表
面に２０μｍ間隔で格子状に配置した。
英基板６０上に、ＬＰＣＶＤ法によりＳｉ3 Ｎ4 膜６１
を３０ｎｍ堆積させ、さらにＬＰＣＶＤ法により多結晶
シリコン膜を１００ｎｍ堆積させた後に、通常のフォト
リソグラフィー／エッチング・プロセスを用いて０．８
μｍ径の島６２を残して他をエッチングした。これを核
形成領域６２とした。多結晶シリコンの島６２は基板表
面に２０μｍ間隔で格子状に配置した。
【０１０１】図６（Ｂ）に示すように、これを水素雰囲
気中、１０６０℃、１００Ｔｏｒｒ、５分間の条件で熱
処理し、凝集した単結晶シリコン６３を得た。同じ水素
雰囲気中で、引き続き単結晶シリコン６３を種結晶とし
て結晶成長を行い、１０μｍ径のシリコン結晶６４を得
た。成長条件は実施例１と同じである。
気中、１０６０℃、１００Ｔｏｒｒ、５分間の条件で熱
処理し、凝集した単結晶シリコン６３を得た。同じ水素
雰囲気中で、引き続き単結晶シリコン６３を種結晶とし
て結晶成長を行い、１０μｍ径のシリコン結晶６４を得
た。成長条件は実施例１と同じである。
【０１０２】図６（Ｃ）に示すように、このＳｉ結晶６
４をメカニカルな研磨法で研磨し、厚さ０．５μｍの薄
片状結晶６６とした。
４をメカニカルな研磨法で研磨し、厚さ０．５μｍの薄
片状結晶６６とした。
【０１０３】図６（Ｄ）に示すように、エッチングによ
り結晶６６中の結晶欠陥密度の高い領域を除去し、無欠
陥の結晶粒６７を残した。エッチング条件は次のとおり
である。
り結晶６６中の結晶欠陥密度の高い領域を除去し、無欠
陥の結晶粒６７を残した。エッチング条件は次のとおり
である。
【０１０４】 エッチング液 ：Ｋ2 Ｃｒ2 Ｏ7 １１．４ｇ ＨＦ １５００ｍｌ Ｈ2 Ｏ ２２００ｍｌ エッチング時間：１７ｍｉｎ 図６（Ｅ）に示すように、Ｓｉ結晶粒６７を種結晶とし
て隣同士の結晶６８がぶつかるまで結晶成長を行った。
このときの成長条件は実施例１と同じである。
て隣同士の結晶６８がぶつかるまで結晶成長を行った。
このときの成長条件は実施例１と同じである。
【０１０５】図６（Ｆ）に示すように、メカニカルな研
磨によってＳｉ結晶６８を平坦化し、厚さ１μｍのＳｉ
結晶層６９が石英基板６０上に形成された。
磨によってＳｉ結晶６８を平坦化し、厚さ１μｍのＳｉ
結晶層６９が石英基板６０上に形成された。
【０１０６】
【発明の効果】以上説明した様に、本発明の半導体素子
用基板の製造方法によれば、隣接する半導体結晶が互い
に完全に電気的に絶縁された表面が平坦な半導体結晶
を、半導体結晶の膜厚の制御性よく作成することが可能
となり、また、従来の方法に比べて平坦化を短時間で行
うことが可能となる効果がある。
用基板の製造方法によれば、隣接する半導体結晶が互い
に完全に電気的に絶縁された表面が平坦な半導体結晶
を、半導体結晶の膜厚の制御性よく作成することが可能
となり、また、従来の方法に比べて平坦化を短時間で行
うことが可能となる効果がある。
【０１０７】また、本発明の電界効果型トランジスター
の製造方法によれば、非晶質絶縁物上の結晶成長起点か
ら気相成長した単結晶半導体膜上において、チャネル領
域が結晶成長起点を通らず、かつ結晶成長起点から遠ざ
かる方向に電子が移動するように電界効果型トランジス
ターを形成することにより、結晶成長起点から放射状に
広がる結晶欠点を横切ることなく電子が移動することが
可能となり、その結果電界効果移動度を向上させること
ができた。
の製造方法によれば、非晶質絶縁物上の結晶成長起点か
ら気相成長した単結晶半導体膜上において、チャネル領
域が結晶成長起点を通らず、かつ結晶成長起点から遠ざ
かる方向に電子が移動するように電界効果型トランジス
ターを形成することにより、結晶成長起点から放射状に
広がる結晶欠点を横切ることなく電子が移動することが
可能となり、その結果電界効果移動度を向上させること
ができた。
【０１０８】また、本発明の結晶層の製造方法によれ
ば、非晶質基体界面近傍に発生する結晶欠陥を大幅に削
減することができ、その結果として結晶層に作成される
電子デバイスの電気的特性を向上させることが可能とな
る。
ば、非晶質基体界面近傍に発生する結晶欠陥を大幅に削
減することができ、その結果として結晶層に作成される
電子デバイスの電気的特性を向上させることが可能とな
る。
【図１】本発明の半導体素子用基板の製造方法の第１及
び第２実施例を示す工程図である。
び第２実施例を示す工程図である。
【図２】本発明の電界効果型トランジスターの製造方法
を用いた第１実施例の製造工程を示す説明図である。
を用いた第１実施例の製造工程を示す説明図である。
【図３】本発明の電界効果型トランジスターの製造方法
を用いた第２実施例の製造工程を示す説明図である。
を用いた第２実施例の製造工程を示す説明図である。
【図４】本発明の結晶の製造方法を用いた第１実施例の
製造工程を示す説明図である。
製造工程を示す説明図である。
【図５】本発明の結晶の製造方法を用いた第２実施例の
製造工程を示す説明図である。
製造工程を示す説明図である。
【図６】本発明の結晶の製造方法を用いた第３実施例の
製造工程を示す説明図である。
製造工程を示す説明図である。
【図７】ＭＯＳトランジスターを形成するまでの本発明
の代表的な実施態様例を説明するための工程図である。
の代表的な実施態様例を説明するための工程図である。
【図８】ＭＯＳトランジスターを形成するまでの本発明
の代表的な実施態様例を説明するための工程図である。
の代表的な実施態様例を説明するための工程図である。
【図９】選択核成長法による結晶成長の説明図である。
【図１０】凝集種結晶からの選択成長法による結晶成長
の説明図である。
の説明図である。
【図１１】本発明の代表的な実施態様例を説明するため
の工程図である。
の工程図である。
【図１２】選択核成長法による結晶成長の説明図であ
る。
る。
【図１３】凝集種結晶からの選択成長法による結晶成長
の説明図である。
の説明図である。
【図１４】（Ａ）および（Ｂ）は絶縁基板上に形成され
た単結晶の構成例を示す概略図である。
た単結晶の構成例を示す概略図である。
【図１５】Ｓｉ結晶中に見られる結晶欠陥の様子を示し
た平面図である。
た平面図である。
１１ ＳｉＯ2 基板 １２ ＳｉＮx 核形成面又は凝集種単結晶 １３ Ｓｉ単結晶 １４ ＳｉＯ2 膜 １５ 研磨後のＳｉ単結晶 １０１，２０１，３０１，４０１，２１，３１ 基体 ３２ 非晶質の非核形成面材料 １０３，２０３，３０３，４０３，２３，３３ 核形成
領域または種結晶の前駆体 ３０４，４０４ 非核形成面 ３０５，４０５，３５ 発生した単結晶核または凝集し
た単結晶種 １０６，２０６，３０６，４０６，２６，３６ 単結晶 １０７，２０７，２７，３７ チャネル領域 １０８，２０８，２８，３８ ソースまたはドレイン １０９，２０９ ゲート電極 ５０１，６０１，７０１，４０，５０，６０ 基体 ５０２，６０２，７０２，４１，５１，６１ 非晶質の
非核形成面 ６０３，７０３，４２，５２，６２ 核形成領域または
種結晶の前駆体 ５０４，６０４，７０４，４３，５３，６３ 発生した
結晶核または凝集して生成した単結晶種 ５０５，６０５，７０５，４４，５４，６４ 結晶 ５０６ 双晶欠陥 ５０７，４６，５６，６６ 薄片化された結晶 ５０８，４７，５７，６７ 無欠陥の結晶粒 ５０９，４８，５８，６８ 結晶 ５１０，４９，５９，６９ 平坦化された結晶 ６１１，７１１ 結晶粒界
領域または種結晶の前駆体 ３０４，４０４ 非核形成面 ３０５，４０５，３５ 発生した単結晶核または凝集し
た単結晶種 １０６，２０６，３０６，４０６，２６，３６ 単結晶 １０７，２０７，２７，３７ チャネル領域 １０８，２０８，２８，３８ ソースまたはドレイン １０９，２０９ ゲート電極 ５０１，６０１，７０１，４０，５０，６０ 基体 ５０２，６０２，７０２，４１，５１，６１ 非晶質の
非核形成面 ６０３，７０３，４２，５２，６２ 核形成領域または
種結晶の前駆体 ５０４，６０４，７０４，４３，５３，６３ 発生した
結晶核または凝集して生成した単結晶種 ５０５，６０５，７０５，４４，５４，６４ 結晶 ５０６ 双晶欠陥 ５０７，４６，５６，６６ 薄片化された結晶 ５０８，４７，５７，６７ 無欠陥の結晶粒 ５０９，４８，５８，６８ 結晶 ５１０，４９，５９，６９ 平坦化された結晶 ６１１，７１１ 結晶粒界
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/304 ３２１ Ｓ 8832−4Ｍ 27/12 Ｆ 21/336 29/784 (72)発明者 野間 敬 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内
Claims (11)
- 【請求項１】 絶縁面上に成長させた半導体単結晶に対
して、該半導体単結晶を覆って絶縁物を平坦になるよう
に堆積させるか、又は該半導体単結晶を覆って絶縁物を
堆積した後に平坦化を行うことにより、半導体単結晶を
埋め込んだ、平坦化された絶縁層を形成する工程と、 前記半導体単結晶が露出した状態となる、所望の厚さま
で前記絶縁層を選択的に除去する工程と、 露出した半導体単結晶を、残された絶縁層の表面まで研
磨する工程と、 を備えた半導体素子用基板の製造方法。 - 【請求項２】 前記半導体単結晶が複数であり、前記絶
縁物が該半導体単結晶を覆い、かつ該半導体単結晶間を
埋めることを特徴とする請求項１記載の半導体素子用基
板の製造方法。 - 【請求項３】 前記絶縁面の材料がＳｉＯx （ｘ＞０）
又はＳｉＮy （ｙ＞０）であり、前記半導体単結晶の材
料がＳｉであり、堆積する絶縁物の材料がＳｉＯx （ｘ
＞０）である請求項１記載の半導体素子用基板の製造方
法。 - 【請求項４】 前記半導体単結晶は、核形成密度の小さ
い非核形成面と、単一核のみより結晶成長するに十分小
さい面積を有するとともに、前記非核形成面の核形成密
度より大きい核形成密度を有する、非晶質材料からなる
核形成面と、が隣接して配された自由表面を有する基体
に、結晶形成処理を施すことで、前記核形成面に成長し
た単一の核を中心として、成長させた半導体単結晶であ
る請求項１記載の半導体素子用基板の製造方法。 - 【請求項５】 前記半導体単結晶は、絶縁面上に単一に
凝集できる程度に十分微細な非単結晶性の半導体領域を
形成し、これを水素雰囲気中で該半導体領域を構成する
半導体材料の融点以下の温度で熱処理することによって
単一体の結晶に凝集させ、該凝集結晶を種結晶として成
長させた半導体単結晶であることを特徴とする請求項１
記載の半導体素子用基板の製造方法。 - 【請求項６】 絶縁面上の結晶成長起点を中心として成
長させた半導体単結晶に形成される電界効果型トランジ
スターの製造方法において、 チャネルが前記結晶成長起点上を通らず、かつ前記結晶
成長起点から遠ざかる方向とほぼ平行に電子が移動する
ように形成されていることを特徴とする電界効果型トラ
ンジスターの製造方法。 - 【請求項７】 前記半導体単結晶は、核形成密度の小さ
い非核形成面と、単一核のみより結晶成長するに十分小
さい面積を有するとともに、前記非核形成面の核形成密
度より大きい核形成密度を有する、非晶質材料からなる
核形成面と、が隣接して配された自由表面を有する基体
に、結晶形成処理を施すことで、前記核形成面に成長し
た単一の核を中心として、成長させた半導体単結晶であ
る請求項６記載の電界効果型トランジスターの製造方
法。 - 【請求項８】 前記半導体単結晶は、絶縁面上に単一に
凝集できる程度に十分微細な非単結晶性の半導体領域を
形成し、これを水素雰囲気中で該半導体領域を構成する
半導体材料の融点以下の温度で熱処理することによって
単一体の結晶に凝集させ、該凝集結晶を種結晶として成
長させた半導体単結晶であることを特徴とする請求項６
記載の電界効果型トランジスターの製造方法。 - 【請求項９】 非晶質絶縁面上で単一の核から結晶を成
長させる工程と、成長した結晶の中の結晶欠陥密度の高
い領域を選択的に除去して欠陥密度の低い領域を残す工
程と、該欠陥密度の低い領域を種結晶として結晶を成長
させる工程と、を具備する結晶の製造方法。 - 【請求項１０】 非晶質絶縁面上で単一の核から結晶を
成長させる工程として、核形成密度の小さい非核形成面
と、単一核のみより結晶成長するに十分小さい面積を有
するとともに、前記非核形成面の核形成密度より大きい
核形成密度を有する、非晶質材料からなる核形成面と、
が隣接して配された自由表面を有する基体に、結晶形成
処理を施すことで、前記核形成面に成長した単一の核を
中心として、結晶を成長させる工程を具備することを特
徴とする請求項９記載の結晶の製造方法。 - 【請求項１１】 非晶質絶縁面上で単一の核から結晶を
成長させる工程として、非晶質絶縁面上に単一に凝集で
きる程度に十分微細な非単結晶性の半導体領域を形成
し、これを水素雰囲気中で該半導体領域を構成する半導
体材料の融点以下の温度で熱処理することによって単一
体の結晶に凝集させ、該凝集結晶を種結晶として、結晶
を成長させる工程を具備することを特徴とする請求項９
記載の結晶の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4993793A JPH06244275A (ja) | 1993-02-17 | 1993-02-17 | 半導体素子用基板の製造方法、電界効果型トランジスターの製造方法、及び結晶の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4993793A JPH06244275A (ja) | 1993-02-17 | 1993-02-17 | 半導体素子用基板の製造方法、電界効果型トランジスターの製造方法、及び結晶の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06244275A true JPH06244275A (ja) | 1994-09-02 |
Family
ID=12844947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4993793A Pending JPH06244275A (ja) | 1993-02-17 | 1993-02-17 | 半導体素子用基板の製造方法、電界効果型トランジスターの製造方法、及び結晶の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06244275A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006049915A (ja) | 2004-08-04 | 2006-02-16 | Samsung Electronics Co Ltd | 不揮発性メモリ素子及びその製造方法 |
| WO2007132769A1 (ja) * | 2006-05-17 | 2007-11-22 | Panasonic Corporation | 細胞電位測定デバイスとそれに用いる基板、細胞電位測定デバイス用基板の製造方法 |
| US8202439B2 (en) | 2002-06-05 | 2012-06-19 | Panasonic Corporation | Diaphragm and device for measuring cellular potential using the same, manufacturing method of the diaphragm |
-
1993
- 1993-02-17 JP JP4993793A patent/JPH06244275A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8202439B2 (en) | 2002-06-05 | 2012-06-19 | Panasonic Corporation | Diaphragm and device for measuring cellular potential using the same, manufacturing method of the diaphragm |
| JP2006049915A (ja) | 2004-08-04 | 2006-02-16 | Samsung Electronics Co Ltd | 不揮発性メモリ素子及びその製造方法 |
| WO2007132769A1 (ja) * | 2006-05-17 | 2007-11-22 | Panasonic Corporation | 細胞電位測定デバイスとそれに用いる基板、細胞電位測定デバイス用基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7910455B2 (en) | Method for producing SOI wafer | |
| US5320907A (en) | Crystal article and method for forming same | |
| JP2900588B2 (ja) | 結晶物品の形成方法 | |
| JPH0563439B2 (ja) | ||
| JP2695413B2 (ja) | 結晶基材の製造方法 | |
| JPH01132116A (ja) | 結晶物品及びその形成方法並びにそれを用いた半導体装置 | |
| JP2756320B2 (ja) | 結晶の形成方法 | |
| JP3206943B2 (ja) | Ｓｏｉ基板の製法および半導体装置 | |
| JPH0324719A (ja) | 単結晶膜の形成方法及び結晶物品 | |
| JPH04373121A (ja) | 結晶基材の製造方法 | |
| JP2527016B2 (ja) | 半導体膜の製造方法 | |
| JPH05335234A (ja) | 半導体基板の製造方法 | |
| JPH0113210B2 (ja) | ||
| JP2737152B2 (ja) | Ｓｏｉ形成方法 | |
| JP2527015B2 (ja) | 半導体膜の製造方法 | |
| JPH05136060A (ja) | 結晶薄膜の形成方法 | |
| JP3144707B2 (ja) | 結晶基材の製造方法 | |
| JPH03292723A (ja) | シリコン単結晶薄膜の作製方法 | |
| JPH0669024B2 (ja) | 半導体装置の製造方法 | |
| JPH059090A (ja) | 結晶の成長方法 | |
| JP3206944B2 (ja) | 半導体装置 | |
| JPH04162515A (ja) | 結晶基材の製造方法 | |
| JPH04219395A (ja) | 結晶の形成方法 | |
| JPH0529214A (ja) | 半導体基板の製造方法 | |
| JP2651145B2 (ja) | 半導体基材の製造方法 |