JP2804686B2 - 画像情報処理方法及び画像情報処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画像情報処理方法及び画
像処理装置に関し、更に詳しく言えば、デジタルドライ
バによるＬＣＤディスプレイの階調表示を多階調化して
原画像に近い画像表示をするための画像処理方法及び画
像処理装置に関する。

【０００２】

【従来の技術】従来例に係る画像処理方法、とりわけＬ
ＣＤディスプレイの多階調化は、一般に時系列演算処理
と呼ばれている方法、すなわち複数フレームを１つの画
面とみなして画像処理をする（以下この一単位を時系列
情報パターンと称する）方法が知られている。

【０００３】以下で、この時系列演算処理（ＦＲＣ）に
ついて図９を参照しながら説明する。ここでは、赤
（Ｒ）一色のみについて説明する。緑、青については赤
と同様の処理をするので、省略する。従来例に係る時系
列演算処理装置は、図５に示すように、ドットカウンタ
（１）、ラインカウンタ（２）、フレームカウンタ
（３）、階調制御回路（４）、セレクタ（５）及び加算
回路（６）から成る。

【０００４】図５で、Ｈｅは水平同期信号であり、Ｖｅ
は垂直同期信号であり、ＣＫｅはドットクロックであ
る。また、赤色に対応する８ビットの原画像データをＲ
０〜Ｒ７とする。ここで、データを上位６ビットと下位
２ビットに分けて、下位２ビットは追加する４階調に関
するデータとして使用する。８ビットのデータＲ０〜Ｒ
７は、Ｒ７が最上位ビットであって、Ｒ０が最下位ビッ
トである。この上位６ビットＲ２〜Ｒ７は、表１のａ値
に示すように、６４階調を示す０〜６３の値をとる。こ
の６ビットを加算回路（６）に入力し、ｂ値のようにａ
値に１加算した６ビットのデータｒ２〜ｒ７を作成す
る。なお、表１は、ａ値とｂ値とを比較対照した表であ
る。

【０００５】

【表１】

【０００６】次に、Ｖｅをフレームカウンタ（３）に入
れ、Ｖｅの２倍の周期の信号Ｖ０と４倍の周期の信号Ｖ
１を作る。Ｖ１，Ｖ０の値によりフレーム番号０〜３を
定め、Ｖｅと共にフレーム番号０〜３を繰り返す。ま
た、フレームカウンタ（３）と同様にＣＫｅをクロック
とするドットカウンタ（１）により、ＣＫｅの２倍の周
期のＣ０、４倍の周期のＣ１を作る。同様にＨｅをクロ
ックとして、ラインカウンタ（２）によりＨ０，Ｈ１を
作る。

【０００７】階調制御回路（４）では、横４ドット、縦
４ドットの１６ドットを１単位として、４フレームを１
周期とする時系列情報パターンをつくる。次にデータの
下位２ビットＲ０〜Ｒ１による４階調を考え、各階調に
応じた時系列情報パターンを考える。時系列情報パター
ン（１周期：横４ドット×縦４ドット×４フレーム）の
各ドットに、０または１を与え、ドットごとに１周期の
平均値を４階調の階調順となるように定める。この０又
は１の与え方により、フリッカーの低減を図っている。

【０００８】この時系列情報パターンをもとに、セレク
タ（５）でａ値とｂ値とを選択するための制御信号（Ｓ
ＴＲ）を作成する。まず、データの下位２ビットＲ０〜
Ｒ１で示される階調に対する時系列情報パターンを選択
する。次に、フレームカウンタ（３）から出力されるＶ
０〜Ｖ１によりフレームを区別する。さらに、ドットカ
ウンタ（１）から出力されるＣ０〜Ｃ１により横方向の
ドットを選び、ラインカウンタ（２）から出力されるＨ
０〜Ｈ１により縦方向のドットを選ぶ。この指定された
１ポイントの値が、制御信号（ＳＴＲ）となる。

【０００９】このようにして作成された制御信号（ＳＴ
Ｒ）は、セレクタ（５）を制御し、０でａ値、１でｂ値
を出力する。ここで、指定された１ポイントに注目する
と、制御信号（ＳＴＲ）は、データ下位２ビットＲ０〜
Ｒ１によるデータ番号０〜３とフレーム番号０〜３によ
り、表２に示すように、ａ値又はｂ値を選択出力する。
Ｒ０〜Ｒ１のデータ番号により指定された１ドットにつ
いて、ｂ値はａ値に１加算した値であることより、表２
に示すように、４フレームの平均値は、それぞれデータ
番号０〜３に対して、 ａ ａ＋０．２５ ａ＋０．５ ａ＋０．７５ となる。これは、デジタル値でａ値に相当する階調と、
それより１大きいｂ値に相当する階調との間をさらに４
段階に分割した階調が、平均として表示されることを示
す。また、ここでは赤のみについて説明したが、緑、青
の各色についても同様の処理を行う。なお、以上で表２
は、制御信号（ＳＴＲ）によるデータ番号、フレーム番
号及びその際の輝度の平均値を示した表である。

【００１０】以上の時系列演算処理により、各８ビット
データを各６ビットデータに圧縮し、て、多階調化を図
っていた。

【００１１】

【表２】

【００１２】以上説明してきた時系列演算処理において
は、一時系列情報パターンあたりのフレームの枚数を増
すことでその階調数は増加する。例えば上記の例では、
４フレームを１画面と考えているが、この場合は約４倍
の多階調化が可能になる。

【００１３】

【発明が解決しようとする課題】しかしながら、上記従
来の時系列演算処理による画像処理方法では、複数フレ
ームを一単位の画像として階調を表現しているので、階
調数を増やすために一単位のフレーム数を多く増やす必
要があり、実際のフレームレート（単位時間あたりのフ
レームの枚数）の低下につながり、画像のフリッカにつ
ながるという問題があった。

【００１４】例えば、ＬＣＤディスプレイには通常１秒
間に６０枚のフレームが表示されるが、例として時系列
演算処理の一単位のフレーム数を１６とすると、多階調
化は著しく図れるが、画像としては１秒間に約３周期の
繰り返しになるので、この程度になると、人間の目にも
判別できるほどのフリッカとして認識される。そのた
め、従来では、時系列情報パターン一単位のフレーム数
は、２枚〜４枚程度しか用意できず、したがって多階調
化も、せいぜい２倍〜４倍程度しか図ることができず、
それ以上の多階調化は困難であった。

【００１５】

【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、図１に示すように、フレーム内
でＰビットの原画像データの処理をし、前記処理結果で
あるＰビットの画像データを複数のフレーム間で処理し
て、Ｌビットの画像表示データを生成することで、フリ
ッカが防止でき、いわゆる擬似輪郭などを防止し、かつ
多階調化が図れ、より原画像に近い画像を得ることが可
能になる画像情報処理方法及び画像情報処理装置を提供
するものである。

【００１６】

【作 用】本発明に係る画像情報処理方法によれば、図
１に示すように、まずフレーム内でＰビットの原画像デ
ータの処理をしたのちに、処理結果であるＰビットの画
像データを複数のフレーム間で処理して、Ｌビットの画
像表示データを生成している。

【００１７】このため、各フレーム内の画像情報処理の
影響が各フレームに及ぼされたのちに、フレーム間の画
像情報処理をすることができる。従って、フレーム間の
画像情報処理の際に、フレーム内の処理結果が有効に反
映されるので、フレーム内の画像情報処理（例えば所謂
誤差拡散法）や、フレーム間の画像情報処理（例えば時
系列演算処理法）のみで画像処理していた従来に比し
て、より一層原画像に近い画像を表示することが可能に
なる。

【００１８】例えば、第１の例として、（Ｎ−１）番目
のフレームにある第ｎの画素に対応する第ｎの原画像デ
ータと、第ｎの画像表示データとの誤差分である（Ｐ−
Ｌ）ビットの第ｎの誤差データのうち、下位Ｑビット
を、第ｎの画素に隣接する第（ｎ＋１）の画素に対応す
る第（ｎ＋１）の原画像データに加算したのちに、第ｎ
の画素と同一位置の画素であって、Ｎ番目のフレームの
画素である第Ｎの画素に対応する第Ｎの原画像データ
と、第ｎの誤差データの上位（Ｐ−Ｌ−Ｑ）ビットとを
加算処理し、該加算処理の結果であるＰビットのデータ
のうち、上位Ｌビットを第Ｎの画素に対応する第Ｎの画
像表示データとし、残余の下位（Ｐ−Ｌ）ビットのデー
タを第Ｎの画素に対応する第Ｎの誤差データとして保持
している。

【００１９】このため、ある画素の誤差成分データを隣
接する画素に加算処理するので、隣接する二画素の輝度
の差が小さくなり、位置による画像輝度が平滑化され、
所謂擬似輪郭などを防ぐことが可能になる。また、ある
画素の誤差成分データを次のフレームの同一位置にある
画素に加算処理するので、次のフレームの画素との輝度
の差が小さくなり、時間的な輝度の変化が小さくなる。
よって、画像の安定化が図れる。

【００２０】さらに、ある画素の誤差成分を隣接する画
素と次のフレームの同一位置にある画素とに各画素の誤
差成分データを順次加算処理することにより、随時各々
の画像輝度が変化していくので、理論上はいくらでも多
階調化を図ることが可能になり、より一層原画像に近い
画像を表示することが可能になる。また、時系列演算処
理のみで処理していた従来例において、時系列情報パタ
ーンの切り換えの際に生じていたフリッカを抑止するこ
とが可能になる。

【００２１】さらに、第２の例として、第１の原画像デ
ータと第１の画像表示データとの誤差分である第１の誤
差データを、第１の画素に隣接する第２の画素に対応す
る第２の原画像データに加算した後に、該加算処理の結
果であるＰビットのデータの上位Ｌビットを第２の画素
の画像表示に対応するＬビットの第２の画像表示データ
として用いる誤差拡散法によってフレーム内での画像デ
ータ処理を行い、その後、複数のフレームを一画面単位
として画像情報を処理する時系列演算処理法によって複
数のフレーム間での画像データ処理を行っている。

【００２２】このため、ある画素の誤差成分データを隣
接する画素に加算処理するので、隣接する二画素の輝度
の差が小さくなり、位置による画像輝度が平滑化され、
所謂擬似輪郭などを防ぐことが可能になる。その後、時
系列演算処理を用いてさらなる多階調化を図ることによ
り、時系列演算処理のみで同レベルの多階調化を図って
いた従来に比して、フリッカーを防止でき、より一層原
画像に近い画像を表示することが可能になる。

【００２３】また、本発明に係る画像情報処理装置によ
れば、図２に示すように、第１の情報処理手段と、第２
の情報処理手段とを具備している。例えば、第１の情報
処理手段によって画像表示輝度に係る原画像データがフ
レーム内で処理されて画像データとして出力され、第２
の情報処理手段によって複数のフレーム間で画像データ
が処理されてＬビットの画像表示データが生成される。

【００２４】このため、フレーム内の画像情報処理（例
えば誤差拡散法）や、フレーム間の画像情報処理（例え
ば時系列演算処理法）のみで画像処理していた従来に比
して、フレーム内の処理とフレーム間の処理とを組み合
わせることにより、より一層原画像に近い画像を表示す
ることが可能になる。

【００２５】

【実施例】以下に本発明に係る画像情報処理装置及び画
像情報処理方法の一実施例を図面を参照しながら詳細に
説明する。 （１）第１の実施例 本発明の第１の実施例に係る画像情報処理装置は、原画
像データを出力する出力部と、ＬＣＤディスプレイを駆
動するＬＣＤドライバとの間に設けられており、６ビッ
トの原画像データを圧縮して、３ビットの画像表示用の
データとして３ビット入力のＬＣＤドライバに出力する
装置である。

【００２６】本発明の第１の実施例に係る画像情報処理
装置は、図３に示すように、フレーム内処理部（１０
Ａ），フレーム間処理部（１０Ｂ）からなる。フレーム
内処理部（１０Ａ）は、第１のラッチ回路（１１），第
１の加算回路（１２），第１のマルチプレクサ（１
３），第２のラッチ回路（１４）及び第３のラッチ回路
（１５）からなり、６ビットの原画像データ（ＳＤ）を
４ビットの内部処理画像データ（ＩＤ）に圧縮してフレ
ーム間処理部（１０Ｂ）に出力するものである。

【００２７】最初に、フレーム内処理部（１０Ａ）の各
部の機能について説明する。第１のラッチ回路（１１）
は、自身に入力される６ビットの原画像データ（ＳＤ）
を、ドットクロック（ＤＫ）に同期して、第１の加算回
路（１２）に出力するものである。第１の加算回路（１
２）は、原画像データ（ＳＤ）と、第２のラッチ回路
（１４）から読み出されるフレーム内誤差データ（Ｅ
Ｉ）とを加算して６ビットの補正画像データ（ＨＤ）を
作成し、第１のマルチプレクサ（１３）に出力するもの
である。

【００２８】第１のマルチプレクサ（１３）は、入力さ
れる６ビットの補正画像データ（ＨＤ）を上位４ビット
と下位２ビットに分割し、その上位４ビットである内部
処理画像データ（ＩＤ）を第３のラッチ回路（１５）に
出力し、下位２ビットであるフレーム内誤差データ（Ｅ
Ｉ）を、第２のラッチ回路（１４）に出力するものであ
る。

【００２９】第２のラッチ回路（１４）は、２ビットの
フレーム内誤差データ（ＥＩ）の書込み／読出し処理を
するものであって、水平同期信号（Ｈｅ）によって初期
化され、ドットクロック（ＤＫ）に同期して各画素ごと
のフレーム内誤差データ（ＥＩ）を１画素の間保持す
る。第３のラッチ回路（１５）は、入力される４ビット
の内部処理画像データ（ＩＤ）をフレーム間処理部（１
０Ｂ）の第２の加算回路（１６）に出力するものであ
る。

【００３０】次に、フレーム間処理部（１０Ｂ）につい
て説明する。フレーム間処理部（１０Ｂ）は、第２の加
算回路（１６），第２のマルチプレクサ（１７），誤差
データフレームメモリ（１８）及び第４のラッチ回路
（１９）からなり、入力される４ビットの内部処理画像
データ（ＩＤ）を３ビットの画像表示データ（ＧＤ）と
して出力するものである。

【００３１】第２の加算回路（１６）は、４ビットの内
部処理画像データ（ＩＤ）と、誤差データフレームメモ
リ（１８）から読みだされる１ビットのフレーム間誤差
データ（ＥＢ）を加算して、その結果である４ビットの
補正データ（ＪＤ）を第２のマルチプレクサ（１７）に
出力するものである。第２のマルチプレクサ（１７）
は、第２の加算回路（１６）から入力される４ビットの
補正データ（ＪＤ）を上位３ビットと下位１ビットとに
分割し、その上位３ビットである画像表示データ（Ｇ
Ｄ）を第４のラッチ回路（１９）に出力し、補正データ
（ＪＤ）の下位１ビットであるフレーム間誤差データ
（ＥＢ）を、誤差データフレームメモリ（１８）に書き
込むものである。

【００３２】誤差データフレームメモリ（１８）は、補
正データ（ＪＤ）の下位１ビットであるフレーム間誤差
データ（ＥＢ）の書込み／読出し処理をするものであっ
て、各フレームごとのフレーム間誤差データ（ＥＢ）を
１フレーム期間保持する。第４のラッチ回路（１９）
は、第２のマルチプレクサ（１７）から入力される画像
表示データ（ＧＤ）を一旦保持し、ドットクロック（Ｄ
Ｋ）に基づいて不図示の外部のＬＣＤドライバに出力す
るための回路である。

【００３３】以上説明したように、本発明の第１の実施
例に係る画像情報処理装置によれば、フレーム内処理部
（１０Ａ）によって、あるフレーム内の画素に隣接する
画素の原画像データ（ＳＤ）にフレーム内誤差データ
（ＥＩ）が加算されて分割されることによって４ビット
の内部処理画像データ（ＩＤ）が生成されてフレーム間
処理部（１０Ｂ）に出力される、いわゆる誤差拡散法が
なされ、該フレーム間処理部（１０Ｂ）によって、ある
フレームの次のフレーム内にあって、同一位置の画素の
内部処理画像データ（ＩＤ）に、直前のフレームのフレ
ーム間誤差データ（ＥＢ）が加算処理され、生成された
４ビットの補正データ（ＪＤ）の下位１ビットが次のフ
レームに加算処理するためのフレーム間誤差データ（Ｅ
Ｂ）として保持され、上位３ビットが画像表示データ
（ＧＤ）として外部に出力される。

【００３４】このため、フレーム内の画像情報処理をし
たのちにフレーム間の画像情報処理をすることができ
る。これにより、各フレーム内の画像情報処理の影響が
各フレームに及ぼされたのちに、フレーム間の画像情報
処理をすることができる。従って、フレーム間の画像情
報処理の際に、フレーム内の処理結果が有効に反映され
るので、フレーム内の画像情報処理（例えば所謂誤差拡
散法）や、フレーム間の画像情報処理（例えば時系列演
算処理法）のみで画像処理していた従来に比して、より
一層原画像に近い画像を表示することが可能になる。

【００３５】以下で、本発明の第１の実施例に係る画像
情報処理方法について、当該装置の動作を補足しながら
説明する。図４，図５は、本実施例に係る画像情報処理
方法を説明するフローチャートである。なお、以下で、
第Ｎのフレームの第ｎの画素を、第〔Ｎ，ｎ〕の画素と
定義する。

【００３６】まず、図４のフローチャートのステップＰ
１で、第１のフレームの第１の画素である第〔１，１〕
の画素に対応する６ビットのデータである第〔１，１〕
の原画像データ（ＳＤ）の上位４ビットをとって第
〔１，１〕の画素に対応する第〔１，１〕の内部画像処
理データ（ＩＤ）とし、第〔１，１〕の原画像データ
（ＳＤ）の下位２ビットは第〔１，１〕の画素に対応す
る第〔１，１〕のフレーム内誤差データとして保持す
る。

【００３７】このとき、第〔１，１〕の原画像データは
第１のラッチ回路（１１）を介して第１の加算回路（１
２）に入力され、そのまま第１のマルチプレクサ（１
３）に出力される。第１のマルチプレクサ（１３）によ
って第〔１，１〕の原画像データは上位４ビットと下位
２ビットに分割され、上位４ビットは第〔１，１〕の内
部画像処理データ（ＩＤ）とされて第３のラッチ回路
（１５）に出力され、下位２ビットは第〔１，１〕のフ
レーム内誤差データ（ＥＩ）として第２のラッチ回路
（１４）に出力され、保持される。

【００３８】次に、ステップＰ２で、第〔１，１〕の内
部画像処理データ（ＩＤ）の上位３ビットを第〔１，
１〕の画素に対応する第〔１，１〕の画像表示データ
（ＧＤ）とし、下位１ビットを第〔１，１〕の画素に対
応する第〔１，１〕のフレーム間誤差データ（ＥＢ）と
する。このとき、第３のラッチ回路（１５）から出力さ
れる４ビットの第〔１，１〕の内部画像処理データ（Ｉ
Ｄ）が、第２の加算回路（１６）を介して第２のマルチ
プレクサ（１７）に出力され、そのうち上位３ビットが
第〔１，１〕の画像表示データとして第４のラッチ回路
（１９）を介して不図示のＬＣＤドライバに出力され、
下位１ビットが第〔１，１〕のフレーム間誤差データ
（ＥＢ）として誤差データフレームメモリ（１８）に出
力され、保持される。

【００３９】次いで、ステップＰ３で、ｎ＝２という初
期条件の設定処理をする。次に、ステップＰ４で、第１
のフレームの第ｎの画素である第〔１，ｎ〕の画素に対
応する６ビットの第〔１，ｎ〕の原画像データ（ＳＤ）
と、第〔１，ｎ−１〕のフレームに対応する第〔１，ｎ
−１〕のフレーム内誤差データとを加算処理して、第
〔１，ｎ〕の画素に対応する第〔１，ｎ〕の内部画像処
理データ（ＩＤ）と、第〔１，ｎ〕のフレーム内誤差デ
ータ（ＥＩ）とを生成する。

【００４０】このとき、第〔１，ｎ〕の原画像データは
第１のラッチ回路（１１）を介して第１の加算回路（１
２）に入力される。一方、第２のラッチ回路（１４）か
ら、第〔１，ｎ−１〕のフレーム間誤差データがドット
クロック（ＤＫ）に基づいて読み出される。第１の加算
回路（１２）によって、両者が加算処理され、６ビット
のデータである第〔１，ｎ〕の補正画像データ（ＨＤ）
が生成され、第１のマルチプレクサ（１３）に出力され
る。第１のマルチプレクサ（１３）によって第〔１，
ｎ〕の補正画像データ（ＨＤ）は上位４ビットと下位２
ビットに分割され、上位４ビットは第〔１，ｎ〕の内部
画像処理データ（ＩＤ）とされて第３のラッチ回路（１
５）に出力され、下位２ビットは第〔１，ｎ〕のフレー
ム内誤差データとして第２のラッチ回路（１４）に出力
され、保持される。

【００４１】なお、第１の加算回路（１２）の加算処理
による桁上げが起こると、第１の加算回路（１２）から
出力されるデータが“００００ＸＸ”となり、本来の画
像データと異なった値になるので、このような場合に
は、加算器（１２）から出力されるキャリ信号に基づい
て、マルチプレクサ（１３）から６ビットの“１１１１
１１”が出力される。

【００４２】最初は、初期条件によりｎ＝２なので、こ
のステップＰ４では、第〔１，２〕の画素に対応する原
画像データが入力され、第〔１，２〕の画素に対応する
内部画像処理データ（ＩＤ）及びフレーム内誤差データ
が生成されることになる。次いで、ステップＰ５で、第
〔１，ｎ〕の内部画像処理データ（ＩＤ）の上位３ビッ
トをとって、第〔１，ｎ〕の画素に対応する第〔１，
ｎ〕の画像表示データとし、下位１ビットをとって第
〔１，ｎ〕の画素に対応する第〔１，ｎ〕のフレーム間
誤差データとする。

【００４３】このとき、第３のラッチ回路（１５）から
出力された第〔１，ｎ〕の内部画像処理データ（ＩＤ）
が第２の加算回路（１６）を介して第２のマルチプレク
サ（１７）に入力される。該第２のマルチプレクサ（１
７）によって第〔１，ｎ〕の内部画像処理データ（Ｉ
Ｄ）の上位３ビットが第〔１，ｎ〕の画像表示データと
して第４のラッチ回路（１９）を介して不図示のＬＣＤ
ドライバに出力され、下位１ビットが第〔１，ｎ〕のフ
レーム間誤差データとして誤差データフレームメモリ
（１８）に出力され、保持される。

【００４４】最初は、初期条件によりｎ＝２なので、こ
のステップＰ５では、第〔１，２〕の画像表示データ
と、第〔１，２〕のフレーム間誤差データ（ＥＢ）が生
成されることになる。次に、ステップＰ６で、ｎに１を
加算処理する。次いで、ステップＰ７で、第１フレーム
の処理が終了したかどうかの判定処理を行う。第１フレ
ームの処理が終了した場合（Ｙｅｓ）は、ステップＰ６
に移行し、終了していない場合（Ｎｏ）は、ステップＰ
４に戻って再度ステップＰ４，Ｐ５の処理を繰り返す。

【００４５】こうして上記処理を繰り返すことで、第
〔１，３〕の画素、第〔１，４〕の画素、…、第〔１，
ｎ〕の画素…と処理することができ、第１フレームの全
画素の画像表示データ、フレーム内誤差データ及びフレ
ーム間誤差データが得られる。この間、フレーム内処理
部（１０Ａ）は所謂誤差拡散法を行っており、フレーム
間処理部（１０Ｂ）は以降のフレーム間処理に用いるた
めの各画素に対応するフレーム間誤差データの取得処理
のみを行っている。

【００４６】次に、図５のフローチャートのステップＰ
８で、Ｎ＝２，ｎ＝１という、フレーム及び画素の初期
条件設定処理をする。よってこれ以降の処理は、２番目
のフレーム以降の処理である。次いで、ステップＰ９
で、第〔Ｎ，ｎ〕の画素に対応する６ビットのデータで
ある第〔Ｎ，ｎ〕の原画像データ（ＳＤ）と、第〔Ｎ，
ｎ−１〕のフレーム内誤差データとを加算処理してのち
に、第〔Ｎ，ｎ〕の内部画像処理データ（ＩＤ）と、第
〔Ｎ，ｎ〕のフレーム内誤差データ（ＥＩ）を生成す
る。

【００４７】このとき、第〔Ｎ，ｎ〕の原画像データ
（ＳＤ）は第１のラッチ回路（１１）を介して第１の加
算回路（１２）に入力される。一方、第２のラッチ回路
（１４）から、第〔Ｎ，ｎ−１〕のフレーム内誤差デー
タ（ＥＩ）がドットクロック（ＤＫ）に基づいて読み出
される。第１の加算回路（１２）によって、両者が加算
処理され、６ビットの第〔Ｎ，ｎ〕の補正画像データが
生成され、第１のマルチプレクサ（１３）に出力され
る。第１のマルチプレクサ（１３）によって第〔Ｎ，
ｎ〕の補正画像データは上位４ビットと下位２ビットに
分割され、上位４ビットは第〔Ｎ，ｎ〕の内部画像処理
データ（ＩＤ）とされて第３のラッチ回路（１５）に出
力され、下位２ビットは第〔Ｎ，ｎ〕のフレーム内誤差
データ（ＥＩ）として第２のラッチ回路（１４）に出力
され、保持される。

【００４８】なお、第１の加算回路（１２）の加算処理
による桁上げの結果、第１の加算回路（１２）から出力
されるデータが“００００ＸＸ”となる本来の画像デー
タと異なった値となるので、このような場合には、第１
の加算回路（１２）から出力されるキャリ信号に基づい
て、第１のマルチプレクサ（１３）から６ビットの“１
１１１１１”が出力される。 最初は、初期条件により
Ｎ＝２、ｎ＝１なので、第〔２，１〕の画素に対応する
原画像データが入力され、第〔２，１〕の画素に対応す
る内部画像処理データ（ＩＤ）及びフレーム内誤差デー
タ（ＥＩ）が生成されることになる。

【００４９】次いで、ステップＰ１０で、第〔Ｎ，ｎ〕
の内部画像処理データ（ＩＤ）と、第〔Ｎ−１，ｎ〕の
フレーム間誤差データ（ＥＢ）とを加算処理し、第
〔Ｎ，ｎ〕の画素に対応する第〔Ｎ，ｎ〕の画像表示デ
ータと、第〔Ｎ，ｎ〕のフレーム間誤差データ（ＥＢ）
を生成する。このとき、第３のラッチ回路（１５）から
出力された４ビットの第〔Ｎ，ｎ〕の内部画像処理デー
タ（ＩＤ）が第２の加算回路（１６）に入力され、同時
に誤差データフレームメモリ（１８）から、１ビットの
第〔Ｎ−１，ｎ〕のフレーム間誤差データ（ＥＢ）が読
みだされて第２の加算回路（１６）に入力される。該第
２の加算回路（１６）によって第〔Ｎ，ｎ〕の内部画像
処理データ（ＩＤ）と、第〔Ｎ−１，ｎ〕のフレーム間
誤差データ（ＥＢ）とが加算処理され、４ビットの第
〔Ｎ，ｎ〕の補正データ（ＪＤ）が生成されて第２のマ
ルチプレクサ（１７）に出力される。

【００５０】該第２のマルチプレクサ（１７）によって
４ビットの第〔Ｎ，ｎ〕の補正データ（ＪＤ）の上位３
ビットが第〔Ｎ，ｎ〕の画像表示データとして第４のラ
ッチ回路（１９）を介して不図示のＬＣＤドライバに出
力され、下位１ビットが第〔Ｎ，ｎ〕のフレーム間誤差
データとして誤差データフレームメモリ（１８）に出力
され、保持される。

【００５１】なお、このステップＰ１０において、第２
の加算回路（１６）の加算処理による桁上げの結果、第
２の加算回路（１６）から出力されるデータが“０００
Ｘ”となると本来の画像データと異なった値となるの
で、このような場合には、第２の加算回路（１６）から
出力されるキャリ信号に基づいて、第２のマルチプレク
サ（１７）から４ビットの“１１１１”が出力される。

【００５２】次に、ステップＰ１１で、ｎに１を加算処
理する。次いで、ステップＰ１２で、第Ｎフレームの処
理が終了したかどうかの判定処理を行う。第Ｎフレーム
の処理が終了した場合（Ｙｅｓ）は、ステップＰ１３に
移行し、終了していない場合（Ｎｏ）は、ステップＰ９
に戻って再度ステップＰ９〜Ｐ１１の処理を繰り返す。

【００５３】次に、ステップＰ１４で終了確認処理を行
い、全ての処理が終了した場合（Ｙｅｓ）は終了し、ま
だ全ての処理が終了していない場合（Ｎｏ）は、ステッ
プＰ９に戻って再度上記処理を繰り返す。こうして上記
処理を繰り返すことで、第〔２，１〕の画素、第〔２，
２〕の画素、…、第〔２，ｎ〕の画素…の処理が終わ
る。同様にして第〔３，１〕の画素、第〔３，２〕の画
素、第〔３，ｎ〕の画素…、第〔Ｎ，１〕の画素、第
〔Ｎ，２〕の画素…、第〔Ｎ，ｎ〕の画素…、と順次各
画素を処理することができ、２番目以降の全フレームに
ついての画像情報処理ができる。この間、フレーム内処
理部（１０Ａ）は所謂誤差拡散法を行っており、フレー
ム間処理部（１０Ｂ）は各画素に対応するフレーム間誤
差データを、次にフレームの画素であって、その画素と
同一位置の画素の内部画像処理データに加算処理してい
る。

【００５４】以上説明したように、本発明の第１の実施
例に係る画像情報処理方法によれば、ある画素のフレー
ム内誤差データ（ＥＩ）と、隣接する画素の原画像デー
タ（ＳＤ）とを加算処理して、画像表示データ（ＧＤ）
の基になる内部画像処理データ（ＩＤ）を生成するの
で、隣接する二画素（例えば第〔３，１〕の画素と第
〔３，２〕の画素）の画像表示輝度の差が小さくなり、
位置による画像輝度が平滑化され、所謂擬似輪郭などを
防ぐことが可能になる。

【００５５】その後、ある画素のフレーム間誤差データ
（ＥＢ）と、次のフレームの画素であって、その画素と
同一位置の画素の内部画像処理データ（ＩＤ）とを加算
処理して画像表示データ（ＧＤ）を生成するので、次の
フレームの画素との輝度の差が小さくなり、時間的な輝
度の変化が小さくなる。よって、画像の安定化が図れ
る。

【００５６】さらに、ある画素の誤差成分を隣接する画
素と次のフレームの同一位置にある画素とに各画素の誤
差成分データを順次加算処理することにより、随時各々
の画像輝度が変化していくので、誤差成分データのビッ
ト数を増やせば、理論場はいくらでも多階調化を図るこ
とが可能になり、より一層原画像に近い画像を表示する
ことが可能になる。

【００５７】また、時系列演算処理のみで処理していた
従来例において、時系列情報パターンの切り換えの際に
生じていたフリッカを抑止することが可能になる。 （２）第２の実施例 以下で、本発明の第２の実施例に係る画像情報処理方法
及び画像情報処理装置について図６〜図８を参照しなが
ら説明する。なお、本発明の第１の実施例や、従来例と
共通する部分については、重複するので省略する。

【００５８】本発明の第２の実施例に係る画像情報処理
装置は、第１の実施例の画像情報処理装置と同様に、原
画像データを出力する出力部と、ＬＣＤディスプレイを
駆動するＬＣＤドライバとの間に設けられており、６ビ
ットの原画像データを圧縮して、３ビットの画像表示用
のデータとして３ビット入力のＬＣＤドライバに出力す
る装置である。

【００５９】本発明の一実施例に係る画像情報処理装置
は、図６に示すように、フレーム内処理部（２０Ａ），
フレーム間処理部（２０Ｂ）からなる。フレーム内処理
部（２０Ａ）は、第１のラッチ回路（２１），第１の加
算回路（２２），第１のマルチプレクサ（２３），第２
のラッチ回路（２４）及び第３のラッチ回路（２５）か
らなり、６ビットの原画像データ（ＳＤ）を５ビットの
内部処理画像データ（ＩＤ）に圧縮してフレーム間処理
部（２０Ｂ）に出力する、いわゆる誤差拡散法を行うも
のである。各部の機能については、第１の実施例と全く
同様なので省略する。

【００６０】フレーム間処理部（２０Ｂ）は、第２の加
算回路（２６）、階調制御回路（２７），セレクタ（２
８）及びフレームカウンタ（２９）からなり、時系列演
算処理によって、５ビットの内部処理画像データ（Ｉ
Ｄ）を用いて、３ビットの画像表示データ（ＧＤ）を出
力するためのものである。第２の加算回路（２６）は、
第３のラッチ回路（２５）から出力される５ビットの内
部画像処理データ（ＩＤ）の上位３ビットのデータに、
１を加算処理するものである。

【００６１】階調制御回路（２７）は、第３のラッチ回
路（２５）から出力される５ビットの内部画像処理デー
タ（ＩＤ）の下位２ビットのデータと、フレームカウン
タ（２９）から出力されるフレーム番号に基づいて、セ
レクタ（２８）の出力を制御する制御信号（ＳＴＲ）を
作成するものである。セレクタ（２８）は、制御信号
（ＳＴＲ）に基づいて、内部画像処理データ（ＩＤ）の
上位３ビットのデータ若しくはそれに１を加算したデー
タの何れかを選択出力するものである。

【００６２】フレームカウンタ（２９）は、各フレーム
に０〜３の４種類の番号をふって、階調制御回路（２
７）に出力するものである。以上のように、本発明の第
２の実施例に係る画像情報処理装置によれば、フレーム
内処理部（２０Ａ）によって、あるフレーム内の画像情
報処理がいわゆる誤差拡散法によってなされ、該フレー
ム間処理部（２０Ｂ）によって、フレーム間の処理が時
系列演算処理によって成されている。

【００６３】このため、第１の実施例と同様に、フレー
ム内の画像情報処理をしてのちにフレーム間の画像情報
処理をすることができる。これにより、各フレーム内の
画像情報処理の影響が各フレームに及ぼされたのちに、
フレーム間の画像情報処理をすることができる。従っ
て、フレーム内で下位ビットを処理しているのでフレー
ム間の時系列処理で同じデータ数を処理した場合に比べ
フレーム間処理部の処理周期が短くでき、フリッカが防
止できる。このように、フレーム間の画像情報処理の際
に、フレーム内の処理結果が有効に反映されるので、よ
り一層原画像に近い画像を表示することが可能になる。

【００６４】以下で、本発明の第２の実施例に係る画像
情報処理方法について当該装置の動作を補足しながら説
明する。まず、図７のフローチャートのステップＰ１
で、第１のフレームの第１の画素である第〔１，１〕の
画素に対応する６ビットのデータである第〔１，１〕の
原画像データ（ＳＤ）の上位５ビットをとって第〔１，
１〕の画素に対応する第〔１，１〕の内部画像処理デー
タ（ＩＤ）とし、第〔１，１〕の原画像データ（ＳＤ）
の下位１ビットは第〔１，１〕の画素に対応する第
〔１，１〕のフレーム内誤差データとして保持する。

【００６５】このとき、第〔１，１〕の原画像データは
第１のラッチ回路（２１）を介して第１の加算回路（２
２）に入力され、そのまま第１のマルチプレクサ（２
３）に出力される。第１のマルチプレクサ（２３）によ
って第〔１，１〕の原画像データは上位５ビットと下位
１ビットに分割され、上位５ビットは第〔１，１〕の内
部画像処理データ（ＩＤ）とされて第３のラッチ回路
（２５）に出力され、下位１ビットは第〔１，１〕のフ
レーム内誤差データ（ＥＩ）として第２のラッチ回路
（２４）に出力され、保持される。

【００６６】次に、ステップＰ２で、第〔１，１〕の内
部画像処理データ（ＩＤ）に基づいて、時系列演算処理
を用いて第〔１，１〕の画像表示データ（ＧＤ）を作成
する。このとき、第３のラッチ回路（２５）から出力さ
れる５ビットの第〔１，１〕の内部画像処理データ（Ｉ
Ｄ）が、３ビットと２ビットに分割され、下位２ビット
は階調制御回路（２７）に出力される。階調制御回路
（２７）には同時にフレームカウンタ（２９）から０〜
３のいずれかのフレーム番号が出力され、内部画像処理
データ（ＩＤ）の下位２ビットと、フレーム番号とに基
づいて、階調制御回路（２７）によって制御信号（ＳＴ
Ｒ）が作成される。

【００６７】同時に、内部画像処理データ（ＩＤ）の上
位３ビット（以下ａ値データと称する）はセレクタ（２
８）と、第２の加算回路（２６）に出力され、第２の加
算回路（２６）によって内部画像処理データ（ＩＤ）の
上位３ビットに１が加算処理され（以下これをｂ値デー
タと称する）、セレクタ（２８）に出力される。そし
て、制御信号（ＳＴＲ）に基づいて、ａ値データとｂ値
データとのいずれかが第〔１，１〕の画像表示データ
（ＧＤ）として不図示のＬＣＤドライバに選択出力され
る。

【００６８】次いで、ステップＰ３で、ｎ＝２という初
期条件の設定処理をする。次に、ステップＰ４で、第１
のフレームの第ｎの画素である第〔１，ｎ〕の画素に対
応する６ビットの第〔１，ｎ〕の原画像データ（ＳＤ）
と、第〔１，ｎ−１〕のフレームに対応する第〔１，ｎ
−１〕のフレーム内誤差データとを加算処理して、第
〔１，ｎ〕の画素に対応する第〔１，ｎ〕の内部画像処
理データ（ＩＤ）と、第〔１，ｎ〕のフレーム内誤差デ
ータ（ＥＩ）とを生成する。

【００６９】このとき、第〔１，ｎ〕の原画像データは
第１のラッチ回路（２１）を介して第１の加算回路（２
２）に入力される。一方、第２のラッチ回路（２４）か
ら、第〔１，ｎ−１〕のフレーム間誤差データがドット
クロック（ＤＫ）に基づいて読み出される。第１の加算
回路（２２）によって、両者が加算処理され、６ビット
のデータである第〔１，ｎ〕の補正画像データ（ＨＤ）
が生成され、第１のマルチプレクサ（２３）に出力され
る。第１のマルチプレクサ（２３）によって第〔１，
ｎ〕の補正画像データ（ＨＤ）は上位５ビットと下位１
ビットに分割され、上位４ビットは第〔１，ｎ〕の内部
画像処理データ（ＩＤ）とされて第３のラッチ回路（２
５）に出力され、下位１ビットは第〔１，ｎ〕のフレー
ム内誤差データとして第２のラッチ回路（２４）に出力
され、保持される。

【００７０】なお、第１の加算回路（２２）の加算処理
による桁上げの結果、第１の加算回路（２２）から出力
されるデータが“００００ＸＸ”となると本来の画像デ
ータと異なった値となるので、このような場合には、加
算器（２２）から出力されるキャリ信号に基づいて、マ
ルチプレクサ（２３）から６ビットの“１１１１１１”
が出力される。最初は、初期条件によりｎ＝２なので、
このステップＰ４では、第〔１，２〕の画素に対応する
原画像データが入力され、第〔１，２〕の画素に対応す
る内部画像処理データ（ＩＤ）及びフレーム内誤差デー
タが生成されることになる。次に、ステップＰ５で、第
〔１，ｎ〕の内部画像処理データ（ＩＤ）に基づいて、
時系列演算処理を用いて第〔１，ｎ〕の画像表示データ
（ＧＤ）を作成する。

【００７１】このとき、第３のラッチ回路（２５）から
出力される５ビットの第〔１，ｎ〕の内部画像処理デー
タ（ＩＤ）が、３ビットと２ビットに分割され、下位２
ビットは階調制御回路（２７）に出力される。階調制御
回路（２７）には同時にフレームカウンタ（２９）から
フレーム番号が出力され、内部画像処理データ（ＩＤ）
の下位２ビットと、フレーム番号とに基づいて、階調制
御回路（２７）によって制御信号（ＳＴＲ）が作成され
る。

【００７２】同時に、内部画像処理データ（ＩＤ）の上
位３ビットのａ値データがセレクタ（２８）と、第２の
加算回路（２６）に出力され、第２の加算回路（２６）
によってａ値データに１が加算処理されてｂ値データが
作成され、セレクタ（２８）に出力される。そして、制
御信号（ＳＴＲ）に基づいて、ａ値データとｂ値データ
とのいずれかが第〔１，ｎ〕の画像表示データ（ＧＤ）
として不図示のＬＣＤドライバに選択出力される。

【００７３】最初は、初期条件によりｎ＝２なので、こ
のステップＰ５では、第〔１，２〕の画像表示データ
（ＧＤ）が生成されることになる。次に、ステップＰ６
で、ｎに１を加算処理する。次いで、ステップＰ７で、
第１フレームの処理が終了したかの判定処理を行う。第
１フレームの処理が終了した場合（Ｙｅｓ）は、ステッ
プＰ６に移行し、終了していない場合（Ｎｏ）は、ステ
ップＰ４に戻って再度ステップＰ４，Ｐ５の処理を繰り
返す。

【００７４】こうして上記処理を繰り返すことで、第
〔１，３〕の画素、第〔１，４〕の画素、…、第〔１，
ｎ〕の画素…、と処理することができ、第１フレームの
全画素の画像表示データ及びフレーム内誤差データが得
られる。この間、フレーム内処理部（２０Ａ）は所謂誤
差拡散法を行っており、フレーム間処理部（２０Ｂ）は
時系列演算処理を行っている。

【００７５】次に、図８のフローチャートのステップＰ
８で、Ｎ＝２，ｎ＝１という、フレーム及び画素の初期
条件設定処理をする。よってこれ以降の処理は、２番目
のフレーム以降の処理である。次いで、ステップＰ９
で、第〔Ｎ，ｎ〕の画素に対応する６ビットのデータで
ある第〔Ｎ，ｎ〕の原画像データ（ＳＤ）と、第〔Ｎ，
ｎ−１〕のフレーム内誤差データとを加算処理してのち
に、第〔Ｎ，ｎ〕の内部画像処理データ（ＩＤ）と、第
〔Ｎ，ｎ〕のフレーム内誤差データ（ＥＩ）を生成す
る。

【００７６】このとき、第〔Ｎ，ｎ〕の原画像データ
（ＳＤ）は第１のラッチ回路（２１）を介して第１の加
算回路（２２）に入力される。一方、第２のラッチ回路
（２４）から、第〔Ｎ，ｎ−１〕のフレーム内誤差デー
タ（ＥＩ）がドットクロック（ＤＫ）に基づいて読み出
される。第１の加算回路（２２）によって、両者が加算
処理され、６ビットの第〔Ｎ，ｎ〕の補正画像データが
生成され、第１のマルチプレクサ（２３）に出力され
る。第１のマルチプレクサ（２３）によって第〔Ｎ，
ｎ〕の補正画像データは上位５ビットと下位１ビットに
分割され、上位５ビットは第〔Ｎ，ｎ〕の内部画像処理
データ（ＩＤ）とされて第３のラッチ回路（２５）に出
力され、下位１ビットは第〔Ｎ，ｎ〕のフレーム内誤差
データ（ＥＩ）として第２のラッチ回路（２４）に出力
され、保持される。

【００７７】なお、第１の加算回路（２２）の加算処理
による桁上げの結果、第１の加算回路（２２）から出力
されるデータが“００００ＸＸ”となると本来の画像デ
ータと異なった値となるので、このような場合には、第
１の加算回路（２２）から出力されるキャリ信号に基づ
いて、第１のマルチプレクサ（２３）から６ビットの
“１１１１１１”が出力される。 次に、ステップＰ１
０で、第〔Ｎ，ｎ〕の内部画像処理データ（ＩＤ）に基
づいて、時系列演算処理を用いて第〔Ｎ，ｎ〕の画像表
示データ（ＧＤ）を作成する。

【００７８】このとき、第３のラッチ回路（２５）から
出力される５ビットの第〔Ｎ，ｎ〕の内部画像処理デー
タ（ＩＤ）が、３ビットと２ビットに分割され、下位２
ビットは階調制御回路（２７）に出力される。階調制御
回路（２７）には同時にフレームカウンタ（２９）から
フレーム番号が出力され、内部画像処理データ（ＩＤ）
の下位２ビットと、０〜３のフレーム番号とに基づい
て、階調制御回路（２７）によって制御信号（ＳＴＲ）
が作成される。

【００７９】同時に、内部画像処理データ（ＩＤ）の上
位３ビットのａ値データがセレクタ（２８）と、第２の
加算回路（２６）に出力され、第２の加算回路（２６）
によってａ値データに１が加算処理されてｂ値データが
作成され、セレクタ（２８）に出力される。そして、制
御信号（ＳＴＲ）に基づいて、ａ値データとｂ値データ
とのいずれかが第〔Ｎ，ｎ〕の画像表示データ（ＧＤ）
として不図示のＬＣＤドライバに選択出力される。

【００８０】次に、ステップＰ１１で、ｎに１を加算処
理する。次いで、ステップＰ１２で、第Ｎフレームの処
理が終了したかどうかの判定処理を行う。第Ｎフレーム
の処理が終了した場合（Ｙｅｓ）は、ステップＰ１３に
移行し、終了していない場合（Ｎｏ）は、ステップＰ９
に戻って再度ステップＰ９〜Ｐ１１の処理を繰り返す。

【００８１】こうして上記処理を繰り返すことで、第
〔２，１〕の画素、第〔２，２〕の画素、…、第〔２，
ｎ〕の画素…、第〔３，１〕の画素、第〔３，２〕の画
素、第〔３，ｎ〕の画素…、第〔Ｎ，１〕の画素、第
〔Ｎ，２〕の画素…、第〔Ｎ，ｎ〕の画素…、と順次各
画素を処理することができ、２番目以降の全フレームに
ついての画像情報処理ができる。この間、フレーム内処
理部（１０Ａ）は所謂誤差拡散法を行っており、フレー
ム間処理部（１０Ｂ）は、随時各画素に対応するａ値デ
ータとｂ値データのいずれかを画像表示データとして選
択出力する時系列演算処理をしている。

【００８２】なお、本実施例のフレーム間処理部（２０
Ｂ）においては、従来例で参照した表２に示されたデー
タがセレクタから選択出力されるように制御する制御信
号ＳＴＲが階調制御回路（２７）によって作成され、そ
の両者に対応するａ値データとｂ値データのいずれかが
選択出力されることで、従来例と同様に、通常の４倍の
多階調化が可能になっている。

【００８３】次に、ステップＰ１４で終了確認処理を行
い、全ての処理が終了した場合（Ｙｅｓ）は終了し、ま
だ全ての処理が終了していない場合（Ｎｏ）は、ステッ
プＰ９に戻って再度上記処理を繰り返す。以上説明した
ように、本発明の第２の実施例に係る画像情報処理方法
によれば、ある画素の誤差成分データを隣接する画素に
加算処理する、いわゆる誤差拡散法を用いているので、
隣接する二画素の輝度の差が小さくなり、位置による画
像輝度が平滑化され、所謂擬似輪郭などを防ぐことが可
能になる。

【００８４】その後、時系列演算処理を用いてさらなる
多階調化（本実施例の場合は４倍）を図ることにより、
時系列演算処理のみを用いたり、誤差拡散法のみを用い
ることで多階調化を図っていた従来に比して、より一層
原画像に近い画像を表示することが可能になる。

【００８５】

【発明の効果】以上説明したように、本発明に係る画像
情報処理方法によれば、まずフレーム内でＰビットの原
画像データの処理をしたのちに、処理結果であるＰビッ
トの画像データを複数のフレーム間で処理して、Ｌビッ
トの画像表示データを生成している。

【００８６】また、本発明に係る画像情報処理装置によ
れば、第１の情報処理手段と、第２の情報処理手段とを
具備している。このため、各フレーム内の画像情報処理
の影響が各フレームに及ぼされたのちに、フレーム間の
画像情報処理をすることができる。従って、フレーム間
の画像情報処理の際に、フレーム内の処理結果が有効に
反映されるので、フレーム内の画像情報処理（例えば所
謂誤差拡散法）や、フレーム間の画像情報処理（例えば
時系列演算処理法）のみで画像処理していた従来に比し
て、より一層原画像に近い画像を表示することが可能に
なる。

【図面の簡単な説明】

【図１】本発明に係る画像情報処理方法を説明するフロ
ーチャートである。

【図２】本発明に係る画像情報処理装置の原理図であ
る。

【図３】本発明の第１の実施例に係る画像情報処理装置
の構成図である。

【図４】本発明の第１の実施例に係る画像情報処理方法
を説明する第１のフローチャートである。

【図５】本発明の第１の実施例に係る画像情報処理方法
を説明する第２のフローチャートである。

【図６】本発明の第２の実施例に係る画像情報処理装置
の構成図である。

【図７】本発明の第２の実施例に係る画像情報処理方法
を説明する第１のフローチャートである。

【図８】本発明の第２の実施例に係る画像情報処理方法
を説明する第２のフローチャートである。

【図９】従来例に係る画像情報処理装置の構成図であ
る。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 森脇 和彦 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (72)発明者 清水 真 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (72)発明者 上原 久夫 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (56)参考文献 特開 昭64−4346（ＪＰ，Ａ) 特開 平４−125588（ＪＰ，Ａ) 特開 平３−118596（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G09G 5/00 G09G 3/36 G06T 1/00 H04N 5/66

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 Ｐビットの原画像データより、Ｌビット
   （Ｐ＞Ｌ）で表される階調数以上の階調を疑似表示する
   ことのできるＬビットの画像表示データを生成する画像
   情報処理方法であって、 ある画素に対応する画像データの下位Ｐ−Ｌビットを誤
   差データとして、その一部を同一フレーム内の周辺画素
   に対応する画像データに加算することによりフレーム内
   疑似階調処理を行うと共に、前記誤差データの他の一部
   を同一画素に対応する他のフレームの画像データに加算
   することによりフレーム間疑似階調処理を行う ことを特
   徴とする画像情報処理方法。
2. 【請求項２】 前記フレーム内疑似階調処理は、（Ｎ−
   １）番目（Ｎは２以上の自然数）のフレーム内における
   第ｎ（ｎは自然数）の画素に対応する第ｎの画像データ
   のうち下位（Ｐ−Ｌ）ビットを第ｎ誤差データとし、該
   第ｎ誤差データの下位Ｑビットを、前記第ｎの画素に隣
   接する第（ｎ＋１）の画素に対応する第（ｎ＋１）の画
   像データに加算する処理であって、 かつフレーム間疑似階調処理は、前記第ｎの画素と同一
   位置の画素であって、Ｎ番目のフレームにおける画素で
   ある第ｎの画素に対応する第ｎの画像データと、前記第
   ｎ誤差データの上位（Ｐ−Ｌ−Ｑ）ビットとを加算する
   処理であって、 該加算処理の結果であるＰビットのデータのうち、上位
   ＬビットをＮ番目のフレームにおける第ｎの画素に対応
   する画像表示データとして最終出力することを特徴とす
   る請求項１記載の画像情報処理方法。
3. 【請求項３】 前記フレーム内疑似階調処理は、上位
   （Ｐ−Ｑ）ビットをフレーム内疑似階調処理の最終デー
   タ出力とし、前記フレーム間疑似階調処理は、前記フレ
   ーム内疑似階調処理の最終データに基づいて行われるこ
   とを特徴とする請求項２記載の画像情報処理方法。
4. 【請求項４】 Ｐビットの原画像データより、Ｌビット
   （Ｐ＞Ｌ）で表される階調数以上の階調を疑似表示する
   ことのできるＬビットの画像表示データを生成する画像
   情報処理装置であって、 ある画素に対応する画像データのＰ−Ｌビットを誤差デ
   ータとして、その一部を同一フレーム内の周辺画素に対
   応する画像データに加算することによりフレー ム内疑似
   階調処理を行う第１の情報処理手段と、他の一部を同一
   画素に対応する他のフレームの画像データに加算するこ
   とによりフレーム間疑似階調処理を行う第２の情報処理
   手段とを具備することを特徴とする画像情報処理装置。
5. 【請求項５】 前記フレーム内疑似階調処理は、（Ｎ−
   １）番目（Ｎは２以上の自然数）のフレーム内における
   第ｎ（ｎは自然数）の画素に対応する第ｎの画像データ
   のうち下位（Ｐ−Ｌ）ビットを第ｎ誤差データとし、該
   第ｎ誤差データの下位Ｑビットを、前記第ｎの画素に隣
   接する第（ｎ＋１）の画素に対応する第（ｎ＋１）の画
   像データに加算する処理であって、 かつフレーム間疑似階調処理は、前記第ｎの画素と同一
   位置の画素であって、Ｎ番目のフレームにおける画素で
   ある第ｎの画素に対応する第ｎの画像データと、前記第
   ｎ誤差データの上位（Ｐ−Ｌ−Ｑ）ビットとを加算する
   処理であって、 該加算処理の結果であるＰビットのデータのうち、上位
   ＬビットをＮ番目のフレームにおける第ｎの画素に対応
   する画像表示データとして最終出力することを特徴とす
   る請求項４記載の画像情報処理装置。
6. 【請求項６】 前記フレーム内疑似階調処理は、上位
   （Ｐ−Ｑ）ビットをフレーム内疑似階調処理の最終デー
   タ出力とし、前記フレーム間疑似階調処理は、前記フレ
   ーム内疑似階調処理の最終データに基づいて行われるこ
   とを特徴とする請求項５記載の画像情報処理方法。