JP2805772B2 - 映像信号記録回路 - Google Patents
映像信号記録回路Info
- Publication number
- JP2805772B2 JP2805772B2 JP63272297A JP27229788A JP2805772B2 JP 2805772 B2 JP2805772 B2 JP 2805772B2 JP 63272297 A JP63272297 A JP 63272297A JP 27229788 A JP27229788 A JP 27229788A JP 2805772 B2 JP2805772 B2 JP 2805772B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- supplied
- digital video
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、映像信号記録回路、特にMUSE信号の記録
／再生装置に好適な映像信号記録回路に関する。
／再生装置に好適な映像信号記録回路に関する。
高品位テレビジョン、例えばHDTV（High Definition
TV）の伝送方式としてMUSE方式があり、MUSE方式の詳細
が特開昭60−86994号公報に提案されている。このMUSE
方式で圧縮されたビデオ信号と、水平同期信号、コント
ロール信号等からMUSE信号が形成されている。
TV）の伝送方式としてMUSE方式があり、MUSE方式の詳細
が特開昭60−86994号公報に提案されている。このMUSE
方式で圧縮されたビデオ信号と、水平同期信号、コント
ロール信号等からMUSE信号が形成されている。
上述のMUSE信号は、1125個のライン番号と480個のサ
ンプル番号で規定された信号形態を有し、各フレームに
フレームパターンが挿入され、また、各ラインにはライ
ン毎に反転する、正極性の水平同期信号HDが挿入されて
いる。第２図Ａに示すように、MUSE信号は、ライン番号
で規定される各ラインに帯域圧縮されたビデオ信号（輝
度信号、色信号、音声信号、コントロール信号）を含
み、各ラインの先頭にライン毎に反転する水平同期信号
HDが位置している。
ンプル番号で規定された信号形態を有し、各フレームに
フレームパターンが挿入され、また、各ラインにはライ
ン毎に反転する、正極性の水平同期信号HDが挿入されて
いる。第２図Ａに示すように、MUSE信号は、ライン番号
で規定される各ラインに帯域圧縮されたビデオ信号（輝
度信号、色信号、音声信号、コントロール信号）を含
み、各ラインの先頭にライン毎に反転する水平同期信号
HDが位置している。
上述のMUE信号を磁気テープに記録し、また磁気テー
プから再生する記録／再生装置が提案されている。MUSE
信号を記録する場合には、回転ヘッド型のVTRが使用さ
れる。通常のVTRでは、再生側において振幅の差で同期
信号を分離するために、正極性よりも負極性の同期信号
が望ましい。このVTRの再生側に於いて、TBCによる時間
軸誤差検出精度を高め同期分離を容易とするためにも、
負極性の水平同期信号が望ましい。
プから再生する記録／再生装置が提案されている。MUSE
信号を記録する場合には、回転ヘッド型のVTRが使用さ
れる。通常のVTRでは、再生側において振幅の差で同期
信号を分離するために、正極性よりも負極性の同期信号
が望ましい。このVTRの再生側に於いて、TBCによる時間
軸誤差検出精度を高め同期分離を容易とするためにも、
負極性の水平同期信号が望ましい。
このため、VTRの記録側では、メモリを使用した時間
軸圧縮回路により、第２図Ｂに示すように、ライン毎に
ビデオ信号を時間軸圧縮し、水平ブランキング期間Tbを
形成する。そしてこの水平ブランキング期間Tbに対し、
負極性の同期信号SC、バースト信号BSTが付加される。
その技術の一例として、例えば第３図に示されるような
ものがある。
軸圧縮回路により、第２図Ｂに示すように、ライン毎に
ビデオ信号を時間軸圧縮し、水平ブランキング期間Tbを
形成する。そしてこの水平ブランキング期間Tbに対し、
負極性の同期信号SC、バースト信号BSTが付加される。
その技術の一例として、例えば第３図に示されるような
ものがある。
第３図に示されるように、VTRの記録側では、端子20
からのビデオ信号が時間軸圧縮回路21で圧縮され、この
圧縮で形成された水平ブランキング期間Tbに対し、同期
信号付加回路22に於いて、同期、バースト発生回路23か
ら供給される同期信号SC及びバースト信号BSTを挿入し
ている。そして、このMUSE信号は記録処理回路24に供給
されて例えば回転ヘッドにより磁気テープに記録され
る。尚、25は出力用の端子である。
からのビデオ信号が時間軸圧縮回路21で圧縮され、この
圧縮で形成された水平ブランキング期間Tbに対し、同期
信号付加回路22に於いて、同期、バースト発生回路23か
ら供給される同期信号SC及びバースト信号BSTを挿入し
ている。そして、このMUSE信号は記録処理回路24に供給
されて例えば回転ヘッドにより磁気テープに記録され
る。尚、25は出力用の端子である。
ところで、ビデオ信号を時間軸圧縮すると共に、同期
信号SC及びバースト信号BSTを付加するため、従来で
は、例えば第４図及び第５図に示される構成が知られて
いる。
信号SC及びバースト信号BSTを付加するため、従来で
は、例えば第４図及び第５図に示される構成が知られて
いる。
第４図について説明すると、ビデオ信号SVは、端子30
を介してスイッチ31に供給され、一方、負極性の同期信
号SC及びバースト信号BSTは、端子32を介してスイッチ3
1に供給される。また、制御信号HBLKが端子33を介して
スイッチ31に供給され、このスイッチ31を制御する。即
ち、水平ブランキング期間外では、ビデオ信号SVがスイ
ッチ31を介してペデスタルクランプ回路34に供給され、
水平ブランキング期間内では、同期信号SC及びバースト
信号BSTがスイッチ31を介してペデスタルクランプ回路3
4に供給される。ビデオ信号SV、同期信号SC及びバース
ト信号BSTは、ペデスタルクランプ回路34で夫々のペデ
スタルレベルが所定のレベルにクランプされ、A/Dコン
バータ35で８ビットのディジタルデータに変換される。
そして、ディジタルデータがメモリ36で時間軸圧縮さ
れ、D/Aコンバータ37で上述のディジタルデータがアナ
ログ化されてMUSE信号とされ端子38に出力される。そし
て、端子38からは図示せぬFM変調回路に供給される。
を介してスイッチ31に供給され、一方、負極性の同期信
号SC及びバースト信号BSTは、端子32を介してスイッチ3
1に供給される。また、制御信号HBLKが端子33を介して
スイッチ31に供給され、このスイッチ31を制御する。即
ち、水平ブランキング期間外では、ビデオ信号SVがスイ
ッチ31を介してペデスタルクランプ回路34に供給され、
水平ブランキング期間内では、同期信号SC及びバースト
信号BSTがスイッチ31を介してペデスタルクランプ回路3
4に供給される。ビデオ信号SV、同期信号SC及びバース
ト信号BSTは、ペデスタルクランプ回路34で夫々のペデ
スタルレベルが所定のレベルにクランプされ、A/Dコン
バータ35で８ビットのディジタルデータに変換される。
そして、ディジタルデータがメモリ36で時間軸圧縮さ
れ、D/Aコンバータ37で上述のディジタルデータがアナ
ログ化されてMUSE信号とされ端子38に出力される。そし
て、端子38からは図示せぬFM変調回路に供給される。
また、第５図について説明すると、ビデオ信号SVは、
端子40を介してペデスタルクランプ回路41に供給され、
ビデオ信号SVのペデスタルレベルが所定のレベルに固定
される。このビデオ信号SVはA/Dコンバータ42で８ビッ
トのディジタルビデオ信号SVDに変換され、このディジ
タルビデオ信号SVDがメモリ43に供給され、時間軸圧縮
される。この時間軸圧縮により、ディジタルビデオ信号
SVD間に水平ブランキング期間Tb、即ち、データ欠如期
間が形成される。そして、ディジタルビデオ信号SVDは
スイッチ44に供給される。一方、ディジタルデータの同
期信号SC及びバースト信号BSTは、端子45を介してスイ
ッチ44に供給される。また、制御信号HBLKが端子46から
供給され、上述のスイッチ44を制御する。即ち、水平ブ
ランキング期間Tb外では、ディジタルビデオ信号SVDが
スイッチ44を介してD/Aコンバータ47に供給され、水平
ブランキング期間Tb内では、同期信号SC及びバーストBS
Tがスイッチ44を介して９ビットのD/Aコンバータ47に供
給される。D/Aコンバータ47からアナログ化のMUSE信号
が得られ、端子48に出力される。そして、端子48からは
図示せぬFM変調回路に供給される。
端子40を介してペデスタルクランプ回路41に供給され、
ビデオ信号SVのペデスタルレベルが所定のレベルに固定
される。このビデオ信号SVはA/Dコンバータ42で８ビッ
トのディジタルビデオ信号SVDに変換され、このディジ
タルビデオ信号SVDがメモリ43に供給され、時間軸圧縮
される。この時間軸圧縮により、ディジタルビデオ信号
SVD間に水平ブランキング期間Tb、即ち、データ欠如期
間が形成される。そして、ディジタルビデオ信号SVDは
スイッチ44に供給される。一方、ディジタルデータの同
期信号SC及びバースト信号BSTは、端子45を介してスイ
ッチ44に供給される。また、制御信号HBLKが端子46から
供給され、上述のスイッチ44を制御する。即ち、水平ブ
ランキング期間Tb外では、ディジタルビデオ信号SVDが
スイッチ44を介してD/Aコンバータ47に供給され、水平
ブランキング期間Tb内では、同期信号SC及びバーストBS
Tがスイッチ44を介して９ビットのD/Aコンバータ47に供
給される。D/Aコンバータ47からアナログ化のMUSE信号
が得られ、端子48に出力される。そして、端子48からは
図示せぬFM変調回路に供給される。
上述した第４図の構成にあっては、同期信号SC及びバ
ースト信号BST〔負極同期〕を含めてA/D変換しているた
め、ビデオ信号SCにのみダイナミックレンジを割り当て
ることができずS/Nが低下するという問題点があった。
ースト信号BST〔負極同期〕を含めてA/D変換しているた
め、ビデオ信号SCにのみダイナミックレンジを割り当て
ることができずS/Nが低下するという問題点があった。
また、第５図の構成にあっては、ビデオ信号SVにのみ
ダイナミックレンジを割り当てることができるものの、
A/D変換前にペデスタル変動が生じた場合、ビデオ信号S
Vと、同期信号SC及びバースト信号BSTの間に電位差、即
ち段差が生じるという問題点があった。このため、再生
側で時間軸情報となる同期信号の検出レベルが変わり、
精度が低下するという問題点があった。
ダイナミックレンジを割り当てることができるものの、
A/D変換前にペデスタル変動が生じた場合、ビデオ信号S
Vと、同期信号SC及びバースト信号BSTの間に電位差、即
ち段差が生じるという問題点があった。このため、再生
側で時間軸情報となる同期信号の検出レベルが変わり、
精度が低下するという問題点があった。
従って、この発明の目的は、ビデオ信号にのみダイナ
ミックレンジを割り当てることができ、また、所定のペ
デスタルレベルに同期信号を付加できる映像信号記録回
路を提供することにある。
ミックレンジを割り当てることができ、また、所定のペ
デスタルレベルに同期信号を付加できる映像信号記録回
路を提供することにある。
この発明では、アナログビデオ信号をディジタルビデ
オ信号に変換するA/D変換手段と、A/D変換手段で変換さ
れたディジタルビデオ信号を時間軸圧縮するメモリと、
A/D変換手段で変換されたディジタルビデオ信号のペデ
スタルレベルを検出する検出手段と、メモリの出力信号
の時間軸圧縮で得られたデータ欠如期間のレベルを、検
出手段で検出されたペデスタルレベルに置換えるスイッ
チング手段と、スイッチング手段のデータ欠如期間の出
力に対して同期信号を加算する加算手段と、A/D変換手
段の量子化ビット数よりも多い量子化ビット数で、加算
手段からの出力されたディジタルビデオ信号をアナログ
ビデオ信号へ変換するD/A変換手段とからなる構成とし
ている。
オ信号に変換するA/D変換手段と、A/D変換手段で変換さ
れたディジタルビデオ信号を時間軸圧縮するメモリと、
A/D変換手段で変換されたディジタルビデオ信号のペデ
スタルレベルを検出する検出手段と、メモリの出力信号
の時間軸圧縮で得られたデータ欠如期間のレベルを、検
出手段で検出されたペデスタルレベルに置換えるスイッ
チング手段と、スイッチング手段のデータ欠如期間の出
力に対して同期信号を加算する加算手段と、A/D変換手
段の量子化ビット数よりも多い量子化ビット数で、加算
手段からの出力されたディジタルビデオ信号をアナログ
ビデオ信号へ変換するD/A変換手段とからなる構成とし
ている。
MUSE信号の記録／再生装置の記録側に於いて、水平ブ
ランキング期間Tb以前では、ディジタルビデオ信号SVD
がメモリ６によって時間軸圧縮され、出力される。
ランキング期間Tb以前では、ディジタルビデオ信号SVD
がメモリ６によって時間軸圧縮され、出力される。
水平ブランキング期間Tb〔データ欠如期間〕になる
と、ディジタルビデオ信号SVDのペデスタルレベルが検
出されると共に、ラッチ７にて保持され、更にスイッチ
８を経て加算回路12に供給される。即ち、このスイッチ
８によってデータ欠如期間がペデスタルレベルに置き換
えられる。加算回路12では、上述のペデスタルレベル
に、同期信号SC、バースト信号BST等が加算される。
と、ディジタルビデオ信号SVDのペデスタルレベルが検
出されると共に、ラッチ７にて保持され、更にスイッチ
８を経て加算回路12に供給される。即ち、このスイッチ
８によってデータ欠如期間がペデスタルレベルに置き換
えられる。加算回路12では、上述のペデスタルレベル
に、同期信号SC、バースト信号BST等が加算される。
データ欠如期間、即ち水平ブランキング期間Tbが終了
すると共に、再びスイッチ８が切り替えられ、ディジタ
ルビデオ信号SVDがメモリ６によって時間軸圧縮されて
出力される。
すると共に、再びスイッチ８が切り替えられ、ディジタ
ルビデオ信号SVDがメモリ６によって時間軸圧縮されて
出力される。
このように、ディジタルビデオ信号SVDが時間軸圧縮
され、この時間軸圧縮により形成された水平ブランキン
グ期間Tbに、同期信号SC、バースト信号BSTが挿入され
ると共に、所定のペデスタルレベルでクランプされる。
され、この時間軸圧縮により形成された水平ブランキン
グ期間Tbに、同期信号SC、バースト信号BSTが挿入され
ると共に、所定のペデスタルレベルでクランプされる。
これにより、ビデオ信号SVにのみダイナミックレンジ
を割り当てることができ、また、ビデオ信号SVと、同期
信号SC、バースト信号BSTとの間でペデスタルレベルに
段差を生ずることがない。
を割り当てることができ、また、ビデオ信号SVと、同期
信号SC、バースト信号BSTとの間でペデスタルレベルに
段差を生ずることがない。
以下、この発明の一実施例について第１図を参照して
説明する。この実施例は、MUSE信号の記録／再生装置の
記録側に対し、この発明を適用したものである。
説明する。この実施例は、MUSE信号の記録／再生装置の
記録側に対し、この発明を適用したものである。
第１図には、この発明の一実施例に係る映像信号記録
回路が示されている。
回路が示されている。
第１図に於いて、入力端子１からのアナログのビデオ
信号SV、例えばMUSE信号がアンプ２に供給される。アン
プ２にて増幅されたビデオ信号SVは、A/Dコンバータ３
に供給され、例えば８ビットのディジタル信号に変換さ
れる。アンプ２と関連してAGC回路４、ペデスタルクラ
ンプ回路５が設けられている。即ち、AGC回路４では、
ビデオ信号SVが一定利得となるようにされる。また、ペ
デスタルクランプ回路５は、いわゆるフィードバックク
ランプであり、ビデオ信号SVのペデスタルレベルを、図
示せぬ基準電圧と比較して誤差電圧をアンプ２の入力側
にフィードバックし、ビデオ信号SVのデペスタルレベル
を所定のレベルにクランプするようにしている。
信号SV、例えばMUSE信号がアンプ２に供給される。アン
プ２にて増幅されたビデオ信号SVは、A/Dコンバータ３
に供給され、例えば８ビットのディジタル信号に変換さ
れる。アンプ２と関連してAGC回路４、ペデスタルクラ
ンプ回路５が設けられている。即ち、AGC回路４では、
ビデオ信号SVが一定利得となるようにされる。また、ペ
デスタルクランプ回路５は、いわゆるフィードバックク
ランプであり、ビデオ信号SVのペデスタルレベルを、図
示せぬ基準電圧と比較して誤差電圧をアンプ２の入力側
にフィードバックし、ビデオ信号SVのデペスタルレベル
を所定のレベルにクランプするようにしている。
A/Dコンバータ３からのディジタルビデオ信号SVDは、
メモリ６及びラッチ７に供給される。上述のディジタル
ビデオ信号SVDは、メモリ６にて時間軸圧縮される。こ
の時間軸圧縮により、ディジタルビデオ信号SVD間に水
平ブランキング期間Tb、即ち、データ欠如期間が形成さ
れる。時間軸圧縮されたディジタルビデオ信号SVDは、
スイッチ８の一方の入力端子8aに供給される。
メモリ６及びラッチ７に供給される。上述のディジタル
ビデオ信号SVDは、メモリ６にて時間軸圧縮される。こ
の時間軸圧縮により、ディジタルビデオ信号SVD間に水
平ブランキング期間Tb、即ち、データ欠如期間が形成さ
れる。時間軸圧縮されたディジタルビデオ信号SVDは、
スイッチ８の一方の入力端子8aに供給される。
一方、端子９に供給されるサンプリングパルスPSは、
入力されるとビデオ信号SVの０％レベル時に立上がるク
ロックであり、このサンプリングパルスPSは、ラッチ７
に供給される。尚、MUSE信号の場合には、水平ブランキ
ング期間Tb内に、ビデオ信号SVの０％レベルがないた
め、フレームパルスの後の部分を用いる。この部分には
０％レベルが約１μsecある。
入力されるとビデオ信号SVの０％レベル時に立上がるク
ロックであり、このサンプリングパルスPSは、ラッチ７
に供給される。尚、MUSE信号の場合には、水平ブランキ
ング期間Tb内に、ビデオ信号SVの０％レベルがないた
め、フレームパルスの後の部分を用いる。この部分には
０％レベルが約１μsecある。
サンプリングパルスPSがラッチ７に供給されると、ラ
ッチ７は、その時点のディジタルビデオ信号SVDにおけ
るディジタルデータを保持する。
ッチ７は、その時点のディジタルビデオ信号SVDにおけ
るディジタルデータを保持する。
ラッチされたディジタルデータは、上述したようにビ
デオ信号SVの０％レベルを表すもので、これにより、ペ
デスタルレベルが検出される。このペデスタルレベルの
出力がスイッチ８の他方の入力端子8bに供給される。こ
のスイッチ８によってデータ欠如期間がペデスタルレベ
ルに置き換えられる。
デオ信号SVの０％レベルを表すもので、これにより、ペ
デスタルレベルが検出される。このペデスタルレベルの
出力がスイッチ８の他方の入力端子8bに供給される。こ
のスイッチ８によってデータ欠如期間がペデスタルレベ
ルに置き換えられる。
水平ブランキング期間Tbに同期した制御信号HBLKが、
端子10を介してスイッチ８に供給され、このスイッチ８
を制御する。また、それと共に、上述の制御信号HBLKが
同期、バースト発生回路11に供給される。制御信号HBLK
により、水平ブランキング期間Tbでは、入力端子8b及び
出力端子8cが接続され、ラッチ７からの８ビットのディ
ジタルデータが加算回路12に供給される。
端子10を介してスイッチ８に供給され、このスイッチ８
を制御する。また、それと共に、上述の制御信号HBLKが
同期、バースト発生回路11に供給される。制御信号HBLK
により、水平ブランキング期間Tbでは、入力端子8b及び
出力端子8cが接続され、ラッチ７からの８ビットのディ
ジタルデータが加算回路12に供給される。
また、水平ブランキング期間Tb以外では、上述の制御
信号HBLKによって、スイッチ８が再び切り替えられて、
スイッチ８の入力端子8a、出力端子8cが接続される。そ
して時間軸圧縮されたディジタルビデオ信号SVDがスイ
ッチ８、加算回路12を経て、D/Aコンバータ13に供給さ
れ、量子化数９ビットでアナログ化され端子14に出力さ
れる。
信号HBLKによって、スイッチ８が再び切り替えられて、
スイッチ８の入力端子8a、出力端子8cが接続される。そ
して時間軸圧縮されたディジタルビデオ信号SVDがスイ
ッチ８、加算回路12を経て、D/Aコンバータ13に供給さ
れ、量子化数９ビットでアナログ化され端子14に出力さ
れる。
一方、同期、バースト発生回路11では、上述の制御信
号HBLKに従って、負極性の同期信号SC及びバースト信号
BSTを形成して、加算回路12に供給する。ペデスタルレ
ベルのディジタルデータには、加算回路12にて同期信号
SC呼びバースト信号BSTが加算される。
号HBLKに従って、負極性の同期信号SC及びバースト信号
BSTを形成して、加算回路12に供給する。ペデスタルレ
ベルのディジタルデータには、加算回路12にて同期信号
SC呼びバースト信号BSTが加算される。
前述したように、ラッチ７から供給されるディジタル
データは、ビデオ信号SVの０％レベルを表しており、こ
のディジタルデータがペデスタルレベルとされる。この
ペデスタルレベルに同期信号SC及びバースト信号BSTが
加算される。
データは、ビデオ信号SVの０％レベルを表しており、こ
のディジタルデータがペデスタルレベルとされる。この
ペデスタルレベルに同期信号SC及びバースト信号BSTが
加算される。
ディジタルビデオ信号SVD、同期信号SC、バースト信
号BSTはD/Aコンバータ13に於いて量子化数９ビットでア
ナログ化され、これにより、記録信号が得られ、端子14
に出力される。端子14からは図示せぬも、FM変調回路に
供給される。
号BSTはD/Aコンバータ13に於いて量子化数９ビットでア
ナログ化され、これにより、記録信号が得られ、端子14
に出力される。端子14からは図示せぬも、FM変調回路に
供給される。
尚、この発明では、MUSE信号を例に説明しているが、
これに限定されるものではなく、他の信号に対し、同期
信号SC、バースト信号BSTを挿入することもできるもの
である。
これに限定されるものではなく、他の信号に対し、同期
信号SC、バースト信号BSTを挿入することもできるもの
である。
この発明によれば、映像信号記録回路に於いて、ディ
ジタルビデオ信号を時間軸圧縮してデータ欠如期間を形
成すると共に、ディジタルビデオ信号のペデスタルレベ
ルを検出し、データ欠如期間をペデスタルレベルに置換
え、ディジタルビデオ信号のデータ欠如期間に同期信号
を付加することにより、ビデオ信号にのみダイナミック
レンジを割り当てることができるという効果がある。こ
れにより、S/Nの低下が防止できるという効果がある。
ジタルビデオ信号を時間軸圧縮してデータ欠如期間を形
成すると共に、ディジタルビデオ信号のペデスタルレベ
ルを検出し、データ欠如期間をペデスタルレベルに置換
え、ディジタルビデオ信号のデータ欠如期間に同期信号
を付加することにより、ビデオ信号にのみダイナミック
レンジを割り当てることができるという効果がある。こ
れにより、S/Nの低下が防止できるという効果がある。
また、ビデオ信号に対し、同期信号及びバースト信号
の夫々のペデスタルレベルを所定のレベルにクランプで
き、A/D変換前にペデスタル変動があってもビデオ信
号、同期信号及びバースト信号との間でペデスタルレベ
ルに段差を生ずることがないという効果がある。これに
より、同期信号の検出レベルが変化せず、精度が工場す
るという効果がある。
の夫々のペデスタルレベルを所定のレベルにクランプで
き、A/D変換前にペデスタル変動があってもビデオ信
号、同期信号及びバースト信号との間でペデスタルレベ
ルに段差を生ずることがないという効果がある。これに
より、同期信号の検出レベルが変化せず、精度が工場す
るという効果がある。
第１図はこの発明の一実施例を示すブロック図、第２図
は夫々MUSE信号の波形図、第３図乃至第５図は夫々従来
例のブロック図である。 図面に於ける主要な符号の説明 ６、36、43:メモリ、7:ラッチ、８、44:スイッチ、７、
12:加算回路、21:時間軸圧縮回路、SVD:ディジタルビデ
オ信号、Tb:水平ブランキング期間、SC:同期信号。
は夫々MUSE信号の波形図、第３図乃至第５図は夫々従来
例のブロック図である。 図面に於ける主要な符号の説明 ６、36、43:メモリ、7:ラッチ、８、44:スイッチ、７、
12:加算回路、21:時間軸圧縮回路、SVD:ディジタルビデ
オ信号、Tb:水平ブランキング期間、SC:同期信号。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−176380（ＪＰ，Ａ) 特開 昭58−188979（ＪＰ，Ａ) 特開 昭62−141871（ＪＰ，Ａ) 特開 昭63−252082（ＪＰ，Ａ) 特開 昭53−40211（ＪＰ，Ａ) 特開 昭57−87266（ＪＰ，Ａ) 実開 昭63−65167（ＪＰ，Ｕ) 実開 昭61−163492（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 5/14 - 5/217
Claims (1)
- 【請求項１】アナログビデオ信号をディジタルビデオ信
号に変換するA/D変換手段と、 上記A/D変換手段で変換されたディジタルビデオ信号を
時間軸圧縮するメモリと、 上記A/D変換手段で変換されたディジタルビデオ信号の
ペデスタルレベルを検出する検出手段と、 上記メモリの出力信号の時間軸圧縮で得られたデータ欠
如期間のレベルを、上記検出手段で検出された上記ペデ
スタルレベルに置換えるスイッチング手段と、 上記スイッチング手段の上記データ欠如期間の出力に対
して同期信号を加算する加算手段と、 上記A/D変換手段の量子化ビット数よりも多い量子化ビ
ット数で、上記加算手段からの出力されたディジタルビ
デオ信号をアナログビデオ信号へ変換するD/A変換手段
と からなる映像信号記録回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63272297A JP2805772B2 (ja) | 1988-10-28 | 1988-10-28 | 映像信号記録回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63272297A JP2805772B2 (ja) | 1988-10-28 | 1988-10-28 | 映像信号記録回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02119468A JPH02119468A (ja) | 1990-05-07 |
| JP2805772B2 true JP2805772B2 (ja) | 1998-09-30 |
Family
ID=17511905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63272297A Expired - Fee Related JP2805772B2 (ja) | 1988-10-28 | 1988-10-28 | 映像信号記録回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2805772B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3080478B2 (ja) * | 1992-07-07 | 2000-08-28 | 株式会社富士通ゼネラル | ペデスタルレベル付加装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62141871A (ja) * | 1985-12-16 | 1987-06-25 | Mitsubishi Electric Corp | 録画再生装置 |
| JPS62176380A (ja) * | 1986-01-30 | 1987-08-03 | Mitsubishi Electric Corp | カラ−画像デイジタル記録再生装置 |
-
1988
- 1988-10-28 JP JP63272297A patent/JP2805772B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02119468A (ja) | 1990-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1288183C (en) | Video telephone | |
| JP2805095B2 (ja) | 映像信号記録装置 | |
| JP2553833B2 (ja) | 伝送装置 | |
| JP2805772B2 (ja) | 映像信号記録回路 | |
| KR100249291B1 (ko) | 정보 기록 및 재생 장치 | |
| EP0414556B1 (en) | Compensating circuit for compensating distortion of video signal by detecting distortion of ramp signal in video signal | |
| US5608532A (en) | Signal processing device and method for a slow mode function of a VTR | |
| JP3158371B2 (ja) | ノイズリデューサ | |
| JPH06181580A (ja) | ディジタルｖｔｒ | |
| JP2539582B2 (ja) | 映像音声信号の記録装置、再生装置及び記録再生装置 | |
| JP2939964B2 (ja) | 映像信号記録装置及び映像信号再生装置 | |
| JP2677650B2 (ja) | テレビジョン信号処理回路 | |
| JP2517335B2 (ja) | 高品位テレビジヨン信号受信装置 | |
| JPS59202792A (ja) | 時分割多重信号の記録再生方式 | |
| JPH0584113B2 (ja) | ||
| JPH03178291A (ja) | 映像信号の記録・再生方法 | |
| JPS6256083A (ja) | 映像信号の記録再生装置 | |
| JPH0265581A (ja) | 録画・再生装置 | |
| JPH0575968A (ja) | 画像情報記録再生装置 | |
| JPH0787440A (ja) | 映像信号のダビング・システム，再生装置および記録装置ならびにそれらの制御方法 | |
| JPH05137115A (ja) | 映像信号処理装置 | |
| JPH0817475B2 (ja) | 映像信号の再生装置 | |
| JPH06181581A (ja) | 線順次信号伝送方式、線順次信号発生装置、線順次信号記録装置、線順次信号記録媒体、線順次信号再生装置及び線順次信号記録再生装置 | |
| JPS6235795A (ja) | 記録再生方式 | |
| JPH0575901A (ja) | 雑音低減装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |