JP2806345B2 - マルチチップモジュール - Google Patents
マルチチップモジュールInfo
- Publication number
- JP2806345B2 JP2806345B2 JP2578096A JP2578096A JP2806345B2 JP 2806345 B2 JP2806345 B2 JP 2806345B2 JP 2578096 A JP2578096 A JP 2578096A JP 2578096 A JP2578096 A JP 2578096A JP 2806345 B2 JP2806345 B2 JP 2806345B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- cavity
- heat
- wiring board
- chip module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/877—Bump connectors and die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、複数の半導体素子
を配線基板上に実装したマルチチップモジュールの構造
に関し、特に半導体素子を基板に対しフェースダウンに
実装したモジュールにおいて、半導体素子の発生する熱
を効率よく放熱し、しかも低背設計のモジュールの構造
に関する。
を配線基板上に実装したマルチチップモジュールの構造
に関し、特に半導体素子を基板に対しフェースダウンに
実装したモジュールにおいて、半導体素子の発生する熱
を効率よく放熱し、しかも低背設計のモジュールの構造
に関する。
【０００２】
【従来の技術】複数の半導体素子を基板上に実装し、機
能を複合化したモジュールは、「マルチチップモジュー
ル」と呼ばれ、半導体素子の高集積化の一手段として最
近よく用いられている。
能を複合化したモジュールは、「マルチチップモジュー
ル」と呼ばれ、半導体素子の高集積化の一手段として最
近よく用いられている。
【０００３】半導体素子の実装方法として、半導体素子
の回路面を基板に対して上向きに実装するフェースアッ
プ構造と、半導体素子の回路面を基板に対向して（裏向
き）に実装するフェースダウン構造と、があるが、最
近、より高密度実装を図る目的でフェースダウンの構造
がよく用いられている。
の回路面を基板に対して上向きに実装するフェースアッ
プ構造と、半導体素子の回路面を基板に対向して（裏向
き）に実装するフェースダウン構造と、があるが、最
近、より高密度実装を図る目的でフェースダウンの構造
がよく用いられている。
【０００４】従来の半導体素子のフェースダウンの構造
は、図２に示すように、配線基板８に対し、接続用電極
に金属突起（バンプ）４を施した半導体素子３の回路面
を対向させ、配線基板８に施された回路パターン（不図
示）との電気的接続を行う。
は、図２に示すように、配線基板８に対し、接続用電極
に金属突起（バンプ）４を施した半導体素子３の回路面
を対向させ、配線基板８に施された回路パターン（不図
示）との電気的接続を行う。
【０００５】ところで、このような形態で実装された半
導体素子３から発生する熱は、金属突起４から配線基板
８に熱伝導されるか、または半導体素子３の裏面から外
気に対して輻射などにより放熱されるしか、放熱の手だ
てがなく、発熱量の大きい半導体素子を実装したマルチ
チップモジュールでは構造的に放射する手段を設けるこ
とが要求される。
導体素子３から発生する熱は、金属突起４から配線基板
８に熱伝導されるか、または半導体素子３の裏面から外
気に対して輻射などにより放熱されるしか、放熱の手だ
てがなく、発熱量の大きい半導体素子を実装したマルチ
チップモジュールでは構造的に放射する手段を設けるこ
とが要求される。
【０００６】このような発熱量の大きい半導体素子を実
装したマルチチップモジュールの構造としては、従来、
図２に示すように、配線基板８に金属製の蓋１０を設
け、半導体素子３の裏面に接着剤９等を介して熱伝導に
て放熱を行う方法がとられている。
装したマルチチップモジュールの構造としては、従来、
図２に示すように、配線基板８に金属製の蓋１０を設
け、半導体素子３の裏面に接着剤９等を介して熱伝導に
て放熱を行う方法がとられている。
【０００７】マルチチップモジュールパッケージにおけ
るＩＣチップの冷却方法に関する従来技術として、例え
ば特開平５−１９８７３１号公報には、図３に示すよう
に、配線基板１１に貫通するキャビティ１２を設け、キ
ャビティ１２内に半導体素子１３を埋め込み、半導体素
子１３の裏面を配線基板１１の途中で露出させ、熱伝導
手段１４（例えば熱伝導性の良い金属）と半導体素子１
３の裏面とを熱可塑性材料にて接合した構造を採ってい
る。また、上記公報には望ましい実施例として熱伝導手
段１４にヒートパイプ１５を取り付けた構造が示されて
いる。
るＩＣチップの冷却方法に関する従来技術として、例え
ば特開平５−１９８７３１号公報には、図３に示すよう
に、配線基板１１に貫通するキャビティ１２を設け、キ
ャビティ１２内に半導体素子１３を埋め込み、半導体素
子１３の裏面を配線基板１１の途中で露出させ、熱伝導
手段１４（例えば熱伝導性の良い金属）と半導体素子１
３の裏面とを熱可塑性材料にて接合した構造を採ってい
る。また、上記公報には望ましい実施例として熱伝導手
段１４にヒートパイプ１５を取り付けた構造が示されて
いる。
【０００８】
【発明が解決しようとする課題】図２に示したような従
来のマルチチップモジュールの構造では、まず配線基板
８の表面に半導体素子３を実装し、半導体素子３を囲む
ような蓋１０を配線基板８に取り付けるため、半導体素
子３の裏面と蓋１０との間隙の寸法を精度良く制御する
ことが必要とされる。加えて、このようなマルチチップ
モジュール構造では、半導体素子３の信頼性を確保する
ために、蓋１０と配線基板８との気密性を保つか、蓋１
０の内部を完全に樹脂で封止することが要求されるが、
半導体素子を数多く含む大規模なマルチチップモジュー
ルでは蓋１０が大型化し、気密封止することが困難とな
る。
来のマルチチップモジュールの構造では、まず配線基板
８の表面に半導体素子３を実装し、半導体素子３を囲む
ような蓋１０を配線基板８に取り付けるため、半導体素
子３の裏面と蓋１０との間隙の寸法を精度良く制御する
ことが必要とされる。加えて、このようなマルチチップ
モジュール構造では、半導体素子３の信頼性を確保する
ために、蓋１０と配線基板８との気密性を保つか、蓋１
０の内部を完全に樹脂で封止することが要求されるが、
半導体素子を数多く含む大規模なマルチチップモジュー
ルでは蓋１０が大型化し、気密封止することが困難とな
る。
【０００９】一方、図３に示すようなマルチチップモジ
ュールの構造は、配線基板１１に貫通するキャビティ１
２が設けられるために、配線基板１１に納められる配線
数密度が極端に少なくなり、その結果、配線の自由度が
悪くなり、配線基板設計に大きな支障を与えるという問
題点を有している。
ュールの構造は、配線基板１１に貫通するキャビティ１
２が設けられるために、配線基板１１に納められる配線
数密度が極端に少なくなり、その結果、配線の自由度が
悪くなり、配線基板設計に大きな支障を与えるという問
題点を有している。
【００１０】さらに、図２および図３にそれぞれ示した
従来の構造に共通した問題点として、放熱手段として用
いられる部材（放熱部材）が一体型であるために、配線
基板上に実装された複数の半導体素子の発熱量が互いに
異なる場合、高発熱の半導体素子から発生した熱が一体
化した放熱部材を介して熱伝導にて隣接する半導体素子
へ伝わり、本来発熱の低い半導体素子が温度上昇し、信
頼性上好ましくないという問題点を有している。
従来の構造に共通した問題点として、放熱手段として用
いられる部材（放熱部材）が一体型であるために、配線
基板上に実装された複数の半導体素子の発熱量が互いに
異なる場合、高発熱の半導体素子から発生した熱が一体
化した放熱部材を介して熱伝導にて隣接する半導体素子
へ伝わり、本来発熱の低い半導体素子が温度上昇し、信
頼性上好ましくないという問題点を有している。
【００１１】従って、本発明の目的は、上記問題点を解
消し、配線基板に対してフェースダウンにて実装された
半導体素子の発する熱を、確実に且つ効率よく、放熱す
る構造のマルチチップモジュールを提供することにあ
る。
消し、配線基板に対してフェースダウンにて実装された
半導体素子の発する熱を、確実に且つ効率よく、放熱す
る構造のマルチチップモジュールを提供することにあ
る。
【００１２】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、一方が塞がれたキャビティを複数備えた
配線基板と、接続用電極に金属突起を備えた半導体素子
と、前記半導体素子の裏面から熱伝導により放熱する熱
伝導手段と、を備え、前記キャビティ内にフェースダウ
ンにて前記半導体素子を実装し、前記キャビティには樹
脂が充填され、前記キャビティの上部より所定の放熱手
段にてそれぞれ個別に封止してなることを特徴とするマ
ルチチップモジュールを提供する。
め、本発明は、一方が塞がれたキャビティを複数備えた
配線基板と、接続用電極に金属突起を備えた半導体素子
と、前記半導体素子の裏面から熱伝導により放熱する熱
伝導手段と、を備え、前記キャビティ内にフェースダウ
ンにて前記半導体素子を実装し、前記キャビティには樹
脂が充填され、前記キャビティの上部より所定の放熱手
段にてそれぞれ個別に封止してなることを特徴とするマ
ルチチップモジュールを提供する。
【００１３】本発明においては、好ましくは、前記キャ
ビティの上部より、前記個々のキャビティに分割した放
熱手段にて封止してなることを特徴とする。
ビティの上部より、前記個々のキャビティに分割した放
熱手段にて封止してなることを特徴とする。
【００１４】また、本発明においては、前記半導体素子
が、接続用電極に金属突起を表面に備え、該金属突起と
前記キャビティの底面に設けられた配線とが接続される
ことを特徴とする。
が、接続用電極に金属突起を表面に備え、該金属突起と
前記キャビティの底面に設けられた配線とが接続される
ことを特徴とする。
【００１５】本発明によれば、配線基板に一方が塞がれ
た複数のキャビティ（cavity；空どう）を設け、キャビ
ティ内にフェースダウンにて半導体素子を実装し、樹脂
を充填したキャビティ上に個々に分散した放熱手段を接
着し、半導体素子から発生する熱を放熱するように構成
したことにより、配線基板を貫通するキャビティが存在
せず、配線基板に禁止領域がないため配線の効率的な活
用を可能とし、配線基板設計の自由度を阻害することを
回避すると共に、各半導体素子に対する樹脂封止が個々
に行われ個々の半導体素子の発熱に対応した放熱手段に
より放熱されるため、例えば高発熱量の半導体素子から
の発熱が他の半導体素子へ熱的な影響を与えることが抑
止され、マルチチップモジュールの信頼性を向上してい
る。
た複数のキャビティ（cavity；空どう）を設け、キャビ
ティ内にフェースダウンにて半導体素子を実装し、樹脂
を充填したキャビティ上に個々に分散した放熱手段を接
着し、半導体素子から発生する熱を放熱するように構成
したことにより、配線基板を貫通するキャビティが存在
せず、配線基板に禁止領域がないため配線の効率的な活
用を可能とし、配線基板設計の自由度を阻害することを
回避すると共に、各半導体素子に対する樹脂封止が個々
に行われ個々の半導体素子の発熱に対応した放熱手段に
より放熱されるため、例えば高発熱量の半導体素子から
の発熱が他の半導体素子へ熱的な影響を与えることが抑
止され、マルチチップモジュールの信頼性を向上してい
る。
【００１６】
【発明の実施の形態】本発明の実施の形態を図面を参照
して以下に詳細に説明する。
して以下に詳細に説明する。
【００１７】図１は、本発明の一実施形態に係るマルチ
チップモジュールの縦断面を模式的に示す図である。図
１において、１は配線基板、２はキャビティ、３は半導
体素子、４は金属突起、５は樹脂、６は放熱手段、７は
リード端子をそれぞれ示している。
チップモジュールの縦断面を模式的に示す図である。図
１において、１は配線基板、２はキャビティ、３は半導
体素子、４は金属突起、５は樹脂、６は放熱手段、７は
リード端子をそれぞれ示している。
【００１８】図１を参照して、配線基板１には、配線基
板１に実装する半導体素子の数だけ、一方が塞がれた
（即ち配線基板１を貫通しない所定深さの）キャビティ
２を設けている。配線基板１には、この基板に実装する
半導体素子間を接続する配線（不図示）が施され、キャ
ビティ２の底面側にも配線（不図示）が施されている。
なお、配線基板１に設けられたキャビティ２の底面には
半導体素子３との接続用配線（不図示）が露出されてい
る。
板１に実装する半導体素子の数だけ、一方が塞がれた
（即ち配線基板１を貫通しない所定深さの）キャビティ
２を設けている。配線基板１には、この基板に実装する
半導体素子間を接続する配線（不図示）が施され、キャ
ビティ２の底面側にも配線（不図示）が施されている。
なお、配線基板１に設けられたキャビティ２の底面には
半導体素子３との接続用配線（不図示）が露出されてい
る。
【００１９】半導体素子３の接続用端子（不図示）には
金属突起（バンプ）４が設けられている。金属突起４の
製造工程は公知の方法が用いられるためその詳細の説明
は省略するが、Ａｕボールを熱圧着する工法、半田を接
続用端子にメッキする方法、あるいは半田ボールを接続
用端子に置き再溶融する方法等が用いられる。
金属突起（バンプ）４が設けられている。金属突起４の
製造工程は公知の方法が用いられるためその詳細の説明
は省略するが、Ａｕボールを熱圧着する工法、半田を接
続用端子にメッキする方法、あるいは半田ボールを接続
用端子に置き再溶融する方法等が用いられる。
【００２０】半導体素子３は、金属突起４が設けられた
回路面を配線基板１のキャビティ２に対向する方向（フ
ェースダウン）にて実装し、キャビティ２の底面に設け
られた配線と接続される。
回路面を配線基板１のキャビティ２に対向する方向（フ
ェースダウン）にて実装し、キャビティ２の底面に設け
られた配線と接続される。
【００２１】配線基板１と半導体素子３の金属突起４と
の接続方法についての詳細は省略するが、半田による接
続や熱圧着による接続などが用いられる。
の接続方法についての詳細は省略するが、半田による接
続や熱圧着による接続などが用いられる。
【００２２】キャビティ２に半導体素子３を実装後、キ
ャビティ２内に樹脂５を充填する。充填する樹脂５は、
配線基板１や半導体素子３との熱膨張係数が近いものが
用いられる。
ャビティ２内に樹脂５を充填する。充填する樹脂５は、
配線基板１や半導体素子３との熱膨張係数が近いものが
用いられる。
【００２３】キャビティ２に樹脂５を充填した後に、キ
ャビティ２の径よりもやや大きめの放熱手段６を、それ
ぞれの半導体素子３が実装されたキャビティ２を塞ぐよ
うに搭載し、樹脂５を硬化させる。放熱手段６として
は、熱伝導性のよい金属（例えばアルミや銅や銅タング
ステン等）が用いられ、半導体素子３のそれぞれの発熱
量に合わせて片側に放熱フィン等が設けられる。
ャビティ２の径よりもやや大きめの放熱手段６を、それ
ぞれの半導体素子３が実装されたキャビティ２を塞ぐよ
うに搭載し、樹脂５を硬化させる。放熱手段６として
は、熱伝導性のよい金属（例えばアルミや銅や銅タング
ステン等）が用いられ、半導体素子３のそれぞれの発熱
量に合わせて片側に放熱フィン等が設けられる。
【００２４】半導体素子３から発生する熱は、半導体素
子３の裏面から樹脂５を介して放熱手段６に熱伝導さ
れ、外気に放熱される。
子３の裏面から樹脂５を介して放熱手段６に熱伝導さ
れ、外気に放熱される。
【００２５】
【発明の効果】以上説明したように、本発明によれば、
配線基板に禁止領域（貫通するキャビティ）がないこと
により、配線の効率的な活用を可能とし、各半導体素子
に対する樹脂封止が個々に行われること、及び個々の半
導体素子の発熱が他の半導体素子へ熱的な影響を与えな
いために、信頼性の高いマルチチップモジュールを提供
できる。
配線基板に禁止領域（貫通するキャビティ）がないこと
により、配線の効率的な活用を可能とし、各半導体素子
に対する樹脂封止が個々に行われること、及び個々の半
導体素子の発熱が他の半導体素子へ熱的な影響を与えな
いために、信頼性の高いマルチチップモジュールを提供
できる。
【図１】本発明の一実施形態の構成を示す縦断面図であ
る。
る。
【図２】従来例の構成を示す縦断面図である。
【図３】別の従来例の構成を示す縦断面図である。
１ 配線基板 ２ キャビティ ３ 半導体素子 ４ 金属突起 ５ 樹脂 ６ 放熱手段 ７ リード端子 ８ 配線基板 ９ 接着材 １０ 蓋 １１ 配線基板 １２ キャビティ １３ 半導体素子 １４ 熱伝導手段 １５ ヒートパイプ
Claims (4)
- 【請求項１】一方が塞がれたキャビティを複数備えた配
線基板と、 接続用電極に金属突起を備えた半導体素子と、 前記半導体素子の裏面から熱伝導により放熱する熱伝導
手段と、 を備え、 前記キャビティ内にフェースダウンにて前記半導体素子
を実装し、 前記キャビティには樹脂が充填され、 前記キャビティの上部より所定の放熱手段にてそれぞれ
個別に封止してなることを特徴とするマルチチップモジ
ュール。 - 【請求項２】前記キャビティの上部より、前記個々のキ
ャビティに分割した放熱手段にて封止してなることを特
徴とする請求項１記載のマルチチップモジュール。 - 【請求項３】配線基板の一側面に開口部を有し、半導体
素子がフェースダウンにて実装される所定深さのキャビ
ティを前記配線基板に複数設け、 樹脂を充填してなる前記キャビティを塞ぐようにして、
前記キャビティに実装された前記半導体素子の発熱量に
対応した放熱手段を前記キャビティ毎に分散して備えた
ことを特徴とするマルチチップモジュール。 - 【請求項４】前記半導体素子が、接続用電極に金属突起
を備え、該金属突起と前記キャビティの底面に設けられ
た配線とが接続されることを特徴とする請求項３記載の
マルチチップモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2578096A JP2806345B2 (ja) | 1996-01-19 | 1996-01-19 | マルチチップモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2578096A JP2806345B2 (ja) | 1996-01-19 | 1996-01-19 | マルチチップモジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09199668A JPH09199668A (ja) | 1997-07-31 |
| JP2806345B2 true JP2806345B2 (ja) | 1998-09-30 |
Family
ID=12175358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2578096A Expired - Fee Related JP2806345B2 (ja) | 1996-01-19 | 1996-01-19 | マルチチップモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2806345B2 (ja) |
-
1996
- 1996-01-19 JP JP2578096A patent/JP2806345B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09199668A (ja) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5583377A (en) | Pad array semiconductor device having a heat sink with die receiving cavity | |
| US6882041B1 (en) | Thermally enhanced metal capped BGA package | |
| US6317326B1 (en) | Integrated circuit device package and heat dissipation device | |
| US6143590A (en) | Multi-chip semiconductor device and method of producing the same | |
| US6011304A (en) | Stiffener ring attachment with holes and removable snap-in heat sink or heat spreader/lid | |
| JP2548350B2 (ja) | テープ自動結合に使用される熱放散相互接続テープ | |
| US6429513B1 (en) | Active heat sink for cooling a semiconductor chip | |
| JPH0964099A (ja) | 半導体装置及びその実装構造 | |
| JPH07254668A (ja) | 高熱放出用の半導体パッケージ | |
| JPH05129516A (ja) | 半導体装置 | |
| US10062632B2 (en) | Semiconductor device having improved heat dissipation efficiency | |
| US7312525B2 (en) | Thermally enhanced package for an integrated circuit | |
| US5977622A (en) | Stiffener with slots for clip-on heat sink attachment | |
| JP2011171656A (ja) | 半導体パッケージおよびその製造方法 | |
| JPH0846134A (ja) | 半導体装置 | |
| JPH1032305A (ja) | マルチチップモジュール | |
| JPH09213847A (ja) | 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置 | |
| JPH08264688A (ja) | 半導体用セラミックパッケージ | |
| JPH09199668A (ja) | マルチチップモジュール | |
| JPH06125024A (ja) | 半導体装置及びその冷却方法 | |
| US6061242A (en) | Die paddle heat sink with thermal posts | |
| JP2746248B2 (ja) | チップキャリア及びチップキャリアの半田付け方法 | |
| JP2919313B2 (ja) | プリント配線基板及びその実装方法 | |
| JP3058142B2 (ja) | 半導体装置とその製造方法 | |
| JPH0878616A (ja) | マルチチップ・モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980623 |
|
| LAPS | Cancellation because of no payment of annual fees |