JPH09213847A - 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置 - Google Patents

Abstract

(57)【要約】 【課題】 空冷方式によるＬＳＩにおいても熱抵抗を低
減して放熱効率の改善を図ることが可能な技術を提供す
る。 【解決手段】 例えばアルミニウムナイトライド（Ａｌ
Ｎ）、銅タングステン（ＣｕＷ）などからなる、Ｓｉと
熱膨張率が近似しかつ熱伝導率が近似した第１の放熱体
６が用いられ、この第１の放熱体６のほぼ中央位置には
凹部７が設けられて、Ｓｉからなる半導体チップ１は凹
部７に位置決めされることにより例えばシリコーン樹
脂、半田などからなる熱伝導性に優れた接着層８を介し
てその裏面１Ｂ及び側面１Ｃが第１の放熱体６によって
覆われている。例えばＣｕ系あるいはＡｌ系金属などか
らなる熱伝導率の高い第２の放熱体９が用いられて、こ
の第２の放熱体９は例えばシリコーン樹脂、半田などか
らなる熱伝導性に優れた接着層８を介して、第１の放熱
体６に取り付けられている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路装
置及びこの製造方法並びにそれを用いた電子装置に関
し、特に、大電力用に使用する場合に放熱効率の改善を
図る半導体集積回路装置に適用して有効な技術に関す
る。

【０００２】

【従来の技術】マイクロプロセッサで代表される最近の
ＬＳＩ（大規模半導体集積回路装置）は、多くの機能が
要求されるにつれて集積度はより高まっており、ますま
す多ピン化の傾向にある。これに伴い半導体チップで大
量の熱が発生するので、この放熱対策が重要になってき
ている。

【０００３】マイクロプロセッサは、低電力で動作する
ＭＯＳ型トランジスタからなるＣＭＯＳ、あるいはこの
ＣＭＯＳを主要部に用いたＢｉＣＭＯＳなどで構成され
るのが主流になってきているが、放熱効率を改善するた
めに、そのパッケージは半導体チップの裏面に放熱体を
取り付けたＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）
やＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）からなる冷
却構造が採用されている。

【０００４】このようなマイクロプロセッサは、パソコ
ン（ＰＣ）、ワークステーション（ＷＳ）、メインフレ
ーム（ＭＦ）などの各種コンピュータシステムを含む電
子装置に組み込まれており、動作中に大量の熱を発生す
る。高性能のマイクロプロセッサを実現するためには、
それらの放熱対策が必須となる。

【０００５】この放熱対策としては、水冷方式が一般的
に考えられるが、最近のコンピュータシステムは、限ら
れたスペースに収納可能なようにより小型化されたもの
の要求が高まっており、水冷方式は冷却のための付帯設
備を含めた構造が比較的大きくなるので省力化の点で問
題がある。このため、構造が比較的に簡単な空冷方式が
有利である。

【０００６】マイクロプロセッサに例をあげると、最近
では５０〜６０Ｗ程度の消費電力を満たす大電力用のも
のが要求されているが、この程度のマイクロプロセッサ
を高性能で動作させるように空冷方式で実現するために
は、熱抵抗ＴはＴ≦１℃／Ｗが必要になる。

【０００７】このような観点から、空冷方式によるＬＳ
Ｉとして、ＣＣＢ（Ｃｏｎｔｒｏｌｌｅｄ Ｃｏｌｌａ
ｐｓｅ Ｂｏｎｄｉｎｇ）技術を利用することにより、
表面に複数の半田バンプ電極を設けた半導体チップの表
面側を前記半田バンプ電極を介して例えばセラミックな
どから構成されたベース基板にフェースダウンボンディ
ングするとともに、その裏面側を接着用半田を介して例
えばＡｌＮ（アルミニウムナイトライド）などから構成
された封止用キャップの裏面に接着した構造のパッケー
ジを備えたものが知られている。

【０００８】例えば、日経ＢＰ社発行、１９９３年５月
３１日発行、「ＶＬＳＩパッケージング技術（下）」、
Ｐ１７８には、そのような構造のパッケージを備えたＬ
ＳＩが示されている。

【０００９】このような構造のパッケージは、ＭＣＣ
（Ｍｉｃｒｏ Ｃａｒｒｉｅｒ ｆｏｒ ＬＳＩ Ｃｈ
ｉｐ、あるいはＭｉｃｒｏ Ｃｈｉｐ Ｃａｒｒｉｅ
ｒ）と称されており、半導体チップで発生した熱は、そ
の裏面から熱伝導性に優れた接着用半田を介して封止用
キャップに伝達されて、同様に熱伝導性に優れた封止用
キャップから外部に放熱されるようになっている。

【００１０】

【発明が解決しようとする課題】前記のようなＭＣＣ構
造からなる空冷方式によるＬＳＩでは、前記文献の説明
からも明らかなように、前記したような熱抵抗Ｔの条件
を満足するのは不可能であり、せいぜいＴ≦１〜数℃／
Ｗが限界である。このため、放熱効率の改善を図るのは
不可能となる。

【００１１】仮に、消費電力が５０ＷのＬＳＩに例をあ
げると、Ｔ＝１℃／Ｗの場合は、パッケージの温度上昇
は５０℃以上になり、封止用キャップのような放熱体か
ら外気まで含めると１００℃位の温度上昇となってしま
い、空冷方式による冷却は機能しないことになる。

【００１２】本発明の目的は、空冷方式によるＬＳＩに
おいても熱抵抗を低減して放熱効率の改善を図ることが
可能な技術を提供することにある。

【００１３】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。

【００１４】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。

【００１５】（１）本発明の半導体集積回路装置は、半
導体チップをボール状電極を介してベース基板にフェー
スダウンボンディングするとともに、その裏面に放熱体
を取り付け、前記ベース基板の底面に前記ボール状電極
と導通する実装用電極を配置した半導体集積回路装置で
あって、前記半導体チップの裏面及び側面を覆う第１の
放熱体と、この第１の放熱体に取り付けられた第２の放
熱体とを有している。

【００１６】（２）本発明の半導体集積回路装置の製造
方法は、表面にボール状電極を設けた半導体チップを、
底面に実装用電極を配置したベース基板の表面に前記ボ
ール状電極が前記実装用電極と導通するようにフェース
ダウンボンディングする工程と、凹部が設けられた第１
の放熱体の前記凹部に半導体チップを位置決めし、熱伝
導性に優れた接着層を介して前記半導体チップの裏面及
び側面を覆うように第１の放熱体を取り付ける工程と、
前記第１の放熱体に熱伝導性に優れた接着層を介して第
２の放熱体を取り付ける工程とを含んでいる。

【００１７】（３）本発明の電子装置は、半導体チップ
がボール状電極を介して底面に実装用電極が配置された
ベース基板にフェースダウンボンディングされ、前記半
導体チップの裏面及び側面を覆うように第１の放熱体が
取り付けられるとともに、この第１の放熱体に第２の放
熱体が取り付けられてなる半導体集積回路装置が前記実
装用電極を介して配線基板に実装され、この配線基板が
複数組み込まれている。

【００１８】上述した（１）の手段によれば、本発明の
半導体集積回路装置は、ボール状電極を介してベース基
板にフェースダウンボンディングされる半導体チップの
裏面及び側面を覆う第１の放熱体と、この第１の放熱体
に取り付けられた第２の放熱体とを有しているので、空
冷方式によるＬＳＩにおいても熱抵抗を低減して放熱効
率の改善を図ることが可能となる。

【００１９】上述した（２）の手段によれば、本発明の
半導体集積回路装置の製造方法は、まず、表面にボール
状電極を設けた半導体チップを、底面に実装用電極を配
置したベース基板の表面に前記ボール状電極が前記実装
用電極と導通するようにフェースダウンボンディングす
る。次に、凹部が設けられた第１の放熱体の前記凹部に
半導体チップを位置決めし、熱伝導性に優れた接着層を
介して前記半導体チップの裏面及び側面を覆うように第
１の放熱体を取り付ける。続いて、前記第１の放熱体に
熱伝導性に優れた接着層を介して第２の放熱体を取り付
ける。これによって、空冷方式によるＬＳＩにおいても
熱抵抗を低減して放熱効率の改善を図ることが可能とな
る。

【００２０】上述した（３）の手段によれば、本発明の
電子装置は、半導体チップがボール状電極を介して底面
に実装用電極が配置されたベース基板にフェースダウン
ボンディングされ、前記半導体チップの裏面及び側面を
覆うように第１の放熱体が取り付けられるとともに、こ
の第１の放熱体に第２の放熱体が取り付けられてなる半
導体集積回路装置が前記実装用電極を介して配線基板に
実装され、この配線基板が複数組み込まれているので、
空冷方式によるＬＳＩにおいても熱抵抗を低減して放熱
効率の改善を図ることが可能となる。

【００２１】以下、本発明について、図面を参照して実
施形態とともに詳細に説明する。

【００２２】なお、実施形態を説明するための全図にお
いて、同一機能を有するものは同一符号を付け、その繰
り返しの説明は省略する。

【００２３】

【発明の実施の形態】

（実施形態１）図１は本発明の実施形態１による半導体
集積回路装置を示す平面図で、図２は図１のＡ−Ａ断面
図である。本実施形態１による半導体集積回路装置１０
において、例えばＳｉ単結晶からなる半導体チップ（Ｌ
ＳＩチップ）１の表面１Ａには例えば半田バンプからな
る複数のボール状電極２が設けられていて、この半導体
チップ１は例えばＢＴ樹脂あるいはセラミック（Ａｌ₂
Ｏ₃などを主成分とする）などからなるベース基板３の
表面の導電層４に、ボール状電極２が半田付けにより接
続されることでフェースダウンボンディングされてい
る。

【００２４】半導体チップ１は、例えばＣＭＯＳ、ある
いはこのＣＭＯＳを主要部に用いたＢｉＣＭＯＳなどで
構成された、マイクロプロセッサ用のチップが用いられ
ている。

【００２５】ベース基板３の底面には例えば半田バンプ
からなる複数の実装用電極５が配置されていて、各実装
用電極５はスルーホール配線を通じて対応した導電層４
を介して各ボール状電極２と導通している。これにより
ＢＧＡが構成されて、高密度実装が可能になっている。

【００２６】例えばアルミニウムナイトライド（Ａｌ
Ｎ）、銅タングステン（ＣｕＷ）などからなる、Ｓｉと
熱膨張率が近似しかつ熱伝導率が近似した第１の放熱体
６が用いられ、この第１の放熱体６のほぼ中央位置には
凹部７が設けられて、半導体チップ１は凹部７に位置決
めされることにより例えばシリコーン樹脂、半田などか
らなる熱伝導性に優れた接着層８を介してその裏面１Ｂ
及び側面１Ｃが第１の放熱体６によって覆われている。
この第１の放熱体６は、いわゆるヒートスプレッダーと
して働くようになっており、凹部７の深さ寸法はこれに
位置決めする半導体チップ１の厚さ寸法（約０．３〜
０．５ｍｍ）よりやや小さな値に設定されている。

【００２７】例えばＣｕ系あるいはＡｌ系金属などから
なる熱伝導率の高い第２の放熱体９が用いられて、この
第２の放熱体９は例えばシリコーン樹脂、半田などから
なる熱伝導性に優れた接着層８を介して、第１の放熱体
６に取り付けられている。第２の放熱体９は効率的な放
熱が可能となるように、表面積の大きいフィン状になっ
ていることが望ましい。

【００２８】なお、各ボール状電極２及び実装用電極５
の数は、説明を理解し易くするため限られた数で示して
いる。また、同様な趣旨で、半導体チップ１、ベース基
板３、第１の放熱体６及び第２の放熱体９などの相互間
における寸法の大小関係は、実情を反映していない。

【００２９】このような構造のＬＳＩによれば、半導体
チップ１の裏面１Ｂ及び側面１Ｃはともに、例えばシリ
コーン樹脂、半田などからなる熱伝導性に優れた接着層
８を介して第１の放熱体６によって覆われ、さらにこの
第１の放熱体６には例えばシリコーン樹脂、半田などか
らなる熱伝導性に優れた接着層８を介して第２の放熱体
９が取り付けられているので、半導体チップ１で発生し
た熱はこの裏面１Ａだけでなくその側面１Ｃからも第１
の放熱体６に伝達されて周囲に広がり、さらにこの熱は
第２の放熱体９から外気に放熱されるので、効率的な放
熱が可能となる。

【００３０】よって、熱抵抗Ｔを著しく低減することが
可能となり、約０．２〜０．７℃／Ｗの熱抵抗が実現可
能となる。これにより、放熱効率の改善を図ることが可
能となり、高性能のマイクロプロセッサを実現できるの
で、マイクロプロセッサを各種コンピュータシステムを
含む電子装置に組み込んだ場合でも、十分な放熱対策を
講じることができるようになる。

【００３１】次に、本実施形態１による半導体集積回路
装置１０の製造方法を、図３乃至図６を参照して工程順
に説明する。

【００３２】まず、図３に示すように、表面１Ａに例え
ば半田バンプからなる複数のボール状電極２が設けられ
た例えばＳｉ単結晶からなる半導体チップ（ＬＳＩチッ
プ）１を用意する。

【００３３】次に、図４に示すように、表面に導電層４
が設けられるとともに、底面に例えば半田バンプからな
る複数の実装用電極５が配置された例えば樹脂あるいは
セラミックなどからなるベース基板３を用意し、半導体
チップ１をその導電層４にボール状電極２を半田付けに
より接続して、フェースダウンボンディングする。この
ボンディング工程は、ベース基板３上に半導体チップ１
を位置決めした状態で、リフロー炉を通過させることに
より容易に行うことができる。

【００３４】続いて、図５に示すように、例えばアルミ
ニウムナイトライド（ＡｌＮ）、銅タングステン（Ｃｕ
Ｗ）などからなる、Ｓｉと熱膨張率が近似しかつ熱伝導
率が近似した中央位置に凹部７が設けられた第１の放熱
体６を用意して、半導体チップ１を凹部７に位置決めす
ることにより例えばシリコーン樹脂、半田などからなる
熱伝導性に優れた接着層８を介して、その裏面１Ｂ及び
側面１Ｃを第１の放熱体６によって覆う。

【００３５】次に、図６に示すように、例えばＣｕ系あ
るいはＡｌ系金属などからなる熱伝導率の高い第２の放
熱体９を用意して、この第２の放熱体９を例えばシリコ
ーン樹脂、半田などからなる熱伝導性に優れた接着層８
を介して、第１の放熱体６に取り付ける。

【００３６】以上によって、図１に示したような半導体
集積回路装置１０が得られる。

【００３７】以上のような実施形態１によれば次のよう
な効果が得られる。

【００３８】例えば半田バンプからなる複数のボール状
電極２を介してベース基板３にフェースダウンボンディ
ングされる半導体チップ１の裏面１Ｂ及び側面１Ｃを覆
う第１の放熱体６と、この第１の放熱体６に取り付けら
れた第２の放熱体９とを有しているので、空冷方式によ
るＬＳＩにおいても熱抵抗を低減して放熱効率の改善を
図ることが可能となる。

【００３９】（実施形態２）図７は本発明の実施形態２
による半導体集積回路装置を示す断面図である。本実施
形態２による半導体集積回路装置１０は、ベース基板３
の底面に設けた実装用電極５として短いピンを用いるよ
うにした、いわゆるＢｕｔｔ−ＰＧＡに適用した例を示
すものである。このようなＢｕｔｔ−ＰＧＡ構造におい
ても、ＢＧＡと同様に高密度実装が可能になっている。

【００４０】以上のような実施形態２によれば、実施形
態１に比較してパッケージ構造が異なるだけなので、実
施形態１と同様な効果を得ることができる。

【００４１】（実施形態３）図８は本発明の実施形態２
による半導体集積回路装置を示す断面図である。本実施
形態３による半導体集積回路装置１０は、実施形態１に
比較して、第１の放熱体６には凹部７を囲むように凸部
１１が設けられていて、この凸部１１は図９に示すよう
に全周囲にわたって設けられている。この凸部１１の高
さ寸法は、ボール状電極２を含めた半導体チップ１の厚
さ寸法よりやや大きな値に設定される。

【００４２】第１の放熱体６は、凸部１１がベース基板
３の表面に樹脂などの絶縁性接着層１２を介して支持さ
れるようにして、半導体チップ１の裏面１Ｂ及び側面１
Ｃを覆っている。

【００４３】以上のような実施形態３によれば、実施形
態１と同様な効果が得られる他に、半導体チップ１は第
１の放熱体６の凸部１１によってベース基板３に外気か
ら密封された構造で取り付けられているので、外気から
の不純物、汚染物などの有害な物質の侵入を阻止するこ
とができるようになり、高信頼性のＬＳＩを実現できる
という効果が得られる。また、第１の放熱体６は凸部１
１によって半導体チップ１に対して第１及び第２の放熱
体６、９の重みがかかるのを阻止しているので、半導体
チップ１の破損が防止されるという効果が得られる。

【００４４】（実施形態４）図１０は本発明の実施形態
４による電子装置を示す断面図で、実施形態１により得
られた半導体集積回路装置１０を複数用いて、共通の配
線基板１３に実装してモジュール基板１７を組み立てた
例を示すものである。

【００４５】各半導体集積回路装置１０は予め表面に導
電層１４が設けられた配線基板１３上に位置決めされ
て、リフロー炉を通過させることにより、実装用電極５
が導電層１４に半田付けされて実装される。

【００４６】このように各半導体集積回路装置１０を配
線基板１３に実装する場合、ボール状電極２の半田バン
プの成分と実装用電極５の半田バンプの成分とを変えて
おくことにより、各々の融点が相違するので、後工程で
実装用電極５の半田付け処理時に前工程で半田付けした
ボール状電極２の溶融を避けることができる。なお、本
実施形態の構造の場合、第１及び第２の放熱体６、９の
重みによって半導体チップ１に加重がかかるのを防止す
るために、第１の放熱体６と配線基板１３との間にスペ
ーサ１６を介在させることが望ましい。

【００４７】以上のような実施形態４によれば、実施形
態１で得られた半導体集積回路装置１０を用いてモジュ
ール基板１７を組み立てているので、実施形態１と同様
に、空冷方式によるＬＳＩにおいても熱抵抗を低減して
放熱効率の改善を図ることが可能となる。

【００４８】（実施形態５）図１１は本発明の実施形態
５による電子装置を示す断面図で、実施形態３により得
られた半導体集積回路装置１０を複数用いて、共通の配
線基板１３に実装してモジュール基板１７を組み立てた
例を示すものである。

【００４９】本実施形態の構造によれば、第１の放熱体
６の凸部１１によって半導体チップ１には加重がかから
ないので、スペーサは不要になる。

【００５０】以上のような実施形態５によれば、実施形
態３で得られた半導体集積回路装置１０を用いてモジュ
ール基板１７を組み立てているので、実施形態３と同様
に、空冷方式によるＬＳＩにおいても熱抵抗を低減して
放熱効率の改善を図ることが可能となる。

【００５１】（実施形態６）図１２は本発明の実施形態
６による電子装置を示す断面図で、実施形態４により得
られたモジュール基板１７を複数用いて、コネクタ１９
を介してメイン基板１８に実装して各種コンピュータな
どの電子装置２０を組み立てた例を示すものである。

【００５２】以上のような実施形態６によれば、実施形
態４で得られたモジュール基板１７を用いて電子装置２
０を組み立てているので、実施形態４と同様に、空冷方
式によるＬＳＩにおいても熱抵抗を低減して放熱効率の
改善を図ることが可能となる。

【００５３】（実施形態７）図１３は本発明の実施形態
７による電子装置を示す断面図で、実施形態５により得
られたモジュール基板１７を複数用いて、コネクタ１９
を介してメイン基板１８に実装して各種コンピュータな
どの電子装置２０を組み立てた例を示すものである。

【００５４】以上のような実施形態７によれば、実施形
態５で得られたモジュール基板１７を用いて電子装置２
０を組み立てているので、実施形態５と同様に、空冷方
式によるＬＳＩにおいても熱抵抗を低減して放熱効率の
改善を図ることが可能となる。

【００５５】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。

【００５６】例えば、前記実施形態では、ＢＧＡあるい
はＢｕｔｔ−ＰＧＡ構造のパッケージを有するＬＳＩに
適用した例で説明したが、これらに限らず、例えばＴＡ
Ｂ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）
構造のパッケージに適用することも可能である。

【００５７】また、前記実施形態では、半導体チップは
例えばＣＭＯＳ、あるいはこのＣＭＯＳを主要部に用い
たＢｉＣＭＯＳなどで構成されたマイクロプロセッサ用
のチップに例をあげて説明したが、これに限らず、ＥＣ
Ｌ−ＣＭＯＳ、ＥＣＬタイプのマイクロプロセッサ、あ
るいはＭＰＵ、ＭＣＵさらには周辺ＡＳＩＣ−ＬＳＩな
どにも適用可能である。

【００５８】さらに、前記実施形態では、ＢＧＡあるい
はＢｕｔｔ−ＰＧＡ構造のパッケージを有するＬＳＩに
適用した例で説明したが、このように実装用電極がボー
ル状あるいは短ピン状になっている構造では、特に高周
波信号を扱う場合にインダクタンス成分を低減すること
ができるので、高速化を図る上で効果的となる。

【００５９】なお、前記実施形態で示した、ボール状電
極、第１及び第２の放熱体、熱伝導性に優れた接着層な
どの具体的材料は一例を示したものであり、同じような
機能を有するものであれば、同様に用いることができ
る。

【００６０】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
集積回路装置に適用した場合について説明したが、それ
に限定されるものではない。本発明は、少なくとも大電
力用に使用する場合に放熱効率の改善を図ることを条件
とするものには適用できる。

【００６１】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。

【００６２】ボール状電極を介してベース基板にフェー
スダウンボンディングされる半導体チップの裏面及び側
面を覆う第１の放熱体と、この第１の放熱体に取り付け
られた第２の放熱体とを有しているので、空冷方式によ
るＬＳＩにおいても熱抵抗を低減して放熱効率の改善を
図ることが可能となる。

【図面の簡単な説明】

【図１】本発明の実施形態１による半導体集積回路装置
を示す平面図である。

【図２】図１のＡ−Ａ断面図である。

【図３】本発明の実施形態１による半導体集積回路装置
の製造方法の一工程を示す断面図である。

【図４】本発明の実施形態１による半導体集積回路装置
の製造方法の他の工程を示す断面図である。

【図５】本発明の実施形態１による半導体集積回路装置
の製造方法のその他の工程を示す断面図である。

【図６】本発明の実施形態１による半導体集積回路装置
の製造方法のその他の工程を示す断面図である。

【図７】本発明の実施形態２による半導体集積回路装置
を示す断面図である。

【図８】本発明の実施形態３による半導体集積回路装置
を示す断面図である。

【図９】本発明の実施形態３による半導体集積回路装置
の主要部を示す底面図である。

【図１０】本発明の実施形態４による電子装置を示す断
面図である。

【図１１】本発明の実施形態５による電子装置を示す断
面図である。

【図１２】本発明の実施形態６による電子装置を示す断
面図である。

【図１３】本発明の実施形態７による電子装置を示す断
面図である。

【符号の説明】

１…半導体チップ、１Ａ…半導体チップの表面、１Ｂ半
導体チップの裏面、１Ｃ…半導体チップの側面、２…ボ
ール状電極、３…ベース基板、４…導電層、５…実装用
電極、６…第１の放熱体（ヒートスプレッダー）、７…
凹部、８…熱伝導性に優れた接着層、９…第２の放熱
体、１０…半導体集積回路装置、１１…凸部、１２…絶
縁性接着層、１３…配線基板、１４…導電層、１５…配
線基板、１６…スペーサ、１７…モジュール基板、１８
…メイン基板、１９…コネクタ、２０…電子装置。

Claims (9)

【特許請求の範囲】
1. 【請求項１】 半導体チップをボール状電極を介してベ
   ース基板にフェースダウンボンディングするとともに、
   その裏面に放熱体を取り付け、前記ベース基板の底面に
   前記ボール状電極と導通する実装用電極を配置した半導
   体集積回路装置であって、前記半導体チップの裏面及び
   側面を覆う第１の放熱体と、この第１の放熱体に取り付
   けられた第２の放熱体とを有することを特徴とする半導
   体集積回路装置。
2. 【請求項２】 前記第１の放熱体は、熱伝導性に優れた
   接着層を介して前記半導体チップの裏面及び側面を覆っ
   ていることを特徴とする請求項１に記載の半導体集積回
   路装置。
3. 【請求項３】 前記ボール状電極は、半田バンプからな
   ることを特徴とする請求項１または２に記載の半導体集
   積回路装置。
4. 【請求項４】 前記実装用電極は、半田バンプからなる
   ことを特徴とする請求項１乃至３のいずれか１項に記載
   の半導体集積回路装置。
5. 【請求項５】 前記第１の放熱体は、半導体チップの裏
   面及び側面を覆う凹部が設けられていることを特徴とす
   る請求項１乃至４のいずれか１項に記載の半導体集積回
   路装置。
6. 【請求項６】 前記第１の放熱体は、前記凹部を囲むよ
   うに凸部が設けられて、この凸部が前記ベース基板の表
   面に支持されるようにして前記半導体チップの裏面及び
   側面を覆っていることを特徴とする請求項５に記載の半
   導体集積回路装置。
7. 【請求項７】 表面にボール状電極を設けた半導体チッ
   プを、底面に実装用電極を配置したベース基板の表面に
   前記ボール状電極が前記実装用電極と導通するようにフ
   ェースダウンボンディングする工程と、凹部が設けられ
   た第１の放熱体の前記凹部に半導体チップを位置決め
   し、熱伝導性に優れた接着層を介して前記半導体チップ
   の裏面及び側面を覆うように第１の放熱体を取り付ける
   工程と、前記第１の放熱体に熱伝導性に優れた接着層を
   介して第２の放熱体を取り付ける工程とを含むことを特
   徴とする半導体集積回路装置の製造方法。
8. 【請求項８】 半導体チップがボール状電極を介して底
   面に実装用電極が配置されたベース基板にフェースダウ
   ンボンディングされ、前記半導体チップの裏面及び側面
   を覆うように第１の放熱体が取り付けられるとともに、
   この第１の放熱体に第２の放熱体が取り付けられてなる
   半導体集積回路装置が前記実装用電極を介して配線基板
   に実装され、この配線基板が複数組み込まれてなること
   を特徴とする電子装置。
9. 【請求項９】 前記半導体集積回路装置は、前記半導体
   チップの裏面及び側面を覆う凹部が設けられているとと
   もに、この凹部を囲むように凸部が設けられた第１の放
   熱体を有し、前記凸部が前記ベース基板の表面に支持さ
   れるようにして前記半導体チップの裏面及び側面を覆っ
   ていることを特徴とする請求項８に記載の電子装置。