JP2806831B2 - 半導体集積回路のデザインルールチェック方法 - Google Patents

半導体集積回路のデザインルールチェック方法

Info

Publication number
JP2806831B2
JP2806831B2 JP7193547A JP19354795A JP2806831B2 JP 2806831 B2 JP2806831 B2 JP 2806831B2 JP 7193547 A JP7193547 A JP 7193547A JP 19354795 A JP19354795 A JP 19354795A JP 2806831 B2 JP2806831 B2 JP 2806831B2
Authority
JP
Japan
Prior art keywords
error
data
design rule
rule check
mask pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7193547A
Other languages
English (en)
Other versions
JPH0944546A (ja
Inventor
恭 鈴木
Original Assignee
日本電気アイシーマイコンシステム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気アイシーマイコンシステム株式会社 filed Critical 日本電気アイシーマイコンシステム株式会社
Priority to JP7193547A priority Critical patent/JP2806831B2/ja
Priority to US08/686,815 priority patent/US5706295A/en
Publication of JPH0944546A publication Critical patent/JPH0944546A/ja
Application granted granted Critical
Publication of JP2806831B2 publication Critical patent/JP2806831B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体集積回路のマ
スクパターンデータが設計基準に従い正しく設計されて
いるか否かを検証するデザインルールチェック方法に関
し、特に疑似エラーの発生を防止する半導体集積回路の
デザインルールチェック方法に関する。
【０００２】
【従来の技術】先ず、半導体集積回路の設計基準をマス
クパターンデータの構成状態によって設計基準が異なる
例を図２に示すトランジスタ周辺の配線データ２０３の
間隔の規程値で説明する。
【０００３】また、図３は配線データ２０３が、マスク
パターンデータの構成状態によってトランジスタ部の配
線３０１とトランジスタ部位外の配線３０２とに分類さ
れることを示す説明図である。
【０００４】拡散層データ２０１はトランジスタを構成
するマスクパターンデータの一部である。端子データ２
０２はトランジスタの端子を形成するマスクパターンデ
ータであり、トランジスタと配線データ２０３を接続し
ている。
【０００５】トランジスタ周辺の配線データ２０３にお
ける設計基準では、端子データ２０２と重なりかつトラ
ンジスタから引き出された後から配線方向が変化する迄
の配線データ２０３の一部となるトランジスタ部の配線
３０１の間隔の規程値を規程値ＲA ２０４とし、トラン
ジスタ部の配線３０１以外で配線データ２０３の一部と
なるトランジスタ部以外の配線３０２の間隔の規程値を
規程値ＲB ２０５としている。ここで規程値ＲA ２０４
は規程値ＲB ２０５よりも小さな値となっている。（規
程値ＲA ２０４＜規程値ＲB ２０５） 次に、図１２を参照して第１の従来のデザインルールチ
ェック方法を説明する。設計基準例記載のマスクパター
ンデータの構成状態によって設計基準が異なる場合の第
１の従来のデザインルールチェック方法は、図１２に示
すようにマスクパターンデータ１２０１を入力して領域
データ１２０３を出力する領域データ作成処理１２０２
と、マスクパターンデータ１２０１と領域データ１２０
３を入力して分割データ１２０５に出力するデータ分割
処理１２０４と、トランジスタ部の配線３０１の間隔の
規程値である規程値ＲA ２０４からなるデザインルール
とトランジスタ部以外の配線３０２の間隔の規程値であ
る規程値ＲB ２０５からなるデザインルールを格納した
設計基準ファイル１２０６と分割データ１２０５を入力
してデザインルールチェック結果１２１０を出力するデ
ザインルールチェック処理１２０７を有している。
【０００６】図１３は、マスクパターンデータ１２０１
に格納されているマスクパターンデータの例で、間隔規
程値未満箇所１３０１に囲まれた配線データ２０３の間
隔は設計値ＤA １３０２であり設計基準例記載の規程値
ＲB ２０５よりも小さな値としてあり（設計値ＤA １３
０２＜規程値ＲB ２０５）、間隔規程値未満箇所１３０
１以外の配線データ２０３の間隔は設計基準例記載の設
計基準の間隔の規程値（規程値ＲA ２０４および規程値
ＲB ２０５）となっている。
【０００７】先ず、領域データ作成処理１２０２でマス
クパターンデータ１２０１からトランジスタを構成する
拡散層データ２０１を入力し、図１４に示すように拡散
層データ２０１の太らせ処理１４０１を図形演算処理を
用いて行ないトランジスタ領域１４０２を作成して領域
データ１２０３へ出力する。
【０００８】次に、データ分割処理１２０４でマスクパ
ターンデータ１２０１から入力した配線データ２０３
と、領域データ１２０３から入力したトラジスタ領域１
４０２を図１５に示すように、領域データ１２０３と配
線データ２０３の論理和を図形演算処理を用いて求めて
作成したトランジスタ部の配線１５０１と、配線データ
２０３から領域データ１２０３の論理差を図形演算処理
を用いて求めて作成したトランジスタ部以外の配線１５
０２を分割データ１２０５へ出力する。なお、データ分
割境界部１５０３内におけるトランジスタ部以外の配線
１５０２の一部は、設計基準例記載のトランジスタ部の
配線３０１に相当するデータとなっている。
【０００９】次に、デザインルールチェック処理１２０
７について設計基準ファイル１２０６に格納されている
トランジスタ部以外の配線３０２の間隔の規程値である
規程値ＲB ２０５からなるデザインルールと分割データ
１２０５に格納されているトランジスタ部以外の配線１
５０２の場合で説明すると、図１６に示すようにトラン
ジスタ部以外の配線１５０２において配線の間隔が規程
値ＲB ２０５未満となるトランジスタ部以外の配線１５
０２の辺データ（辺Ａ１６０１と辺Ｂ１６０２、辺Ｃ１
６０３、辺Ｄ１６０４）を求めて、対をなす辺Ａ１６０
１と辺Ｂ１６０２および辺Ｃ１６０３と辺Ｄ１６０４の
頂点を結んだ多角形データをデザインルールチェック・
エラーとしてデザインルールチェック結果１２１０へ出
力していた。
【００１０】次に、デザインルールチェック結果１２１
０に出力されたデザインルールチェック・エラーが真の
エラーであるか疑似エラーであるかの判断は、前述設計
基準例と図１３で示したマスクパターンの例とデザイン
ルールチェック結果１２１０を比較参照して人手により
行なっていた。辺Ｃ１６０３と辺Ｄ１６０４からなるデ
ザインルールチェック・エラーは、図１３に示したマス
クパターンの例から図１６に示した辺Ｃ１６０３と辺Ｄ
１６０４の間隔が設計値ＤA １３０２で規程値ＲB ２０
５未満となり、かつ、辺Ｃ１６０３と辺Ｄ１６０４は設
計基準例記載のトランジスタ部以外の配線３０２の一部
であることから図１７に示す真のエラー１７０２と判断
でき、辺Ａ１６０１と辺Ｂ１６０２からなるデザインル
ールチェック・エラーは、図１３に示したマスクパター
ンの例から図１６に示した辺Ａ１６０１と辺Ｂ１６０２
の間隔が規程値ＲA ２０４で規程値ＲB ２０５未満とな
るが、辺Ａ１６０１と辺Ｂ１６０２は設計基準例記載の
トランジスタ部以外の配線３０２に該当せずトランジス
タ部の配線３０１の一部となることから図１７に示す疑
似エラー１７０１と判断される。
【００１１】また、デザインルールチェック処理１２０
７において、設計基準ファイル１２０６に格納されてい
るトランジスタ部の配線３０１の間隔の規程値である規
程値ＲA ２０４からなるデザインルールと分割データ１
２０５に格納されているトランジスタ部の配線１５０２
の場合でも、前述のデザインルールチェック処理１２０
７について設計基準ファイル１２０６に格納されている
トランジスタ部以外の配線３０２の間隔の規程値である
規程値ＲB ２０５からなるデザインルールと分割データ
１２０５に格納されているトラジスタ部以外の配線１５
０２の場合と同様の処理である。
【００１２】次に、図１８を参照して第２の従来のデザ
インルールチェック方法について説明する。第１の従来
例の欠点を改善する第２の従来のデザインルールチェッ
ク方法では、図１８に示すように入力装置１８０２と設
計基準ファイル１８０４とマスクパターンデータ１８０
３を入力とし、処理データ１８０５と疑似エラー登録フ
ァイル１８０７を入出力とし、デザインルールチェック
結果１８０６を出力とするチェック演算制御装置１８０
１を有している（例えば、特開平４−３６８６６号公報
参照）。
【００１３】ここで、第１の従来例と同様に、マスクパ
ターンデータ１８０３には図１３に示したマスクパター
ンデータが格納されているものとし、設計基準ファイル
１８０４には設計基準例記載のトランジスタ部の配線３
０１の間隔の規程値を規程値ＲA ２０４からなるデザイ
ンルールおよびトランジスタ部以外の配線３０２の間隔
の規程値を規程値ＲB ２０５からなるデザインルールが
格納されているものとして、第２の従来例の動作につい
て説明する。
【００１４】初回のデザインルールチェック時は、第１
の従来例記載のデザインルールチェック方法と同様の処
理をチェック演算制御装置１８０１で実行してデザイン
ルールチェック・エラーを処理データ１８０５に出力
し、初回のデザインルールチェックでは疑似エラー登録
ファイル１８０７の指定は行なわないので処理データ１
８０５の内容はそのままデザインルールチェック結果１
８０６に出力される。
【００１５】次に、デザインルールチェック結果１８０
６に出力されたデザインルールチェック・エラーが真の
エラーであるか疑似エラーであるかを人手により判断し
て、疑似エラーであると判断されたデザインルールチェ
ック・エラー（例えば、図１７に示す疑似エラー１７０
１）は入力装置１８０２で人手により疑似エラーの内容
を疑似エラー登録ファイル１８０７に書込み登録し、真
のエラーであると判断されたデザインルールチェック・
エラー（例えば、図１７に示す真のエラー１７０２）は
マスクパターンデータの修正を人手により行なう。
【００１６】二回目のデザインルールチェック時は、初
回のデザインルールチェック時に真のエラーを修正した
マスクパターンデータをマスクパターンデータ１８０３
に格納し、初回のデザインルールチェック時に登録した
疑似エラー登録ファイル１８０７を指定して、第１の従
来例の記載のデザインルールチェック方法と同様の処理
をチェック演算制御装置１８０１で実行してデザインル
ールチェック・エラーを処理データ１８０５に出力する
が、疑似エラー登録ファイル１８０７が指定されている
のでチェック演算制御装置１８０１では、処理データ１
８０５から疑似エラー登録ファイル１８０７に登録され
ている内容を取り除いて残ったデザインルールチェック
・エラーをデザインルールチェック結果１８０６に出力
する。ここで、初回のデザインルールチェック時に発生
した真のエラーはマスクパターンデータの修正が正しく
行なわれているとすれば、二回目のデザインルールチェ
ックで処理データ１８０５に出力されたデザインルール
チェック・エラーには真のエラーは含まれず、初回のデ
ザインルールチェック時に疑似エラー登録ファイル１８
０７に登録された疑似エラーと同一の疑似エラーが含ま
れていることになるので、二回目のデザインルールチェ
ックでは初回のデザインルールチェック時に発生した疑
似エラーのないデザインルールチェック結果１８０６を
得られる。
【００１７】
【発明が解決しようとする課題】しかしながら、第１の
従来のデザインルールチェック方法では、疑似エラーが
発生するのでデザインルールチェック・エラーが真のエ
ラーであるか疑似エラーであるかを人手により判断して
いるが、これにより、真のエラーまたは疑似エラーであ
るかの判断に対して人手を要する時間が必要になるとい
う欠点および人為的な判断誤りが発生するという欠点が
ある。
【００１８】また、第２の従来のデザインルールチェッ
ク方法では、初回のデザインルールチェック時で発生し
た疑似エラーを登録して二回目のデザインルールチェッ
ク時に前記疑似エラーを取り除く処理を行なう為、一回
のデザインルールチェック実行では疑似エラーの発生防
止が出来ずに最低でも２回のデザインルールチェック実
行が必要になるという欠点に加え、二回目のデザインル
ールチェック時に、初回のデザインルールチェック時に
真のエラーを修正すると共に図１９に示すように初回の
デザインルールチェック時において疑似エラーが発生し
ていた配線データ２０３を修正１９０２し配線データ１
９０１としたマスクパターンデータをレイアウトデータ
ファイル１８０３に格納して二回目のデザインルールチ
ェックを実行した場合において、初回のデザインルール
チェック自発性した疑似エラーい例えば、図１７に示す
疑似エラー１７０１）と二回目のデザインルールチェッ
ク時発生したデザインルールチェック・エラー（例え
ば、図２０に示す疑似エラー２００１）は一致しないの
で二回目のデザインルールチェックで処理データ１８０
５に出力されたデザインルールチェック・エラーから疑
似エラー登録ファイル１８０７に登録された疑似エラー
は取り除かれずにデザインルールチェック結果１８０６
に疑似エラー２００１として出力されることになるので
疑似エラーの発生を防止することが出来ず、真のエラー
であるか疑似エラーであるかを人手により判断すること
が必要になり、これにより、真のエラーまたは疑似エラ
ーであるかの判断に対して人手を要する時間が必要で、
かつ人為的な判断誤りが発生するという第１の従来例と
同様の欠点がある。
【００１９】
【課題を解決するための手段】本発明の半導体集積回路
のエザインルールチェック方法は、半導体基板の一表面
上に形成される能動素子および受動素子に対応する半導
体集積回路のマスクパターンデータが前記半導体集積回
路の設計基準に従い正しく設計されているか否かを検証
する半導体集積回路のデザインルールチェック方法にお
いて、前記半導体集積回路のデザインルールチェック方
法で発生したデザインルールチェック・エラーデータと
前記マスクパターンデータの前記半導体基板上の対応領
域を図形データで示した対応領域データとを格納装置に
格納し、図形演算処理により求めた前記格納されたデザ
インルールチェック・エラーデータと前記対応領域デー
タとの重なりの有無により、前記デザインルールチェッ
ク・エラーデータを真のエラーと疑似エラーとに判別す
る構成である。
【００２０】また、本発明の半導体集積回路のデザイン
ルールチェック方法は、第１の図形データ入力により入
力した前記マスクパターンデータと第２の図形データ入
力により入力した前記デザインルールチェック・エラー
データとを具備し、前記デザインルールチェック・エラ
ーデータが前記マスクパターンデータの前記半導体基板
上の対応領域内に存在しない場合、前記真のエラーと判
定し、前記デザインルールチェック・エラーデータが前
記マスクパターンデータの前記半導体基板上の対応領域
内に存在する場合前記疑似エラーと判別する第１の重な
り判定ステップと、前記真のエラーをデザインルールチ
ェック結果に出力する図形データ出力ステップと、前記
疑似エラーをデザインルールチェック結果に出力しない
疑似エラー非出力ステップとを有する構成とすることも
できる。
【００２１】さらに、本発明の半導体集積回路のデザイ
ンルールチェック方法は、前記マスクパターンデータの
前記半導体基板上の対応領域内に前記デザインルールチ
ェック・エラーデータが存在する場合真のエラーと判定
し前記デザインルールチェック・エラーデータが存在し
ない場合疑似エラーと判別する第２の重なり判定ステッ
プを有する構成とすることもできる。
【００２２】また、本発明の他の半導体集積回路のデザ
インルールチェック方法は、半導体基板の一表面上に形
成される能動素子および受動素子に対応する半導体集積
回路のマスクパターンデータが前記半導体集積回路の設
計基準に従い正しく設計されているか否かを検証する半
導体集積回路のデザインルールチェック方法において、
前記半導体集積回路のデザインルールチェックで発生し
たデザインルールチェック・エラーデータと前記マスク
パターンデータの前記半導体基板上の指定領域を図形デ
ータで示した指定領域データとを格納装置に格納し、図
形演算処理により求めた前記格納されたデザインルール
チェック・エラーデータと前記指定領域データとの重な
りの有無により、前記デザインルールチェック・エラー
データを真のエラーと疑似エラーとに判別する構成とす
ることもできる。
【００２３】また、本発明の他の半導体集積回路のデザ
インルールチェック方法は、第１の図形データ入力によ
り入力したマスクパターンデータと第２の図形データ入
力により入力したデザインルールチェック・エラーデー
タとを具備し、前記デザインルールチェック・エラーデ
ータが前記マスクパターンデータの前記半導体基板上の
対応領域内に存在しない場合一時エラーと判定し、前記
デザインルールチェック・エラーデータが前記マスクパ
ターンデータの前記半導体基板上の対応領域内に存在す
る場合疑似エラーと判別する第１の重なり判定ステップ
と、前記一時エラーが前記指定領域内に存在する場合真
のエラーと判別し、前記指定領域内に存在しない場合疑
似エラーと判別する領域内判定ステップと、前記真のエ
ラーをデザインルールチェック結果に出力する図形デー
タ出力ステップと、前記疑似エラーをデザインルールチ
ェック結果に出力しない疑似エラー非出力ステップとを
有する構成とすることもできる。
【００２４】さらに、本発明の他の半導体集積回路のデ
ザインルールチェック方法は、前記マスクパターンデー
タの前記半導体基板上の対応領域内に前記デザインルー
ルチェック・エラーデータが存在する場合一時エラーと
判定し前記デザインルールチェック・エラーデータが存
在しない場合疑似エラーと判別する第２の重なり判定ス
テップを有する構成とすることもできる。
【００２５】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。図１は本発明の一実施の形態の処理を表
すブロック図である。マスクパターンデータ１０１に
は、第１の従来例および第２の従来例と同様に図１３に
示したマスクパターンデータが格納され、設計基準ファ
イル１０２には第１の従来例および第２の従来例で疑似
エラーが発生していた設計基準例記載のトランジスタ部
以外の配線３０２の間隔が規定値ＲB ２０５からなるデ
ザインルールが格納されているものとして、本発明の動
作について説明する。
【００２６】先ず、デザインルールチェック処理１０３
は、第１の従来例で説明したデザインルールチェック処
理１２０７と同様の処理を配線データ２０３に対して実
施し、配線データ２０３の間隔が規程値ＲB ２０５未満
となる箇所をデザインルールチェック・エラー（図４に
示すエラーＡ４０１とエラーＢ４０２）として求めて、
前記デザインルールチェック・エラーを作業ファイル１
０４に出力する。
【００２７】次に、疑似エラー判別処理１０５における
処理手順について説明する。図５は疑似エラー判別処理
１０５の処理手順を示すフローチャートであり、図６は
疑似エラー判別処理１０５の説明図である。
【００２８】先ず、前処理に続いて、図形データ入力１
（ステップＳ１０１）においてマスクパターンデータ１
０１からトランジスタを構成する拡散層データ２０１を
入力し、図形データ入力２（ステップＳ１０２）におい
て作業ファイル１０４からエラーＡ４０１とエラーＢ４
０２のデザインルールチェック・エラーを入力する。
【００２９】次に重なり判定（ステップＳ１０３）で拡
散層データ２０１と前記デザインルールチェック・エラ
ーとの重なりの有無を求め、拡散層データ２０１との重
なりが無い図６に示すエラーＢ４０２は真のエラーと見
なし図形データ出力（ステップＳ１０４）でデザインル
ールチェック結果１０６へ出力され、拡散層データ２０
１との重なりがある図６に示すエラーＡ４０１は疑似エ
ラーと見なし疑似エラー非出力ステップＳ１０５でデザ
インルールチェック結果１０６へは出力しない。ここ
で、エラーＢ４０２は設計基準例記載のトランジスタ部
以外の配線３０２部分で発生しているので真のエラーと
なり、エラーＡ４０１は設計基準例記載のトランジスタ
部の配線３０１部分で発生しているので疑似エラーとな
る。
【００３０】また、設計基準例記載のトランジスタ部の
配線３０１の間隔が規程値ＲA ２０４からなるデザイン
ルールを設計基準ファイル１０２に格納した場合におい
ても、上述の本発明の一実施例の処理の説明と同様の処
理を行なうことで上述の本発明の一実施例と同様の効果
を得ることができる。但し、図６の疑似エラー判別処理
１０５の処理手順の説明図に示した重なり判定（ステッ
プＳ１０３）の拡散層データ２０１とデザインルールチ
ェック・エラーとの重なりの有無を求めるところが、図
７の重なり判定（ステップＳ２０３）に示すように有無
の判断が逆になり拡散層データ２０１との重なりが無い
場合は疑似エラーと見なしている。
【００３１】また、図７に示した図形データ入力１（ス
テップＳ２０１）と図形データ入力２（ステップＳ２０
２）と図形データ出力（ステップＳ２０４）および疑似
エラー非出力（ステップＳ２０５）は、図５に示した図
形データ入力１（ステップＳ１０１）と図形データ入力
２（ステップＳ１０２）と図形データ出力（ステップＳ
１０４）および疑似エラー非出力（ステップＳ１０５）
と同様の処理である。
【００３２】次に、設計基準に例外が発生する場合の例
を図８のマスクパターンデータで示す。図８は、デザイ
ンルールチェックを行なう領域を指定した場合のマスク
パターンデータ（後述、領域指定マスクパターンデー
タ）の例で、拡散層データ２０１はトランジスタを構成
するマスクパターンデータの一部であり、端子データ２
０２はトランジスタの端子を形成するマスクパターンデ
ータであり、トランジスタと配線データ２０３を接続し
ていて、設計基準例記載の設計基準に従って配線データ
２０３が作成されている。ここで、指定領域データ８０
１はデザインルールチェックを行なう領域を示してお
り、前記領域指定マスクパターンデータには指定領域デ
ータ８０１の内部および指定領域データ８０１に跨がる
マスクパターンデータ以外は含まれていない。例えば図
８に示すような、指定領域データ８０１の内部の拡散層
データ２０１と端子データ２０２、および指定領域デー
タ８０１に跨がる配線２０３は指定領域マスクパターン
データに含まれ、指定領域データ８０１の外部に位置す
る拡散層データ２０１と端子データ２０２（領域外デー
タ８０２に囲まれた部分で破線で示されたトランジスタ
を構成するマスクパターンデータ）は領域指定マスクパ
ターンデータに含まれない。この領域指定マスクパター
ンデータにおいて指定領域データ８０１の内部以外のマ
スクパターンデータは、例外として設計基準例記載の設
計基準を適応しないのでデザインルールチェック対象外
となる。
【００３３】このような設計基準の例外記載の領域指定
マスクパターンデータを用いたデザインルールチェック
を第１の実施例と同様の処理で行なった場合、以下に説
明するような疑似エラーが発生するという限界がある。
【００３４】図９に示すように領域指定マスクパターン
データに含まれないトランジスタを構成するマスクパタ
ーンデータ上に位置する指定領域データ８０１に跨がる
配線データ２０３は、設計基準例記載のトランジスタ部
以外の配線３０２の間隔が規程値ＲB ２０５の設計基準
違反となるのでデザインルールチェック・エラー（図９
に示すエラーＣ９０１）が発生するが、前記指定領域デ
ータ８０１に跨がる配線データ２０３は指定領域データ
８０１の外部となるので設計基準の例外記載の設計基準
の例外となり、図９に示すエラーＣ９０１は疑似エラー
となる。
【００３５】次に上述の問題点を解決した本発明の第２
の実施の形態について説明する。図１０は本発明の第２
の実施の形態の処理を示すブロック図である。マスクパ
ターンデータ１００１には上述の領域指定マスクパター
ンデータが格納され、領域指定ファイル１００５には上
述の指定領域データ８０１が格納され、設計基準ファイ
ル１００２には第１の実施例と同様に第１の従来例およ
び第２の従来例で疑似エラーが発生していた設計基準例
記載のトランジスタ部以外の配線３０２の間隔が規程値
ＲB ２０５からなるデザインルールが格納されているも
のとして、本発明の第２の実施の形態の動作について説
明する。
【００３６】デザインルールチェック処理１００３は、
第１の実施例のデザインルールチェック処理１０３と同
様の処理を配線データ２０３に対し実施してデザインル
ールチェック・エラーを作業ファイル１００４に出力す
る。
【００３７】次に、疑似エラー判別処理１００６におけ
る処理手順について説明する。
【００３８】図１１は疑似エラー判別処理１００６の処
理手順を示すフローチャートである。
【００３９】図形データ入力１（ステップＳ３０１）か
ら重なり判定（ステップＳ３０３）までは、第１の実施
例の疑似エラー判別処理１０５の図形データ入力１（ス
テップＳ１０１）から重なり判定（ステップＳ１０３）
と同様の処理を行なって、拡散層データ２０１との重な
りが無いデザインルールチェック・エラー（後述、一時
エラー）を求める。例えば、図９に示すエラーＣ９０１
は、前記一時エラーである。
【００４０】次に、図形データ入力３（ステップＳ３０
４）で領域指定ファイル１００５から図８に示した指定
領域データ８０１を入力し、領域内判定（ステップＳ３
０５）で前記一次エラーが指定領域内であるかを前記指
定領域データ８０１と前記一時エラーとの重なりの有無
により求め、前記指定領域データ８０１と重なりがある
前記一時エラーは真のエラーと見なし図形データ出力
（ステップＳ３０６）でデザインルールチェック結果１
００７へ出力し、前記指定領域データ８０１と重なりが
無い前記一時エラーは設計基準の例外記載の設計基準の
例外となるので疑似エラーと見なし疑似エラー非出力
（ステップＳ３０７）でデザインルールチェック結果１
００７へは出力しない。ここで、図９に示すエラーＣ９
０１は、前記指定領域データ８０１と重なりが無いの
で、疑似エラーと見なされてデザインルールチェック結
果１００７へは出力されないことになる。
【００４１】また、設計基準例記載のトランジスタ部の
配線３０１の間隔が規程値ＲA ２０４からなるデザイン
ルールを設計基準ファイル１００２に格納した場合は、
図１１の疑似エラー判別処理１００６の処理手順の説明
図に示した重なり判定ステップＳ３０３における有無の
判断が逆になる以外は上述した本発明の第１の実施の形
態の処理の説明と同様の処理を行なうことで同等の効果
を得ることが出来る。
【００４２】以上説明したように、第２の実施の形態で
は、第１の実施の形態の限界記載の疑似エラーが発生す
るという限界を補うことが出来る。
【００４３】また、上述した本発明の実施の形態の説明
では配線データの間隔におけるデザインルールチェック
について記述したが、配線データの幅におけるデザイン
ルールチェック、および、配線データに限らず他のマス
クパターンデータのデザインルールチェックにおいても
本発明と同様の処理を実施することにより、本発明と同
様の効果を得ることができる。
【００４４】また、上述した本発明の実施の形態におけ
る重なり判定ステップ（Ｓ１０３，Ｓ２０３，Ｓ３０
３）の説明ではデザインルールチェック・エラーとの重
なりの有無を求めるのに拡散層データ２０１を用いてい
るが、拡散層データ２０１以外のマスクパターンデータ
の構成状態によって設計基準が異なるとされる場合にお
いては、前記重なり判定ステップで前記拡散層データ２
０１以外のマスクパターンデータを用いてデザインルー
ルチェック・エラーとの重なりの有無を求めることによ
って本発明と同様の効果を得ることが出来る。
【００４５】
【発明の効果】以上説明したように本発明は、マスクパ
ターンデータとデザインルールチェック・エラー、また
は、マスクパターンデータとデザインルールチェック・
エラーと指定領域データを用いて前記デザインルールチ
ェック・エラーから疑似エラーを取り除いてデザインル
ールチェック結果に出力する疑似エラー判別処理によ
り、一回のデザインルールチェック実行で疑似エラーの
発生を防止することが出来るという効果と、疑似エラー
の発生を防止したことにより、人手による真のエラーで
あるか疑似エラーであるかの判断に要する時間が不要に
なるという効果と、人手による真のエラーであるか疑似
エラーであるかの判断に関する人為的な判断の誤りが発
生しないという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の処理を表すブロッ
ク図である。
【図２】本発明および従来例における設計基準例として
トランジスタ周辺の配線データの間隔の規程値を示す説
明図である。
【図３】本発明および従来例における設計基準例によっ
て配線データが、マスクパターンデータの構成状態によ
ってトランジスタ部の配線とトランジスタ部以外の配線
とに分類されることを示す説明図である。
【図４】本発明の実施の形態におけるデザインルールチ
ェック処理で出力されるデザインルールチェック・エラ
ーの例である。
【図５】本発明の第１の実施の形態における疑似エラー
判別処理の処理手順を示すフローチャートである。
【図６】本発明の第１の実施の形態における疑似エラー
判別処理の説明図である。
【図７】本発明の第１の実施の形態における疑似エラー
判別処理のその他の処理手順を示すフローチャートであ
る。
【図８】設計基準の例外の説明に用いるデザインルール
チェックを行なう領域を指定した場合のマスクパターン
データの例である。
【図９】本発明の説明に用いるマスクパターンデータの
例である。
【図１０】本発明の第２の実施の形態の処理を表すブロ
ック図である。
【図１１】本発明の第２の実施の形態における疑似エラ
ー判別処理の処理手順を示すフローチャートである。
【図１２】第１の従来例を示すブロック図である。
【図１３】本発明および従来例においてデザインルール
チェックの対象にするマスクパターンデータの例であ
る。
【図１４】第１の従来例における領域データ作成処理の
説明図である。
【図１５】第１の従来例におけるデータ分割処理の説明
図である。
【図１６】本発明および従来例のデザインルールチェッ
ク処理の説明図である。
【図１７】第１の従来例の真のエラー、および疑似エラ
ーとなるデザインルールチェック・エラーの例である。
【図１８】第２の従来例を示すブロック図である。
【図１９】第２の従来例２における配線データを修正し
たマスクパターンデータの例である。
【図２０】第２の従来例における疑似エラーとなるデザ
インルールチェック・エラーの例である。
【符号の説明】
１０１ マスクパターンデータ １０２ 設計基準ファイル １０３ デザインルールチェック処理 １０４ 作業用ファイル １０５ 疑似エラー判別処理 １０６ デザインルールチェック結果 ２０１ 拡散層データ ２０２ 端子データ ２０３ 配線データ ２０４ 規格値ＲA ２０５ 規格値ＲB ３０１ トランジスタ部の配線 ３０２ トランジスタ部位外の配線 ４０１ エラーＡ ４０２ エラーＢ ８０１ 指定領域 ９０１ エラーＣ １００１ マスクパターンデータ １００２ 設計基準ファイル １００３ デザインルールチェック処理 １００４ 作業ファイル １００５ 領域指定ファイル １００６ 疑似エラー判別処理 １００７ デザインルールチェック結果 １２０１ マスクパターンデータ １２０２ 領域データ作成処理 １２０３ 領域データ １２０４ データ分割処理 １２０５ 分割データ １２０６ 設計基準ファイル １２０７ デザインルールチェック処理 １２１０ デザインルールチェック結果 １３０１ 間隔規程値未満箇所 １３０２ 設計値ＤA １４０１ 太らせ処理 １４０２ トランジスタ領域 １５０１ トランジスタ部の配線 １５０２ トランジスタ部以外の配線 １５０３ データ分割境界部 １６０１ 辺Ａ １６０２ 辺Ｂ １６０３ 辺Ｃ １６０４ 辺Ｄ １７０１ 疑似エラー １７０２ 真のエラー １８０１ チェック演算制御装置 １８０２ 入力装置 １８０３ マスクパターンデータ １８０４ 設計基準ファイル １８０５ 処理用ファイル １８０６ デザインルールチェック結果 １８０７ 疑似エラー登録ファイル １９０１ 配線データ １９０２ 修正 ２００１ 疑似エラー Ｓ１０１ 図形データ入力１ Ｓ１０２ 図形データ入力２ Ｓ１０３ 重なり判定 Ｓ１０４ 図形データ出力 Ｓ１０５ 疑似エラー非出力 Ｓ２０１ 図形データ入力１ Ｓ２０２ 図形データ入力２ Ｓ２０３ 重なり判定 Ｓ２０４ 図形データ出力 Ｓ２０５ 疑似エラー非出力 Ｓ３０１ 図形データ入力１ Ｓ３０２ 図形データ入力２ Ｓ３０３ 重なり判定 Ｓ３０４ 図形データ入力３ Ｓ３０５ 領域内判定 Ｓ３０６ 図形データ出力 Ｓ３０７ 疑似エラー非出力
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−182399（ＪＰ，Ａ) 特開 平７−20061（ＪＰ，Ａ) 特開 平６−259503（ＪＰ，Ａ) 特開 平５−307587（ＪＰ，Ａ) 特開 平４−27143（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 17/50 ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板の一表面上に形成される能動
    素子および受動素子に対応する半導体集積回路のマスク
    パターンデータが前記半導体集積回路の設計基準に従い
    正しく設計されているか否かを検証する半導体集積回路
    のデザインルールチェック方法において、前記半導体集
    積回路のデザインルールチェック方法で発生したデザイ
    ンルールチェック・エラーデータと前記マスクパターン
    データの前記半導体基板上の対応領域を図形データで示
    した対応領域データとを格納装置に格納し、図形演算処
    理により求めた前記格納されたデザインルールチェック
    ・エラーデータと前記対応領域データとの重なりの有無
    により、前記デザインルールチェック・エラーデータを
    真のエラーと疑似エラーとに判別することを特徴とする
    半導体集積回路のデザインルールチェック方法。
  2. 【請求項２】 第１の図形データ入力により入力した前
    記マスクパターンデータと第２の図形データ入力により
    入力した前記デザインルールチェック・エラーデータと
    を具備し、前記デザインルールチェック・エラーデータ
    が前記マスクパターンデータの前記半導体基板上の対応
    領域内に存在しない場合前記真のエラーと判定し、前記
    デザインルールチェック・エラーデータが前記マスクパ
    ターンデータの前記半導体基板上の対応領域内に存在す
    る場合前記疑似エラーと判別する第１の重なり判定ステ
    ップと、前記真のエラーをデザインルールチェック結果
    に出力する図形データ出力ステップと、前記疑似エラー
    をデザインルールチェック結果に出力しない疑似エラー
    非出力ステップとを有することを特徴とする請求項１記
    載の半導体集積回路のデザインルールチェック方法。
  3. 【請求項３】 前記マスクパターンデータの前記半導体
    基板上の対応領域内に前記デザインルールチェック・エ
    ラーデータが存在する場合真のエラーと判定し前記デザ
    インルールチェック・エラーデータが存在しない場合疑
    似エラーと判別する第２の重なり判定ステップを有する
    ことを特徴とする請求項２記載の半導体集積回路のデザ
    インルールチェック方法。
  4. 【請求項４】 半導体基板の一表面上に形成される能動
    素子および受動素子に対応する半導体集積回路のマスク
    パターンデータが前記半導体集積回路の設計基準に従い
    正しく設計されているか否かを検証する半導体集積回路
    のデザインルールチェック方法において、前記半導体集
    積回路のデザインルールチェックで発生したデザインル
    ールチェック・エラーデータと前記マスクパターンデー
    タの前記半導体基板上の指定領域を図形データで示した
    指定領域データとを格納装置に格納し、図形演算処理に
    より求めた前記格納されたデザインルールチェック・エ
    ラーデータと前記指定領域データとの重なりの有無によ
    り、前記デザインルールチェック・エラーデータを真の
    エラーと疑似エラーとに判別することを特徴とする半導
    体集積回路のデザインルールチェック方法。
  5. 【請求項５】 第１の図形データ入力により入力したマ
    スクパターンデータと第２の図形データ入力により入力
    したデザインルールチェック・エラーデータとを具備
    し、前記デザインルールチェック・エラーデータが前記
    マスクパターンデータの前記半導体基板上の対応領域内
    に存在しない場合一時エラーと判定し、前記デザインル
    ールチェック・エラーデータが前記マスクパターンデー
    タの前記半導体基板上の対応領域内に存在する場合疑似
    エラーと判別する第１の重なり判定ステップと、前記一
    時エラーが前記指定領域内に存在する場合真のエラーと
    判別し、前記指定領域内に存在しない場合疑似エラーと
    判別する領域内判定ステップと、前記真のエラーをデザ
    インルールチェック結果に出力する図形データ出力ステ
    ップと、前記疑似エラーをデザインルールチェック結果
    に出力しない疑似エラー非出力ステップとを有すること
    を特徴とする請求項４記載の半導体集積回路のデザイン
    ルールチェック方法。
  6. 【請求項６】 前記マスクパターンデータの前記半導体
    基板上の対応領域内に前記デザインルールチェック・エ
    ラーデータが存在する場合一時エラーと判定し前記デザ
    インルールチェック・エラーデータが存在しない場合疑
    似エラーと判別する第２の重なり判定ステップを有する
    ことを特徴とする請求項５記載の半導体集積回路のデザ
    インルールチェック方法。
JP7193547A 1995-07-28 1995-07-28 半導体集積回路のデザインルールチェック方法 Expired - Fee Related JP2806831B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7193547A JP2806831B2 (ja) 1995-07-28 1995-07-28 半導体集積回路のデザインルールチェック方法
US08/686,815 US5706295A (en) 1995-07-28 1996-07-26 Method of checking design rules for semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7193547A JP2806831B2 (ja) 1995-07-28 1995-07-28 半導体集積回路のデザインルールチェック方法

Publications (2)

Publication Number Publication Date
JPH0944546A JPH0944546A (ja) 1997-02-14
JP2806831B2 true JP2806831B2 (ja) 1998-09-30

Family

ID=16309886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7193547A Expired - Fee Related JP2806831B2 (ja) 1995-07-28 1995-07-28 半導体集積回路のデザインルールチェック方法

Country Status (2)

Country Link
US (1) US5706295A (ja)
JP (1) JP2806831B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2914316B2 (ja) * 1996-09-24 1999-06-28 日本電気株式会社 デザインルールチェック方法
US6684376B1 (en) * 1997-01-27 2004-01-27 Unisys Corporation Method and apparatus for selecting components within a circuit design database
US6889370B1 (en) * 2000-06-20 2005-05-03 Unisys Corporation Method and apparatus for selecting and aligning cells using a placement tool
US6546532B1 (en) 2000-06-20 2003-04-08 Unisys Corporation Method and apparatus for traversing and placing cells using a placement tool
US6816997B2 (en) * 2001-03-20 2004-11-09 Cheehoe Teh System and method for performing design rule check
US6735749B2 (en) 2002-03-21 2004-05-11 Sun Microsystems, Inc. (Design rule check)/(electrical rule check) algorithms using a system resolution
US6769099B2 (en) 2002-04-12 2004-07-27 Sun Microsystems, Inc. Method to simplify and speed up design rule/electrical rule checks
US6892368B2 (en) * 2002-06-10 2005-05-10 Sun Microsystems, Inc. Patching technique for correction of minimum area and jog design rule violations
US6769103B2 (en) 2002-07-19 2004-07-27 Micron Technology, Inc. Line width check in layout database
US6871332B2 (en) * 2002-07-23 2005-03-22 Sun Microsystems, Inc. Structure and method for separating geometries in a design layout into multi-wide object classes
US6883149B2 (en) * 2002-09-30 2005-04-19 Sun Microsystems, Inc. Via enclosure rule check in a multi-wide object class design layout
US6832360B2 (en) * 2002-09-30 2004-12-14 Sun Microsystems, Inc. Pure fill via area extraction in a multi-wide object class design layout
US6804808B2 (en) * 2002-09-30 2004-10-12 Sun Microsystems, Inc. Redundant via rule check in a multi-wide object class design layout
US6895568B2 (en) 2002-09-30 2005-05-17 Sun Microsystems, Inc. Correction of spacing violations between pure fill via areas in a multi-wide object class design layout
US7007258B2 (en) * 2003-06-13 2006-02-28 Sun Microsystems, Inc. Method, apparatus, and computer program product for generation of a via array within a fill area of a design layout
US7096447B1 (en) 2003-10-15 2006-08-22 Sun Microsystems, Inc. Method and apparatus for efficiently locating and automatically correcting certain violations in a complex existing circuit layout
CN100349158C (zh) * 2004-08-12 2007-11-14 华为技术有限公司 一种从问题数据中提取失效模式的方法及系统
DE102004050028A1 (de) * 2004-10-13 2006-04-20 Infineon Technologies Ag Verfahren zur Verminderung des Auswertungsaufwands bei der Kontrolle von Layoutänderungen bei Halbleiterchips
WO2006127485A2 (en) * 2005-05-20 2006-11-30 Cadence Design Systems, Inc. Method and system for incorporation of patterns and design rule checking
US20100257496A1 (en) * 2008-11-03 2010-10-07 Ferguson John G Design-Rule-Check Waiver
US10089432B2 (en) 2008-11-03 2018-10-02 Mentor Graphics Corporation Rule-check waiver
US11023648B2 (en) 2017-12-12 2021-06-01 Siemens Industry Software Inc. Puzzle-based pattern analysis and classification

Also Published As

Publication number Publication date
JPH0944546A (ja) 1997-02-14
US5706295A (en) 1998-01-06

Similar Documents

Publication Publication Date Title
JP2806831B2 (ja) 半導体集積回路のデザインルールチェック方法
JP2914316B2 (ja) デザインルールチェック方法
US6275971B1 (en) Methods and apparatus for design rule checking
US20040024740A1 (en) Method and system for validating data submitted to a database application
US6735749B2 (en) (Design rule check)/(electrical rule check) algorithms using a system resolution
JP3241010B2 (ja) 半導体製造プロセスの光近接効果補正方法
JP2002122978A (ja) マスクデータの検証方法および検証プログラムを記録したコンピュータ読み取り可能な記録媒体
JP4133047B2 (ja) 補正マスクパターン検証装置および補正マスクパターン検証方法
US7509616B2 (en) Integrated circuit layout design system, and method thereof, and program
US7073142B2 (en) Wiring diagram verifying method, program, and apparatus
US20080201685A1 (en) Minimizing Number of Masks to be Changed When Changing Existing Connectivity in an Integrated Circuit
US6397377B1 (en) Method of performing optical proximity corrections of a photo mask pattern by using a computer
JP3019032B2 (ja) 半導体集積回路のレイアウトデータにおけるデザインルールチェック方法および該方法を実施するための装置
JP3117908B2 (ja) ガードリング設計装置
US20050240884A1 (en) Via spacing violation correction method, system and program product
JPH06349947A (ja) 半導体集積回路装置のマスクパターン設計方法および設計装置
US8413082B2 (en) Method for designing masks used to form electronic components
JP2009130228A (ja) レイアウト設計方法、レイアウト設計プログラム、及びレイアウト設計装置
JP2002006477A (ja) フォトマスクのパターン形状補正方法および補正されたフォトマスク
JP2535411B2 (ja) 図形処理方法
JP3320401B2 (ja) 半導体装置の製造方法
JPH04111447A (ja) 半導体集積回路のマスクパターンデータ処理装置
JPH03227047A (ja) レイアウト作成方法
JP3095307B2 (ja) 電気部品自動配置装置及び電気部品の自動配置方法
JPH08171580A (ja) レイアウト検証方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980616

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees