JP2914316B2 - デザインルールチェック方法 - Google Patents

デザインルールチェック方法

Info

Publication number
JP2914316B2
JP2914316B2 JP8251152A JP25115296A JP2914316B2 JP 2914316 B2 JP2914316 B2 JP 2914316B2 JP 8251152 A JP8251152 A JP 8251152A JP 25115296 A JP25115296 A JP 25115296A JP 2914316 B2 JP2914316 B2 JP 2914316B2
Authority
JP
Japan
Prior art keywords
error
data
design rule
rule check
design
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8251152A
Other languages
English (en)
Other versions
JPH1098107A (ja
Inventor
恭 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8251152A priority Critical patent/JP2914316B2/ja
Priority to US08/932,960 priority patent/US6078737A/en
Publication of JPH1098107A publication Critical patent/JPH1098107A/ja
Application granted granted Critical
Publication of JP2914316B2 publication Critical patent/JP2914316B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体集積回路等の
製造において、マスクパターンデータが設計基準に従い
正しく設計されているか検証するデザインルールチェッ
クに関し、特にデザインルールチェックエラーを判定出
力し、マスクパターンデータの修正等に利用するための
するデザインルールチェック方法に関する。
【０００２】
【従来の技術】半導体集積回路の製造においては、作製
したマスクパターンデータが所定のデザインルールに適
合するか否かを実際の半導体集積回路の製造に先立って
検証する必要がある。この場合、マスクパターンデータ
の同一箇所に一つの設計基準が存在する場合には、この
設計基準を満たさないエラーがそのまま出力されるが、
同一箇所に複数の設計基準が存在する場合にはこれらの
設計基準を満たさない複数のエラーが競合して出力され
ることになり、正しい検証結果を得ることが難しいもの
となる。このようなマスクパターンデータの同一箇所に
複数の設計基準が存在する例を図３（ａ）に示す。この
例では、ボンディング・パッド周辺の配線データ２０１
の間隔の規定値で説明する。また、図３（ｂ）は配線デ
ータ２０１が、ボンディング・パッド部３０３によって
パッド部の配線３０１とパッド部以外の配線３０２に分
類されることを示す説明図である。
【０００３】図３（ａ），（ｂ）において、パッド開口
データ２０２はボンディング・パッドを構成するマスク
パターンデータの一部である。配線データ２０１上にパ
ッド開口データ２０２を形成することによりボンディン
グ・パッド部３０３が構成され、このボンディング・パ
ッド部３０３内部の配線データ２０１はパッド部の配線
３０１に、ボンディング・パッド部３０３外部の配線デ
ータ２０１はパッド部以外の配線３０２にそれぞれ分類
される。また、ボンディング・パッド周辺の配線データ
２０１における設計基準では、パッド部の配線３０１と
パッド部以外の配線３０２との間隔の規程値において通
常は規程値ＲＢ２０４とし、ボンディング・パッド周辺
のパッド部以外の配線３０２を含むマスクパターンデー
タを高密度に配置する場合は規程値ＲA ２０３としてい
る。ここで規程値ＲA ２０３は規程値ＲB ２０４よりも
小さな値となっている。すなわち、規程値ＲA ２０３＜
規程値ＲB ２０４である。
【０００４】このような、設計基準例に基づいて、従来
では同一箇所に複数の設計基準が存在し、複数のエラー
が競合する場合における従来のデザインルールチェック
方法を説明する。従来では３つの方法が提案されてい
る。
【０００５】第１の従来方法は、図４に示すように、マ
スクパターンデータ５０１を入力して領域データ５０３
を出力する領域データ作成処理５０２と、マスクパター
ンデータ５０１と領域データ５０３を入力して分割デー
タ５０５を出力するデータ分割処理５０４と、パッド部
の配線３０１とパッド部以外の配線３０２との間隔の規
定値である規程値ＲＡ２０３からなるデザインルールを
格納した設計基準Ａ５０６と分割データ５０５とを入力
してデザインルールチェック結果５１０を出力するデザ
インルールチェック処理５０７と、パッド部の配線３０
１とパッド部以外の配線３０２との間隔のもう一つの規
定値である規程値ＲＢ２０４からなるデザインルールを
格納した設定基準Ｂ５０８と分割データ５０５とを入力
してデザインルールチェック結果５１０を出力するデザ
インルールチェック処理５０９を有している。
【０００６】ここで、図５はマスクパターンデータ５０
１に格納されているマスクパターンデータの例で、ボン
ディングパッド部３０３内部の配線データ２０１とボン
ディング・パッド部３０３外部の配線データ２０１との
間隔は設計値ＤＡ６０１と設計値ＤＢ６０２であり、設
計値ＤＡ６０１は設計基準例記載の規程値ＲＡ２０３よ
りも小さな値（設計値ＤＡ６０１＜規程値ＲＡ２０３）
としてあり、設計値ＤＢ６０２は規程値ＲＢ２０３より
も大きな値でかつ規程値ＲＢ２０４よりも小さな値（規
程値ＲＡ２０３＜設計値ＤＢ６０２＜規程値ＲＢ２０
４）となっている。
【０００７】この第１の従来方法では、先ず、領域デー
タ作成処理５０２でマスクパターンデータ５０１からボ
ンディングパッド構成に用いるパッド開口データ２０２
を入力し、図６に示すようにパッド開口データ２０２の
太らせ処理７０１を図形演算処理を用いて行いパッド領
域７０２を作成して領域データ５０３へ出力する。次
に、データ分割処理５０４でマスクパターンデータ５０
１から入力した配線データ２０１と、領域データ５０３
から入力したパッド領域７０２を領域データ５０３と配
線データ２０１の論理和を図形演算処理を用いて求めて
作成したパッド部の配線３０１と、配線データ２０１か
ら領域データ５０３の論理差を図形演算処理を用いて求
めて作成したパッド部以外の配線３０２を分割データ５
０５へ出力する。
【０００８】次に、デザインルールチェック処理５０７
について設計基準Ａ５０６に格納されているパッド部の
配線３０１とパッド部以外の配線３０２との間隔の規定
値である規程値ＲＡ２０３からなるデザインルールと分
割データ５０５に格納されているパッド部の配線３０１
とパッド部以外の配線３０２との場合で説明すると、図
７に示すようにパッド部の配線３０１とパッド部以外の
配線３０２との間隔が規程値ＲＡ２０３未満となる箇所
の辺データ（辺Ａ８０１と辺Ｂ８０２）を求めて対をな
す辺Ａ８０１と辺Ｂ８０２の頂点を結んだ多角形データ
をデザインルールチェックエラー（エラーＡ９０１）と
してデザインルールチェック結果５１０へ出力してい
た。
【０００９】また、デザインルールチェック処理５０９
では、パッド部の配線３０１とパッド部以外の配線３０
２との間隔のもう一つの規定値である規程値ＲＢ２０４
からなるデザインルールを格納した設計基準Ｂ５０８を
除いて、前述したデザインルールチェック処理５０７と
同様の処理を行っており、図７に示すようにパッド部の
配線３０１とパッド部以外の配線３０２との間隔が規程
値ＲＢ２０４未満となる箇所の辺データ（辺Ａ８０１と
辺Ｂ８０２、辺Ｃ８０３、辺Ｄ８０４）を求めて、対を
なす辺Ａ８０１と辺Ｂ８０２および辺Ｃ８０３と辺Ｄ８
０４の頂点を結んだ多角形データをデザインルールチェ
ック・エラー（エラーＢ９０２、エラーＢ９０３）とし
てデザインルールチェック結果５１０へ出力していた。
【００１０】図８は前記したようにデザインルールチェ
ック結果５１０へ出力されるデザインルールエラーの例
で、エラーＡ９０１はデザインルールチェック処理５０
７で出力されるデザインルールエラーを示し、エラーＢ
９０２およびエラーＢ９０３はデザインルールチェック
処理５０９で出力されるデザインルールエラーを示して
いる。図９（ａ），（ｂ）は図８に示すデザインルール
エラーの内訳の説明図で、図９（ａ）はパッド部の配線
３０１とパッド部以外の配線３０２との間隔の規定値で
ある規程値ＲＡ２０３によるデザインルールエラー（エ
ラーＡ９０１）を示し、図９（ｂ）はパッド部の配線３
０１とパッド部以外の配線３０２との間隔のもう一つの
規定値である規程値ＲＢ２０４によるデザインルールエ
ラー（エラーＢ９０２およびエラーＢ９０３）を示して
いる。
【００１１】次に、デザインルールチェック結果５１０
に出力されたデザインルールチェック・エラーが真のエ
ラーであるか疑似エラーであるかの判断は、前述設計基
準例と図６で示したマスクパターンの例とデザインルー
ルチェック結果５１０（図９）を比較参照して人手によ
り行っていた。図５に示したマスクパターンの例から、
エラーＡ９０１は図７に示した辺Ａ８０１と辺Ｂ８０２
の間隔が設計値ＤＡ６０１で規程値ＲＡ２０３未満であ
るので真のエラーと判断でき、エラーＢ９０３は図７に
示した辺Ｃ８０３と辺Ｄ８０４の間隔が設計値ＤＢ６０
２で規程値ＲＢ２０４未満であるので真のエラーと判断
できる。また、エラーＢ９０２は図７に示した辺辺Ａ８
０１と辺Ｂ８０２の間隔が設計値ＤＡ６０１で規程値Ｒ
Ｂ２０４未満であるので本来真のエラーとして扱われる
べきであるが、真のエラーと判断した前述のエラーＡ９
０１と同一箇所（辺辺Ａ８０１辺Ｂ８０２）で重複して
発生しており、かつ前述のエラーＡ９０１によりマスク
パターン上のエラー箇所は特定できるので、エラーＢ９
０２は真のエラーとして扱う必要がなくなるため、エラ
ーＢ９０２は疑似エラーの一種と判断される。
【００１２】第２の従来方法は、図１０に示すように入
力装置１２０２と設計基準ファイル１２０４とマスクパ
ターンデータ１２０３を入力とし、処理データ１２０５
と疑似エラー登録ファイル１２０７を入出力とし、デザ
インルールチェック結果１２０６を出力とするチェック
演算制御装置１２０１を有している。例えば、特開平４
−３６８６６号公報。ここで、第１の従来方法と同様
に、マスクパターンデータ１２０３には図６に示したマ
スクパターンデータが格納されているものとし、設計基
準ファイル１２０４には設計基準例記載のパッド部の配
線３０１とパッド部以外の配線３０２との間隔の規定値
を規定値ＲＡ２０３および規程値ＲＢ２０４からなるデ
ザインルールが格納されているものとして、第２の従来
方法について説明する。
【００１３】初回のデザインルールチェック時は、第１
の従来方法のデザインルールチェック方法と同様の処理
をチェック演算制御装置１２０１で実行してデザインル
ールチェックエラーを処理データ１２０５に出力し、初
回のデザインルールチェックでは疑似エラー登録ファイ
ル１２０７の指定は行わないので、処理データ１２０５
の内容はそのままデザインルールチェック結果１２０６
に出力される。次に、デザインルールチェック結果１２
０６に出力されたデザインルールチェックエラーが真の
エラーであるか疑似エラーであるかを人手により判断し
て、疑似エラーであると判断されたデザインルールチェ
ックエラー（例えば、図８及び図９（ｂ）に示すエラー
Ｂ９０２）は入力装置１２０２で人手により疑似エラー
の内容を疑似エラー登録ファイル１２０７に書込み登録
し、真のエラーであると判断されたデザインルールチェ
ックエラー（例えば、図８および図９（ａ）に示すエラ
ーＡ９０１）はマスクパターンデータの修正を人手によ
り行う。
【００１４】二回目のデザインルールチェック時は、初
回のデザインルールチェック時に真のエラーを修正した
マスクパターンデータをマスクパターンデータ１２０３
に格納し、初回のデザインルールチェック時に登録した
疑似エラー登録ファイル１２０７を指定して、第１の従
来方法のデザインルールチェック方法と同様の処理をチ
ェック演算制御装置１２０１で実行してデザインルール
チェックエラーを処理データ１２０５に出力するが、疑
似エラー登録ファイル１２０７が指定されているので、
チェック演算制御装置１２０１では、処理データ１２０
５から疑似エラー登録ファイル１２０７に登録されてい
る内容を取り除いて残ったデザインルールチェックエラ
ーをデザインルールチェック結果１２０６に出力する。
【００１５】ここで、初回のデザインルールチェック時
に発生した真のエラーはマスクパターンデータの修正が
正しく行われているとすれば、二回目のデザインルール
チェックで処理データ１２０５に出力されたデザインル
ールチェックエラーには真のエラーは含まれず、初回の
デザインルールチェック時に疑似エラー登録ファイル１
２０７に登録された疑似エラーと同一の疑似エラーが含
まれていることになるので、二回目のデザインルールチ
ェックでは初回のデザインルールチェック時に発生した
疑似エラーのないデザインルールチェック結果１２０６
を得られる。
【００１６】第３の従来方法は、図１１に示すようにマ
スクパターンデータ１５０１と設計基準ファイル１５０
２を入力としてデザインルールチェックエラーを作業フ
ァイル１５０４に出力するデザインルールチェック処理
１５０３を有し、前記マスクパターンデータ１５０１と
前記作業ファイル１５０４を入力としてデザインルール
チェックエラーをデザインルールチェック結果１５０６
に出力する疑似エラー判別処理１５０５を有している。
例えば、特願平７−１９３５４７号公報。ここで、第１
の従来方法と同様に、マスクパターンデータ１５０１に
は図５に示したマスクパターンデータが格納されている
ものとし、設計基準ファイル１５０２には設計基準例記
載のパッド部の配線３０１とパッド部以外の配線３０２
との間隔の規定値の規程値ＲＡ２０３および規程値ＲＢ
２０４からなるデザインルールが格納されているものと
して、第３の従来方法の動作について説明する。
【００１７】まず、デザインルールチェック処理１５０
３は、第１の従来方法で説明したデザインルールチェッ
ク処理５０７およびデザインルールチェック処理５０９
と同様の処理をパッド部の配線３０１とパッド部以外の
配線３０２とに対して実施し、デザインルールチェック
エラー（例えば、図８に示すエラーＡ９０１、エラーＢ
９０２、エラーＢ９０３）を求めて、前記デザインルー
ルチェックエラーを作業ファイル１５０４に出力する。
次に、疑似エラー判別処理１５０５は、作業ファイル１
５０４に格納されているデザインルールチェックエラー
を図形データとして読み込んで前記デザインルールチェ
ックエラーとマスクパターンデータ１５０１に格納され
ているマスクパターンデータとの重なりの有無を図形演
算処理で求め、前記重なりの有無によって前記デザイン
ルールチェックエラー（例えば、図８に示すエラーＡ９
０１、エラーＢ９０２、エラーＢ９０３）の内から真の
エラーと疑似エラーとを判別して、真のエラーのみをデ
ザインルールチェック結果１５０６を出力することによ
り、疑似エラーのないデザインルールチェック結果１５
０６を得られる。
【００１８】
【発明が解決しようとする課題】以上の第１から第３の
従来方法では、それぞれ次のような問題が生じている。
第１の従来のデザインルールチェック方法では、同一箇
所で重複して発生するデザインルールチェックエラーを
真のエラーであるか疑似エラーの一種であるかを人手に
より判断しているが、これにより、重複して発生するデ
ザインルールチェック・エラーの個数分だけ人手により
真のエラーまた疑似エラーであるかを判断する時間が必
要になり、しかも人為的な判断誤りが発生するという問
題がある。
【００１９】第２の従来のデザインルールチェック方法
では、初回のデザインルールチェック時で発生した疑似
エラーを登録して二回目のデザインルールチェック時に
前記疑似エラーを取り除く処理を行うため、一回のデザ
インルールチェック実行では疑似エラーの発生防止がで
きず、最低でも二回のデザインルールチェック実行が必
要になる。また、二回目のデザインルールチェック時
に、初回のデザインルールチェック時に真のエラーを修
正すると共に、図１２に示すように初回のデザインルー
ルチェック時において疑似エラーが発生していた配線デ
ータ２０１を修正１３０２し、配線データ１３０１とし
たマスクパターンデータをレイアウトファイル１２０３
に格納して二回目のデザインルールチェックを実行した
場合において、初回のデザインルールチェック時に発生
した疑似エラー（例えば、図８および図９（ｂ）に示す
エラーＢ９０２）と、二回目のデザインルールチェック
時発生したデザインルールチェックエラー、例えば、図
１３に示す疑似エラー１４０１は一致しないので、二回
目のデザインルールチェックで処理データ１２０５に出
力されたデザインルールチェックエラーから疑似エラー
登録ファイル１２０７に登録された疑似エラーは取り除
かれず、デザインルールチェック結果１２０６に疑似エ
ラー１４０１として出力されることになる。このため、
疑似エラーの発生を防止することができず、同一箇所で
重複して発生するデザインルールチェックエラーを真の
エラーであるか疑似エラーの一種であるかを人手により
判断することが必要となり、これにより、重複して発生
するデザインルールチェックエラーの個数分だけ人手に
より真のエラーまたは疑似エラーであるかを判断する時
間が必要で、かつ人為的な判断誤りが発生するという第
１の従来方法と同様な問題がある。
【００２０】第３の従来のデザインルールチェック方法
では、疑似エラー判別処理１５０５において、デザイン
ルールチェックエラーとマスクパターンデータ１５０１
との重なりの有無を求めて疑似エラーを判別するため、
例えば図８に示すエラーＡ９０１とエラーＢ９０２は同
一箇所で発生しているので前記判別では等価に扱われる
ことになり、エラーＡ９０１を真のエラーと判別する処
理では本来疑似エラーと見なされるべきエラーＢ９０２
も真のエラーと誤って判断されてデザインルールチェッ
ク結果１５０６へ出力されてしまい、疑似エラーの発生
を防止することができない。このため、同一箇所で重複
して発生するデザインルールチェックエラーを真のエラ
ーであるか疑似エラーの一種であるかを人手により判断
することが必要になり、これにより、重複して発生する
デザインルールチェックエラーの個数分だけ人手より真
のエラーまたは疑似エラーであるかを判断する時間が必
要で、かつ人為的な判断誤りが発生するという前記した
各従来方法と同様な問題がある。
【００２１】本発明の目的は、擬似エラーの発生を防止
するとともに、人手によるエラー判断を不要としたデザ
インルールチェック方法を提供することにある。
【００２２】
【課題を解決するための手段】本発明のデザインルール
チェック方法では、規定値Ａに対するデザインルールチ
ェックで発生したデザインルールチェックエラーＡをエ
ラーデータＡとして格納装置に格納し、規定値Ｂに対す
るデザインルールチェックで発生したデザインルールチ
ェックエラーＢをエラーデータＢとして格納装置に格納
し、かつ図形演算処理を施すことにより求めた前記エラ
ーデータＡと前記エラーデータＢとの重なりの有無によ
って前記デザインルールチェックエラーＡおよび前記デ
ザインルールチェックエラーＢの内から真のエラーを判
別して第一エラーとし、疑似エラーまたは真のエラーに
準じるエラーを判別して第二エラーとすることを特徴と
する。そして、規定値Ａが規定値Ｂよりもマスクパター
ン設計上の優先度が高い場合、エラーデータＡとエラー
データＢとの重なりが有る場合は、エラーデータＡに対
応するデザインルールチェックエラーＡを第一エラーに
かつエラーデータＢに対応するデザインルールチェック
エラーＢを第二エラーに判定し、前記重なりが無い場合
はエラーデータＢに対応するデザインルールチェックエ
ラーＢを第一エラーに判定する。
【００２３】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は本発明の一実施例の処理をそ
の工程に準じて表すブロック図である。この実施形態で
は、従来技術で説明した場合と同様に、パッド部とパッ
ド部以外の配線にかかわるマスクパターンデータのデザ
インルールチェックに本発明を適用した例を示してい
る。すなわち、マスクパターンデータ１０１には、前記
した従来技術と同様に図６に示したマスクパターンデー
タが格納される。設計基準Ａ１０２には設計基準例記載
のパッド部の配線３０１とパッド部以外の配線３０２と
の間隔が規定値ＲＡ２０３からなるデザインルールが格
納される。設計基準Ｂ１０５には従来技術において疑似
エラーと見なせるデザインルールチェックエラーが発生
していた設計基準例記載のパッド部の配線３０１とパッ
ド部以外の配線３０２との間隔が規定値ＲＢ２０４から
なるデザインルールが格納されているものとする。
【００２４】先ず、領域データ作成処理５０２からデザ
インルールチェック処理１０３およびデザインルールチ
ェック処理１０６までは、従来技術１と同様の処理を実
施する。すなわち、マスクパターンデータ１０１を入力
して領域データ５０３を出力する領域データ作成処理５
０２と、マスクパターンデータ１０１と領域データ５０
３を入力して分割データ５０５を出力するデータ分割処
理５０４と、第１の規程値ＲＡからなるデザインルール
を格納した設計基準Ａ１０２と分割データ５０５とを入
力するデザインルールチェック処理１０３と、第２の規
程値ＲＢからなるデザインルールを格納した設定基準Ｂ
１０５と分割データ５０５とを入力するデザインルール
チェック処理１０６を有している。さらに、デザインル
ールチェック処理１０３で出力される第１の規定値ＲＡ
２０３によるデザインルールチェックエラー、例えば図
８および図９（ａ）のエラーＡ９０１はエラーＡとして
作業ファイルＡ１０４へ出力し、デザインルールチェッ
ク処理１０６で出力される第２の規定値ＲＢ２０４によ
るデザインルールチェックエラー、例えば図８および図
９（ｂ）のエラーＢ９０２およびエラーＢ９０３）はエ
ラーＢとして作業ファイルＢ１０７に出力する。
【００２５】次に、エラー判別処理１０８における処理
手順について説明する。図２はエラー判別処理１０８の
処理手順を示すフローチャートである。先ず、前処理に
続いて、図形データ入力１ステップＳ１０１において作
業ファイルＡ１０４から前記エラーＡを入力し、図形デ
ータ入力２ステップＳ１０２において作業ファイルＢ１
０７から前記エラーＢを入力する。次に、データの有無
ステップＳ１０３で前記エラーＡおよび前記エラーＢが
共に無い場合は、データ無しと判断してデータ非出力ス
テップＳ１０４を経由して後処理へ続き、デザインルー
ルチェック結果１０９へのデザインルールチェックエラ
ーの出力は行わない。
【００２６】一方、前記データの有無ステップＳ１０３
でデータ有りの場合には、重なり判定ステップＳ１０５
で前記エラーＡと前記エラーＢとの重なりの有無を求
め、前記エラーＡと前記エラーＢとの重なりが有る場合
には前記エラーＡ、例えば図８および図９（ａ）のエラ
ーＡ９０１を真のエラーとしての第一エラーと見なして
図形データ出力１ステップＳ１０６によりデザインルー
ルチェック結果１０９へ出力し、前記エラーＢ、例えば
図８および図９（ｂ）のエラーＢ９０２は擬似のエラー
としての第二エラーと見なしてデザインルールチェック
結果１０９への出力は行わない。また、前記エラーＡと
前記エラーＢとの重なりが無い場合には前記エラーＢ、
例えば図８および図９（ａ）のエラーＢ９０３を第一エ
ラーと見なして図形データ出力２ステップＳ１０７によ
りデザインルールチェック結果１０９へ出力する。な
お、前記エラーＡと前記エラーＢとの重なりが無い場合
には、設計基準例記載の通り規定値Ａ２０３＜規定値Ｂ
２０４であるので、該当箇所に前記エラーＡは存在しな
い。
【００２７】ここで、表１、表２はエラー判別処理１０
８の各ステップＳ１０１〜Ｓ１０３，Ｓ１０５〜Ｓ１０
７で用いる図形データ格納メモリの構造を示す一例であ
り、データの有無フラグと座標データと第一エラーフラ
グからなる列構造を有し、前記列構造を図形データの個
数＋１行の行構造を有している。
【表１】
【表２】
【００２８】表１、表２で示す図形データ格納メモリ
（ａ．メモリＡ、および、ｂ．メモリＢ）は、次に示す
列構造になっている。データの有無フラグは、図形デー
タが有る場合を「１」で示し、前記図形データ格納メモ
リの終了およびデータが無い場合を「０」で示す。座標
データは前記図形データが持つ全ての頂点の座標値
を（）カッコの内側に、かつ前記図形データの辺が結ば
れる順番に従って、“：”コロンで区切り、かつ前記頂
点の座標値のＸ座標値とＹ座標値を“，”カンマで区切
って示す。第一エラーフラグは、前記図形データが第一
エラーである場合を「１」で示し、第一エラーでない場
合を「０」で示す。
【００２９】前記ａ．メモリＡは作業ファイルＡ１０４
に格納されているエラーＡを図形データ入力１ステップ
Ｓ１０１で入力して前記図形データ格納メモリ上に配置
した状態（例えば図８および図９（ａ）のエラーＡ９０
１が第一行目）を示しており、またｂ．メモリＢは作業
ファイルＢ１０７に架空されていエラーＢを図形データ
入力２ステップＳ１０２で入力して前記図形データ格納
メモリ上に配置した状態（例えば図８および図９（ｂ）
のエラーＢ９０２が第一行目、エラーＢ９０３が第二行
目）を示しており、ａ．メモリＡとｂ．メモリＢ共に前
記入力の直後は第一エラーフラグを「１」とし、最終行
は前記図形データ格納メモリの終了を示す為にデータの
有無フラグを「０」としている。
【００３０】そして、データの有無ステップＳ１０３で
は、ａメモリＡとｂ．メモリＢの両方において、第一行
目の前記データの有無フラグが共に「０」であるかによ
り、データ無しと判断する。また、重なり判定ステップ
Ｓ１０５では、ａ．メモリＡとｂ．メモリＢから一組の
座標データ（例えば、ａ．メモリＡの第一行目の座標デ
ータとｂ．メモリＢの第一行目の座標データ）を取込
み、ａ．メモリＡの座標データ中の全ての頂点の座標値
がｂ．メモリＢの座標データの各頂点の座標値で示され
る領域内にある場合は重なり有りと判断してｂ．メモリ
Ｂの座標データに対応する行の第一エラーフラグを
「０」に変更することによって、重なり判別の処理を実
現できる。同処理をａ．メモリＡとｂ．メモリＢの座標
データの重複無い全ての組み合わせで実施することによ
り、前記図形データ格納メモリ上の全ての図形データに
対して重なり判別の処理を行う。
【００３１】さらに、図形データ出力１ステップＳ１０
６および図形データ出力２ステップＳ１０７では、前記
図形データ格納メモリの第一エラーフラグが「１」で、
かつ前記データの有無フラグが「１」である行に対応す
る座標データを図形データとしてデザインルールチェッ
ク結果１０９へ出力する。
【００３２】なお、この説明では重なり有りと判断する
のにａ．メモリＡの座標データ中の全ての頂点の座標値
がｂ．メモリＢの座標データの各頂点の座標値で示され
る領域内にある場合としているが、採用する設計基準に
よってａ．メモリＡの座標データの各頂点の座標値で示
される領域がｂ．メモリＢの座標データの各頂点の座標
値で示される領域の一部と重なる場合でも重なり有りと
できる場合においては、ａ．メモリＡの座標データ中の
頂点の座標値の１個以上がｂ．メモリＢの座標データの
各頂点の座標値で示される領域内にある場合に重なり有
りと判断することにより、前記した場合と同様の効果を
得ることができる。
【００３３】なお、本発明は前記した実施形態にかかわ
らず、次のように構成することも可能である。第１に、
前記エラー判別処理１０８ではデータの有無ステップＳ
１０３を有しているが、図形データ出力ステップ１，２
Ｓ１０６，Ｓ１０７において出力すべきデータが存在
しない場合にデザインルールチェック結果への出力を行
わない処理が可能な場合は、データの有無ステップＳ１
０３およびデータ非出力ステップＳ１０４を省略しても
前記と同様の効果を得ることができる。
【００３４】第２に、前記した実施形態では、パッド部
の配線データを求めるのにパッド開口データを用いてい
るが、他のマスクパターンデータによりパッド部の配線
データを求めることが可能な場合は、前記他のマスクパ
ターンデータを用いて本発明と同様の処理を実施するこ
とにより、前記と同様の効果を得ることができる。
【００３５】第３に、前記した実施形態では、配線デー
タの間隔におけるデザインルールチェックについて記述
したが、配線データの幅におけるデザインルールチェッ
ク、および、ボンディング・パッド部における配線デー
タに限らず他のマスクパターンデータのデザインルール
チェックにおいてもマスクパターンデータ上の同一箇所
で複数の設計基準が存在する場合においては、前記と同
様の処理を実施することにより、前記と同様の効果を得
ることができる。
【００３６】第４に、前記実施形態では、重なり判定ス
テップＳ１０５の説明において重なりの有りの場合エラ
ーＡを第一エラーと見なしているが、採用する設計基準
によってエラーＢが真のエラーとされる場合は、エラー
Ｂを第一エラーと見なしてエラーＡを第二エラーと見な
す様に図形データ出力１ステップＳ１０６を変更するこ
とによって同様の効果を得ることができる。
【００３７】第５に、前記実施形態では、マスクパター
ンデータをデータ分割処理を用いて分割した後にデザイ
ンルールチェック処理を行っているが、マスクパターン
データの構成および採用する設計基準によってデータ分
割処理が不要な場合（例えば、パッド部の配線とパッド
部以外の配線がマスクパターンデータ上で異なるデータ
として構成されている）は、領域データ作成処理５０２
およびデータ分割処理５０４を省略して、デザインルー
ルチェック処理１０３，１０６の入力にマスクパターン
データ１０１を用いて同様の処理を実施することによ
り、前記と同様の効果を得ることができる。
【００３８】
【発明の効果】以上説明したように本発明は、規定値Ａ
に対するデザインルールチェックで発生したデザインル
ールチェックエラーＡをエラーデータＡとして格納装置
に格納し、規定値Ｂに対するデザインルールチェックで
発生したデザインルールチェックエラーＢをエラーデー
タＢとして格納装置に格納し、かつ図形演算処理を施す
ことにより求めた前記エラーデータＡと前記エラーデー
タＢとの重なりの有無によって前記デザインルールチェ
ックエラーＡおよび前記デザインルールチェックエラー
Ｂの内から真のエラーを判別して第一エラーとし、疑似
エラーまたは真のエラーに準じるエラーを判別して第二
エラーとしているので、第一エラーをデザインルールチ
ェック結果に出力することで、一回のデザインルールチ
ェック実行で疑似エラーの発生を防止することができ
る。また、疑似エラーの発生を防止したことにより、人
手による真のエラーであるか疑似エラーであるかの判断
に要する時間が不要になり、しかも人手による真のエラ
ーであるか疑似エラーであるかの判断に関する人為的な
判断の誤りが発生しないという効果がある。
【図面の簡単な説明】
【図１】本発明の実施形態の処理を工程に準じて示すブ
ロック図である。
【図２】本発明の実施形態におけるエラー判別処理の処
理手順を示すフローチャートである。
【図３】設計基準例としてボンディングパッド周辺の配
線データの間隔の規定値と、配線データがパッド部とパ
ッド部以外の配線とに分類されることを示す図である。
【図４】第１の従来方法を説明するためのブロック図で
ある。
【図５】デザインルールチェックの対象にするマスクパ
ターンデータの例である。
【図６】領域データ作成処理を説明するための図であ
る。
【図７】デザイルルールチェック処理を説明するための
図である。
【図８】デザインルールチェックエラーを説明するため
の図である。
【図９】図８のデザインルールチェックエラーの内訳を
説明するための図である。
【図１０】第２の従来方法を説明するためのブロック図
である。
【図１１】第３の従来方法を説明するためのブロック図
である。
【図１２】第２の従来方法における配線データを修正し
たマスクパターンデータを説明するための図であある。
【図１３】第２の従来方法における擬似エラーとなるデ
ザインルールチェックエラーを示す図である。
【符号の説明】
１０１ マスクパターンデータ １０２ 設計基準Ａ １０３ デザインルールチェック処理 １０４ 作業用ファイルＡ １０５ 設計基準Ｂ １０６ デザインルールチェック処理 １０７ 作業用ファイルＢ １０８ エラー判別処理 １０９ デザインルールチェック結果 ２０１ 配線データ ２０２ パッド開口データ ２０３ 規格値ＲＡ ２０４ 規格値ＲＢ ３０１ パッド部の配線 ３０２ パッド部以外の配線 ３０３ ボンディングパッド部 Ｓ１０１ 図形データ入力１ Ｓ１０２ 図形データ入力２ Ｓ１０３ データの有無 Ｓ１０４ エラー非出力 Ｓ１０５ 重なり判定 Ｓ１０６ 図形データ出力１ Ｓ１０７ 図形データ出力２
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−360273（ＪＰ，Ａ) 特開 平８−101859（ＪＰ，Ａ) 特開 平７−105251（ＪＰ，Ａ) 特開 平４−122048（ＪＰ，Ａ) 特開 平４−282769（ＪＰ，Ａ) 特開 平４−313163（ＪＰ，Ａ) 特開 平５−242196（ＪＰ，Ａ) 特開 平６−259503（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/82 G06F 17/50 H01L 21/66

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体集積回路のマスクパターンデータ
    が設計基準に従い正しく設計されているか検証するデザ
    インルールチェックにおいて、規定値Ａに対するデザイ
    ンルールチェックで発生したデザインルールチェックエ
    ラーＡをエラーデータＡとして格納装置に格納し、規定
    値Ｂに対するデザインルールチェックで発生したデザイ
    ンルールチェックエラーＢをエラーデータＢとして格納
    装置に格納し、かつ図形演算処理を施すことにより求め
    た前記エラーデータＡと前記エラーデータＢとの重なり
    の有無によって前記デザインルールチェックエラーＡお
    よび前記デザインルールチェックエラーＢの内から真の
    エラーを判別して第一エラーとし、疑似エラーまたは真
    のエラーに準じるエラーを判別して第二エラーとするこ
    とを特徴とするデザインルールチェック方法。
  2. 【請求項２】 判別された第一エラーをデザインルール
    チェック結果に出力することを特徴とする請求項１記載
    のデザインルールチェック方法。
  3. 【請求項３】 規定値Ａが規定値Ｂよりもマスクパター
    ン設計上の優先度が高い場合、エラーデータＡとエラー
    データＢとの重なりが有る場合は、エラーデータＡに対
    応するデザインルールチェックエラーＡを第一エラーに
    かつエラーデータＢに対応するデザインルールチェック
    エラーＢを第二エラーに判定し、前記重なりが無い場合
    はエラーデータＢに対応するデザインルールチェックエ
    ラーＢを第一エラーに判定することを特徴とする請求項
    １又は２記載のデザインルールチェック方法。
  4. 【請求項４】 マスクパターンデータを入力して領域デ
    ータを出力する領域データ作成処理と、前記マスクパタ
    ーンデータと領域データを入力して分割データを出力す
    るデータ分割処理と、規定値Ａに対するデザインルール
    チェックで発生したデザインルールチェックエラーＡ
    と、規定値Ｂに対するデザインルールチェックで発生し
    たデザインルールチェックエラーＢから真のエラーの判
    別を行うエラー判別処理とを備え、前記エラー判別処理
    において前記請求項１ないし３のいずれかの方法を行う
    ことを特徴とするデザインルールチェック方法。
JP8251152A 1996-09-24 1996-09-24 デザインルールチェック方法 Expired - Fee Related JP2914316B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8251152A JP2914316B2 (ja) 1996-09-24 1996-09-24 デザインルールチェック方法
US08/932,960 US6078737A (en) 1996-09-24 1997-09-18 Design rule check method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8251152A JP2914316B2 (ja) 1996-09-24 1996-09-24 デザインルールチェック方法

Publications (2)

Publication Number Publication Date
JPH1098107A JPH1098107A (ja) 1998-04-14
JP2914316B2 true JP2914316B2 (ja) 1999-06-28

Family

ID=17218456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8251152A Expired - Fee Related JP2914316B2 (ja) 1996-09-24 1996-09-24 デザインルールチェック方法

Country Status (2)

Country Link
US (1) US6078737A (ja)
JP (1) JP2914316B2 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6341366B1 (en) * 1999-01-15 2002-01-22 Spring Soft Inc. Rule-driven method and system for editing physical integrated circuit layouts
US6397373B1 (en) * 1999-07-12 2002-05-28 Taiwan Semiconductor Manufacturing Company Efficient design rule check (DRC) review system
JP2002056046A (ja) * 2000-08-09 2002-02-20 Fujitsu Ltd パターンデータ検証方法及び装置
US6618840B2 (en) * 2001-02-12 2003-09-09 Hewlett-Packard Development Company, L.P. Method and system for analyzing a VLSI circuit design
US6816997B2 (en) * 2001-03-20 2004-11-09 Cheehoe Teh System and method for performing design rule check
US6735749B2 (en) 2002-03-21 2004-05-11 Sun Microsystems, Inc. (Design rule check)/(electrical rule check) algorithms using a system resolution
US6769099B2 (en) 2002-04-12 2004-07-27 Sun Microsystems, Inc. Method to simplify and speed up design rule/electrical rule checks
DE10224417B4 (de) * 2002-05-29 2007-08-02 Infineon Technologies Ag Verfahren zur Klassifizierung von Fehlern des Layouts einer Halbleiterschaltung
US6892368B2 (en) * 2002-06-10 2005-05-10 Sun Microsystems, Inc. Patching technique for correction of minimum area and jog design rule violations
US6769103B2 (en) 2002-07-19 2004-07-27 Micron Technology, Inc. Line width check in layout database
US6871332B2 (en) * 2002-07-23 2005-03-22 Sun Microsystems, Inc. Structure and method for separating geometries in a design layout into multi-wide object classes
US6952690B2 (en) * 2002-08-22 2005-10-04 International Business Machines Corporation Loop detection in rule-based expert systems
US6804808B2 (en) * 2002-09-30 2004-10-12 Sun Microsystems, Inc. Redundant via rule check in a multi-wide object class design layout
US6883149B2 (en) * 2002-09-30 2005-04-19 Sun Microsystems, Inc. Via enclosure rule check in a multi-wide object class design layout
US6895568B2 (en) 2002-09-30 2005-05-17 Sun Microsystems, Inc. Correction of spacing violations between pure fill via areas in a multi-wide object class design layout
US6832360B2 (en) * 2002-09-30 2004-12-14 Sun Microsystems, Inc. Pure fill via area extraction in a multi-wide object class design layout
US7007258B2 (en) * 2003-06-13 2006-02-28 Sun Microsystems, Inc. Method, apparatus, and computer program product for generation of a via array within a fill area of a design layout
US7062748B2 (en) * 2003-08-25 2006-06-13 Infineon Technologies Ag System and method of correcting mask rule violations after optical proximity correction
US7096447B1 (en) 2003-10-15 2006-08-22 Sun Microsystems, Inc. Method and apparatus for efficiently locating and automatically correcting certain violations in a complex existing circuit layout
US20060090144A1 (en) * 2004-10-27 2006-04-27 Lsi Logic Corporation Method of automating place and route corrections for an integrated circuit design from physical design validation
JP2007164536A (ja) * 2005-12-14 2007-06-28 Toshiba Corp 半導体集積回路の設計支援システム、半導体集積回路の設計方法、半導体集積回路の設計支援プログラム及び半導体集積回路の製造方法
JP4745256B2 (ja) * 2007-01-26 2011-08-10 株式会社東芝 パターン作成方法、パターン作成・検証プログラム、および半導体装置の製造方法
US8943453B2 (en) * 2009-08-28 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Automatic application-rule checker
JP5740882B2 (ja) * 2010-09-16 2015-07-01 株式会社リコー レイアウトデータのエラー判定方法、レイアウトデータのエラー判定装置、レイアウトデータ作成装置およびレイアウトデータのエラー判定プログラム
US8473498B2 (en) * 2011-08-02 2013-06-25 Tom H. C. Anderson Natural language text analytics
US8707231B2 (en) 2012-07-31 2014-04-22 Freescale Semiconductor, Inc. Method and system for derived layer checking for semiconductor device design

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0427143A (ja) * 1990-02-17 1992-01-30 Mitsubishi Electric Corp 設計ルール検査装置
JPH06314692A (ja) * 1993-04-27 1994-11-08 Intel Corp 集積回路におけるビア／接点被覆範囲を改善する方法
JP2806831B2 (ja) * 1995-07-28 1998-09-30 日本電気アイシーマイコンシステム株式会社 半導体集積回路のデザインルールチェック方法

Also Published As

Publication number Publication date
JPH1098107A (ja) 1998-04-14
US6078737A (en) 2000-06-20

Similar Documents

Publication Publication Date Title
JP2914316B2 (ja) デザインルールチェック方法
JP2806831B2 (ja) 半導体集積回路のデザインルールチェック方法
US6275971B1 (en) Methods and apparatus for design rule checking
US6732338B2 (en) Method for comprehensively verifying design rule checking runsets
US7013247B2 (en) Method of designing forms of cable clamp and cables using three-dimensional CAD system, and computer readable storage medium storing relevant processes
JP2002122978A (ja) マスクデータの検証方法および検証プログラムを記録したコンピュータ読み取り可能な記録媒体
JP3256597B2 (ja) 自動配置設計方法および自動配置設計装置
US6704695B1 (en) Interactive optical proximity correction design method
US20040143806A1 (en) Wiring diagram verifying method, program, and apparatus
JP2000099558A (ja) デザインルールチェック方法及びシステム
US20060138634A1 (en) Method for determining the arrangement of contact surfaces on the active upper face of a semiconductor chip
US7310791B2 (en) Method for correcting layout errors
JP2003337843A (ja) 半導体集積回路のレイアウト検証方法および検証プログラム
JP2536398B2 (ja) プリント配線パタ―ンコ―ナ修正方法
US5889531A (en) Graphic processing apparatus
JP2786792B2 (ja) 部品干渉検査装置、及びｃａｄシステム
US6838212B2 (en) Method for producing scatter lines in mask structures for fabricating integrated electrical circuits
JP3075012B2 (ja) レイアウト検証装置及びレイアウト検証システム
JP2535411B2 (ja) 図形処理方法
JPH07243984A (ja) 画像パターン検査装置
JPH05174099A (ja) 配線レイアウト設計のためのエディタ
JP2009146054A (ja) 半導体集積回路のレイアウト作成装置及びレイアウト作成方法
JPH04111447A (ja) 半導体集積回路のマスクパターンデータ処理装置
JPS62278672A (ja) プリント基板の部品配置決定方法
JP3372945B2 (ja) 画像処理装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080416

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees