JP2807703B2 - 信号発生装置 - Google Patents

信号発生装置

Info

Publication number
JP2807703B2
JP2807703B2 JP63187975A JP18797588A JP2807703B2 JP 2807703 B2 JP2807703 B2 JP 2807703B2 JP 63187975 A JP63187975 A JP 63187975A JP 18797588 A JP18797588 A JP 18797588A JP 2807703 B2 JP2807703 B2 JP 2807703B2
Authority
JP
Japan
Prior art keywords
frequency
signal
output
frequencies
reference signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63187975A
Other languages
English (en)
Other versions
JPH01125007A (ja
Inventor
スチュアート・リー・カープ
ハワード・ライル・スウェイン
ビッチ・ゴック・グエン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
HP Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HP Inc filed Critical HP Inc
Publication of JPH01125007A publication Critical patent/JPH01125007A/ja
Application granted granted Critical
Publication of JP2807703B2 publication Critical patent/JP2807703B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B21/00—Generation of oscillations by combining unmodulated signals of different frequencies
    • H03B21/01—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies
    • H03B21/04—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies using several similar stages

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】 （発明の技術分野） 本発明は多数の周波数を迅速に切換えることができる
信号発生の方法と装置に関する。
（発明の技術背景及びその問題点） 多数の周波数を迅速に切換えることができる信号源を
求めようとする従来の試みには種々の不都合がある。
信号を選択する電子スイッチに接続された複数の連続
動作固定周波数発振器は数種の出力周波数だけが必要な
ときに用いられてきた。これは多数の異なる出力周波数
が必要なときには実用的でない。また、所要の出力周波
数をあらかじめ知られなければならないが、これは電子
戦闘（EW）妨害のような用途では甚だしく不都合であ
る。複数の連続動作固定周波数発振器を使用して正確な
周波数の出力信号を発生するとき、各発振器は別々に基
準周波数に同期させなければならない。
低速のスイッチング信号源が、一度に一つの信号源を
選択するために高速電子スイッチを用いて多重化されて
きた。オフライン信号源が周波数を変え、これらをスイ
ッチが選択する前に安定にすることができる。残念なが
ら、低速多重スイッチング信号源による解決法は費用が
掛ると共に扱いにくい。この方法は一つの周波数から他
の周波数へ高速に移行することができるが、頻繁に切換
える能力を備えていない。各信号源は、その出力信号が
安定してその出力信号が使用可能になるまで所定の周波
数になっていなければならず、従って周波数のスイッチ
ングの割合が制限される。
位相ロックループ間接周波数合成器は多数の周波数を
発生することができるが、捕捉、ループ帯域、雑音、お
よびスプリアス信号などの理由によりスイッチング速度
が限られている。多くの位相ロックループ周波数合成器
はプログラム可能ディジタル周波数分周器を必要とし、
このため位相の記憶を持たない合成器となる。位相の記
憶とは信号を発生し、これを中断し、或る時間後に再
び、信号が連続的に存在していた場合に信号が持つこと
になる位相と区別できない位相を持つ信号を発生する能
力である。
混合・分周直接周波数合成器は周波数を迅速に切換え
るように設計することができる。しかしながら、周波数
選択データを復号して必要な内部制御信号を発生する従
来の方法は低速で、かつ複雑でさえある。また、混合・
分周直接周波数合成器は、ディジタル周波数分周回路を
駆動する信号がスイッチング中中断するので、位相の記
憶を備えていない。スイッチングにより失われる、中断
された信号のサイクル数はわからない。この未定の遅れ
のため出力信号の位相が不確実になる。
関連する先行技術には、米国特許第3,838,355号;Noor
danus著「周波数合成器−技術調査（Frequency Synthes
izers−A Surver of Techniques）」、IEEE Transactio
ns on Communication Technology,vol.Com−17,No.2（1
969年４月）pp.257〜271:Papaieck著「4GHzまでのサブ
マイクロ秒スイッチング周波数合成器（A Submicroseco
nd Switching Frequency Synthesizer to4GHz）」、Mic
rowave Journal 1975年12月、pp.133〜136;「優れた安
定度、高速スイッチング、および精細分解能を有する０
〜50Mc周波数合成器（A 0−50Mc Frequency Synthesize
r with Excellent Stability,Fast Switching and Fine
Resoution）」、Hewlett−Packard Journal,vol.15No.
9（1964年５月）pp.1〜6;Tykulsky著「0.1Hz刻みで0.1M
Hz〜500MHzを包含するディジタル周波数合成器（Digita
l Frequency Synthesizer Covering 0.1MHz−500MHz in
0.1Hz Steps）」、Hewlett−Packard Journal,vol.19
No.2（1967年10月）、pp.10〜16;Oropeza、その他著
「２進周波数合成：経済的に簡単な信号純度（Binary F
requency Synthesis:Signal Purity with Economic Sim
plicity）」、Frequency,1966年９月〜10月;Feinberg著
「多重合成技術最適化計器の性能（Multiple Synthesis
Techniques Optimized Instrument's Performance）、
RF Design,1984年５〜６月、pp.21〜40、米国特許第4,2
72,730号;Rauvola著「レーダおよび通信用に開発した高
級周波数合成器（An Advanced Frequency Synthesizer
Developed for Radar and Communications Application
s）」、Microwave Systems News and Communications T
echnology,vol.17No.1（1987年１月）、pp.8〜12;「汎
用周波数合成器の歴史（The History of General Purpo
se Frequency Synthesizers）」と題するJohn Fluke Ma
nufacturing Companyの広告、1982年;Hosking著「周波
数合成器−直接、間接、それとも直接ディジタル？（Fr
equency Synthesizers−Direct,Indirect,or Direct Di
gital?）」、Electronic Products Magazine、1973年12
月17日、pp.115〜123;およびCooper著「何故周波数合成
器は複雑か？（Why Complicate Frequency Synthesis
?）」、Electronic Design 15（1974年７月19日）、pp.
80〜84がある。
（発明の目的） 本発明は周波数および振幅の高速切換え、及び高頻度
切換えができる高速スイッチング広帯域信号合成器を提
供することを目的とする。
（発明の概要） 本発明の教示によれば、周波数および振幅を迅速に切
換えることができるばかりでなく再びスイッチングを行
うまでに必要な休止時間が極小の高速スイッチング広帯
域信号合成器の方法と構造とが提供される。従って、遷
移が高速で、スイッチング・レートを大きくすることが
できる。本発明の教示は非常に低い周波数からマイクロ
波周波数を通じてどんな周波数の信号をも発生するのに
使用することができる。コンパニオン信号源の出力周波
数を、信号合成器のスイッチ速度とスイッチング・レー
トとを大きく保ちながら、所要周波数に変換するため
に、本発明に従って信号変換器を構成することもでき
る。コンパニオン信号の振幅、位相、および周波数の変
調は変換プロセス中、保存される。
本発明の教示により、信号のスペクトル純度を犠牲に
することなく、位相の記憶を維持しながら、周波数およ
び振幅を極めて高速に変えることができる信号を発生す
るという問題が解決される。所定信号の位相雑音と窮極
の雑音フロアとは切換えが10倍から1000倍も遅い従来の
信号源の性能と同程度である。
本発明の教示によれば、直接周波数合成器が提供され
るが、ここでは混合されて出力周波数を発生する内部信
号が単一の固定周波数発振器から得られる。周波数精度
を極端に良くするために、この固定周波数発振器を、た
とえば位相ロックループを使用して、安定な基準周波数
にロックすることができる。この位相ロックループは、
使用する場合、安定な基準周波数にロックするように働
くので、位相ロックループは周波数の間ではスイッチン
グせず、従って出力信号のスイッチング速度はこの位相
ロックループを使用することによって影響を受けない。
本発明の教示に従って単一の基準周波数発振器を利用す
ることにより、直接周波数合成器を構成するのに必要な
回路の量は先行技術に比べて大幅に減少する。先行技術
の回路の複数発振器とその付属同期回路とは、ロックを
ゆるめる位相ロックループが存在しないので、必要がな
くなり信頼性が向上する。
重要なことは、内部信号はすべて一つの基準周波数発
振器から得られるので、内部信号のクローズ・イン位相
雑音（すなわち、数百kHzまでのキャリア・オフセット
を有する側帯波の位相雑音）が互いに関連し、従って位
相雑音の少い出力信号が発生する。出力信号は出力信号
の周波数と発振器信号の周波数との比だけ増減した、単
一基準周波数発振器のクローズ・イン位相雑音性能を備
えている。出力信号の周波数精度は同じ比で増減した基
準周波数発振器の周波数精度である。
所要周波数の出力信号を発生するのに必要な内部信号
はすべて、周波数分周器回路がすべて連続して動作する
ので、本発明の構造内に同時にかつ連続して存在する。
特定の周波数の出力信号を発生するには、適切な内部信
号を電子スイッチにより選定し、ミキサで混合し、周波
数選択フィルタに加える。混合用内部信号を発生する周
波数が分周器、増幅器、およびフィルタ回路はすべて定
常状態のもとで動作する。これには二つの利点がある。
第１に、狭帯域フィルタを使用してスイッチング速度に
影響を与えずにスプリアス信号のレベルを下げることが
できる。これらのフィルタは定常状態で動作するので、
その過渡応答がのろいことは重要ではない。第２に、周
波数分周器が中断無く動作するため出力信号の位相記憶
を生ずる。周波数選択スイッチは内部信号の位相に影響
を与えない。周波数選択スイッチを先ず特定の組合せで
第１の周波数の出力信号を発生するようにセットし、一
つ以上の他の設定値に変えて一つ以上の他の出力周波数
を選択し、次に最初の設定値に戻すと、出力信号は、出
力信号の周波数が第１の周波数から変らなかったかのよ
うに同じ位相の第１の周波数に戻る。
組合せる特定の周波数を慎重に選択すると過渡信号で
動作しなければならないスイッチ、増幅器、ミキサ、お
よびフィルタを広帯域回路とすることができ、周波数遷
移を高速に、スイッチング・レートを大きくすることが
できる。
本発明の一実施例では、出力信号の周波数は複数ビッ
トのディジタル制御ワードを用いて選択される。望むな
らば、幾つかのビットを使用して周波数以外の情報−た
とえば、出力信号の振幅または出力信号を発生するため
に一定の周波数信号と共に使用される可変周波数信号の
周波数−を表わす。データは、ディジタル・コンピュー
タまたは適当なスイッチを含む、各種手段により発生す
ることができる。
ディジタル周波数データは所要周波数の値と等しい２
進数として最も容易に表わされるが、これは内部信号選
択スイッチを制御するのに使用することができる。本発
明の教示によれば、制御データを電子スイッチ制御信号
に復号するのに非常に高速で、しかも簡単な回路を使用
することができるようにするため、新規な周波数計画を
使用する。データ・ビットは底10または２進化10進数
（BCD）の演算との間で変換を行う必要無しに使用する
ことができる。
本発明の教示によれば、内部周波数の増加量およびス
イッチ位置の数はすべて正確に２の累乗の数値である。
すなわち、これは2Nと表わすことができる。ここでＮは
整数で、負、０、正となることができる。正確に２の累
乗である数と２進数とを区別することは重要である。た
とえば、２進数で表わした５は101である。しかし５
は、式2N＝５を満足する整数Ｎが存在しないので、正確
に２の累乗ではない。ただし、正確に２の累乗である数
は２進表現で表わすことができ、単に「１」の後にＮ個
の０を付ければよい。１、２、および32はすべて正確に
２の累乗である数である。正確に２の累乗である数の簡
単な２進形態は本発明の方法および構造に便利に使用さ
れる。
従来の合成器は一般に10の累乗、２進化10進（BCD）
または或る他の任意の演算システムを基礎としていた。
直接周波数合成に関する文献には２進合成の参考書があ
る。このような文脈では「２進合成」は一つの入力にお
いて二つの（しかも二つだけの）周波数間の選択を有す
る信号混合ブロックが存在する方法を言う。周波数間の
隙間（「増加量」）には正確な２の累乗と特別な関係は
無い。二つだけの信号間で選択した場合、多数の可能な
出力周波数を合成するためにはこのような多数のブロッ
クを組合せなければならない。
先行技術のこのような「２進」法と対照的に、本発明
の教示によれば、ブロックあたりの二つの周波数には制
約が無く、増加量は正確な２の累乗と一義的に関係す
る。その結果このようなブロックはより少くなり、スイ
ッチング・レートが高くなり、外部ディジタル制御が簡
単になる。
（発明の実施例） 第１図は本発明の教示に従って構成された直接周波数
合成器のブロック図であり、この合成器は複数の信号
源、スイッチ、ミキサ、およびフィルタから構成されて
いる。各種内部信号が必要に応じて組合せて選択され、
所要の出力周波数Foutを発生する。これら内部信号はす
べて、後程説明するように、一つの固定周波数基準発振
器から得られる。
本発明によれば、各ステップの大きさと第１図のスイ
ッチの位置の数との間に特定の新規な関係が存在する。
各スイッチは数個の信号の内の一つを選択する。任意の
所定のスイッチで利用できる選択の数は正確に２の累乗
である。
NSW＝2Ni、ここで Niは０以上の整数であり、 NSWはスイッチ選択の数である。
或る一つのスイッチに存在する周波数は正確な２の累
乗ヘルツである数値だけ増加する。
△Fi＝2DHz、ここで Ｄは負、０、または正の整数であり △Fiはｉ番目のスイッチの周波数増加量である。
周波数増加量の値はスイッチごとに異なる。△Fiを最
小周波数増加量としよう。スイッチS1で利用できる周波
数が2N1であるとすれば、△F1の増加量が2N1−１だけ存
在する。次に大きい周波数増加量は△F2＝2N1△F1であ
る。スイッチS2が選択に利用できる2N2個の周波数と2N2
−１個の△F2の増加量が存在する。同様に次に大きな周
波数増加量は△F3＝2N2×△F2である。これは充分な周
波数範囲と分解能とが得られるまで続き、等しい周波数
増加量で連続して周波数がカバーされる。
位置の数はスイッチごとに変るが、各スイッチについ
ては位置の数は正確に２の累乗でなければならない。最
大周波数増加量に対するスイッチは、本発明の正確な２
の累乗合成という利点に影響を与えずに任意の位置数Ｋ
を持つことができるという点で一つの例外である。これ
を第Ｉ表と関連して第１図の特定の例により実証してい
る。
Fout＝F4−［（F3−M3△F3）＋（F2−M2△F2）＋（F1−M1△F1）］ Fout＝（F4−F3−F2−F1）＋（M3△F3＋M2△F2＋M1△F1） 設計によりF4（min）−F3−F2−F1＝０とする。
ここでF4（min）は周波数のF4の最小値。
従ってFout＝M3△F3＋M2△F2＋M1△F1 ここでM1、M2、M3は上記表Ｉで設定された制限を持つ
整数である。
従ってスイッチ１及び２に対する位置の数は正確な２
の累乗である。最大ステップの大きさを制御するスイッ
チ３に対する位置の数は正確な２の累乗である必要はな
い。
△＝F1＝2D1Hzとする。（最小ステップの大きさは正
確な２の累乗ヘルツである） そのとき、△F2＝2N1△F1＝2N12D1＝2N1+D1Hz. △F3＝2N2△F2＝2N22N1△F1＝2N22N12D1＝2N2+N1+D1H
z. 表IIと関連して取った第2a図は本発明教示に従って構
成した正確な２の累乗合成器の特定の例を示す。スイッ
チＳで利用でき22＝４の周波数がある。21＝２の周波数
がスイッチS2で利用でき、３（２の正確な累乗でない）
個の周波数がスイッチS3で利用できる。スイッチS3は最
大のステップの大きさを制御する。第２図の例は本発明
に従って提供された簡易復号化を実証するのにも役立
つ。
N1＝２ N2＝１ N3＝３（正確な２の累乗ではない） △F1＝2D △F2＝2N1△F1＝222D △F2＝2D+2 △F3＝2N2△F2＝（21）（222D） △F3＝2D+3 F4−F3−F2−F1＝０とすると、 Fout＝M3△F3＋M2△F2＋M1△F1または ここで はＸ、Ｙ、またはにＡを掛けることを意味する。
重要なことに、M1、M2、及びM3の値はFoutを発生する
のに必要な各スイッチ位置を示す。
M1、M2、及びM3を２進形態で、△F1、△F2、及び△F3
を２の累乗として表わすと、 ２進数に２の累乗を掛けることは２進数を左に移すこ
とと同等である。２の指数は移行の数を示す。
従って、表IIに示すとおり、周波数を示すディジタル
・ワードは次のように形成される。
Ｄ個移行したスイッチ１の位置 ＋（Ｄ＋２）個所移行したスイッチ２の位置 ＋（Ｄ＋３）個所移行したスイッチ３の位置 表IIを参照すると、左に移すこと（または乗算）は０
の連鎖を元の数の右側に−移行ごとに０を一つ−つなぐ
ことに等しい。スイッチS1には四つの位置があり、これ
はビット位置ＤおよびＤ＋１のビットで表わされてい
る。スイッチS2の位置に関するデータはスイッチS1のデ
ータより更に２ビットずれており、従ってスイッチS2の
二つのスイッチ位置は位置Ｄ＋２のビットで表わされ
る。スイッチS3には三つの位置があり、これは位置Ｄ＋
３およびＤ＋４のビットで表わされる。
制御ワード（２進数で表わしてFoutに等しい）をスイ
ッチ位置に復号することはこのように率直かつ簡単であ
る。特定のビットは常に、重なることなく特定のスイッ
チを制御する。スイッチS1とS2との位置の数は正確に２
の累乗であるから、周波数の存在範囲に隙間はない。
最大ステップを制御するスイッチ（この例ではスイッ
チS3）は、それが制御する周波数が、より大きなステッ
プの大きさで連続である必要はないので、その位置の数
は正確に２の累乗である必要はない。
第2a図の特定の例は周波数F4を一定周波数として示し
てある。ただし、所要周波数F4が可変周波数信号である
場合、たとえば、もっと細かい分解能あるいは、もっと
広い周波数範囲が欲しい場合である。周波数F4が可変周
波数信号である場合には、そのステップも正確に２の累
乗である増加量にすることが望ましい。それで、第2b図
に示すように、Ｎビットを有し、制御手段30で供給され
る単一の２進数制御ワードは、周波数F4を制御する特定
のビットを外部発生器10から供給し（たとえばビット位
置Ｄ−１から０までのＤビット）、周波数を制御する制
御ワードの他の特定のビット（たとえば残りのＮ−Ｄビ
ット）を正確な２の累乗の発生器20から供給して、Fout
を規定するのに使用することができる。これは周波数F4
を、1984年６月12日出願の、KovalickおよびHassunに与
えられ、本発明の嬢受人であるHewlett−Packartd社に
譲渡された米国特許第4,454,486号に記されている発生
器のような直接ディジタル周波数合成器により発生する
とき特に有利である。
第2b図の構造の他の実施例においては、周波数F4は外
部発生器10として働く任意波形発生器により供給され
る。周波数F4が一定周波数であるか可変周波数であるか
にかかわらず、F4は振幅変調、位相変調、および周波数
変調を任意に組合せた変調記号とすることもでき、この
場合、周波数F4の変調は周波数Foutを有する出力信号に
現われる。従って、周波数F4の信号は事実、変調がそっ
くりのままで、周波数Foutに移される。望むならば、出
力信号の変調データあるいは特性（すなわち、A.M.、F.
M.、SSBなど）は制御ワードを構成する追加ビット、た
とえばビット位置Ｄ＋５および上のビット、を用いて規
定することができる。
再び第2a図を参照すると、本発明による正確な２の累
乗を用いる直接周波数合成の例が示されている。或る場
合には、特にミキサのスプリアス信号発生に関して、回
路性能の実用的限界から、ミキサを使用して所要の出力
周波数Foutへアップコンバートあるいはダウンコンバー
トされる中間周波数（1F）信号をまず発生することが必
要になる。或る場合には特定の設計要件に合わせるため
に二つ以上のIFを備えなければならないこともある。IF
ミキサ段を別の周波数増加量に加算するのに使用するこ
とができる。この周波数増加量は第2a図の回路から供給
されるものより細かくても粗くてもよい。
望むならば、周波数（すなわち、F1、F2、F3、……）
はその関係について上に仮定した方程式でが当てはまら
ないように選択することができる。すなわち、 F4（min）−F3−F2−F1≠０ この場合には、発生すべき周波数を規定するディジタ
ル・ワードは特定のオフセット因子を周波数選択スイッ
チから供給される値に加えることにより求めなければな
らない。従ってたとえば、F4−F3−F2−F1＝−150MHzで
あれば、周波数合成器が、２進ワードで規定された所要
出力周波数を有する出力信号を発生するように、150MHz
の２進値を周波数選択スイッチに供給されるディジタル
・ワードへ加えなければならない。第2b図を参照する
と、このオフセット・データ13は加算器11により加えら
れる。この方法は使用する周波数を選択するにあたり、
たとえば求めやすい、あるいは混合しやすく、ろ波しや
すい周波数を発生するというような、柔軟性を増すこと
ができるという点で役に立つことがある。重要なのは、
オフセット値は最小のステップの大きさの整数倍でなけ
ればならないということである。
望むならば、特定の遅れ時間を使用してスイッチにス
イッチごとに所定量だけの制御ビットの遅れを与えるこ
とができる。このようにして、回路の動作を、制御ワー
ドの変化に応じて、出力信号が現在の状態から新しい状
態へ単一遷移を行い、不必要な中間状態を回避するよう
に、精密に時間制御される。
IF回路ブロックを組入れた正確な２の累乗直接合成器
の特定の例を第3a図および第3b図に示すが、第3a図は第
3b図の回路に使用する各種周波数をどうして得るかを示
している。
第3a図を参照すると、位相ロックループ22は内部の13
4,217,728Hz＝227Hzの発振器を、Carp等の発明による
「2A・5BHz発振器から2CHzを合成する方法および装置
（Method and Structure for Synthesizing2CHz from a
2A・5BHz Oscillator）」と題する同時係属の米国特許
出願書に述べられているように、基準発振器21により供
給される10MHzの基準信号にロックする。134,217,728Hz
の信号は乗算回路23に加えられ、ここで二つの縦続接続
された周波数２倍化回路がこれを536,870,912Hz（229H
z）に倍増する。この実施例では、この一つの基準周波
数はこれから他のすべての内部信号を得る基準である。
536,870,912Hzの信号は、536,870,912Hzの基準信号の
15番目から20番目の調波を選択する適切なフィルタを備
えている調波コーム（comb）発生器24に加えられる。こ
のようにして、調波コーム発生器24はスイッチ５に8,05
3,063,680から10,737,418,240Hzまでの範囲にある六つ
の周波数間の最大ステップの大きさの536,870,912
（229）Hzを供給する。
乗算回路25は二つの周波数1,073,741,824Hzと805,30
6,368Hzとの間の、次に最も大きいステップの大きさの2
68,435,456（228）Hzを発生する。1,073,741,824Hzの信
号は、536,870,912Hzの基準信号を２倍にする乗算器25a
により供給される。805,306,368Hzの信号は、402,653,1
84Hzの信号を２倍する乗算器25bにより供給される。こ
の402,653,184Hzの信号は続いて説明する方法で得られ
る。これら二つの信号はステップ４に加えられる。
536,870,912Hzの信号は、それぞれ134,217,728Hzと6
7,108,864Hzとの出力信号を発生する４分周回路および
２分周回路26aおよび26bを備えた回路26に加えられる。
134,217,728Hzと67,108,864Hzとの信号は26cのミキサで
元の536,870,912Hzの信号と混合される。671,088,640、
603,979,776、469,762,048、および402,653,184Hzのミ
キサ26cの出力信号はフィルタ・アセンブリ26dに入って
いる別々の四つのフィルタでろ波される。三つの最低周
波数と536,870,912Hzの基準信号とはスイッチ３により
選択可能な67,108,864Hz（226）隔たった一組の四つの
信号を形成する。
フィルタ・アセンブリ26dからの402,653,184Hzの信号
は、前に述べたように、805,306,368Hzの出力信号を発
生する倍周波数発生器25bにも加えられる。
フィルタ・アセンブリ26dからの信号は更にブロック2
7の中の複数の４分周回路により分周されて、スイッチ
２により選択可能な、16,777,216（224）Hz隔たった16
7,772,160Hzから117,440,512Hzまでの一組の四つの周波
数を発生する。
ブロック28もスイッチ１により選択可能な4,194,304
（222）Hz隔たった150,994,944Hzから138,412,032Hzま
での周波数範囲の四つの出力信号を発生する。150,994,
944Hzは上に述べたように分周器ブロック27に関して発
生される。次の周波数146,800,640Hzは分周器ブロック2
7からの117,440,512Hzの信号を４分周回路28aから供給
される、117,440,512Hzの信号の1/4の周波数を持つ信号
と加算することにより発生する。142,606,336Hzの信号
は分周器ブロック27からの117,440,512Hzの信号を、フ
ィルタ・アセンブリ26dが発生する402,653,184Hzの信号
の1/16の周波数を持つ、分周器28cおよび28dから供給さ
れる信号に加えるミキサから発生される。同様に、138,
412,032Hzの信号はフィルタ・アセンブリ26dからの402,
653,184Hzの1/4の周波数を持つ分周器回路28cからの信
号と分周器ブロック27により供給される150,994,944Hz
の信号の1/4の周波数を持つ分周器回路28fからの信号と
を加算するミキサ28gから発生する。
当然、第3a図は本発明の教示に従って使用する適切な
周波数を有する信号を得るのに好適な構造の一例しか示
していない。他の周波数を選択することができ、これら
周波数を得る他の技法を本発明の教示に従って使用する
ことができる。
第3b図を参照すると、簡単のため、周波数をMHzだけ
で示してある。ただし、スイッチ１から５までに利用で
きるこれら周波数の実際の値は、前に述べたように、第
3a図に示すとおりである。第3b図を参照すると、スイッ
チ１に利用できる222Hzのステップの大きさは、1074MHz
の周波数の信号からそれらを差引くためにミキサ31によ
り混合される。1074MHzの周波数の信号は便宜の任意の
方法で得ることができる。ミキサ31の出力信号は帯域フ
ィルタ32に送られ、帯域通過フィルタ32はステップの大
きさが222Hzの923〜936MHzの範囲内の出力信号を発生す
る。この信号はスイッチ２により選択されるステップの
大きさが224Hzの周波数を差引くミキサ33に加えられ
る。その結果は帯域通過フィルタ34に加えられ、224Hz
の粗調整と222Hzの精調整とを有する755〜819MHzの範囲
内の周波数を有する信号を発生する。これはミキサ35に
加えられて4295MHzの信号と加算され、結果は5050〜511
4MHzの範囲内の周波数を発生する帯域通過フィルタ36に
加えられる。これは今度はスイッチ３により選択された
ステップの大きさが226Hzに等しい周波数を加算するミ
キサ37に加えられる。その結果は三つのステップの大き
さ226Hz、224Hz、および222Hzを有する5453〜5718MHzの
範囲内の周波数を発生する帯域通過フィルタ38に加えら
れる。この信号はステップの大きさが228Hzの、スイッ
チ４により選択される周波数を加算するミキサ39に加え
られる。その結果は利用可能な四つのステップの大きさ
を有する6258〜6792MHzの範囲内の周波数を発生する帯
域通過フィルタ40に加えられる。この信号は帯域通過フ
ィルタ45から利用できる信号を加算するミキサ46に加え
られる。帯域通過フィルタ45から利用できる信号の周波
数は、外部発生源41から供給されミキサ42と44、および
フィルタ43と45により混合され、ろ波される。1422〜14
26MHzの範囲内にある。ミキサ46からの出力は帯域通過
フィルタ47に加えられ、帯域通過フィルタ47は7680〜82
18MHzの範囲内の周波数を持つ信号を発生するが、この
信号は帯域通過フィルタ47から利用できる周波数を、ス
イッチ５により選択される周波数から差引くミキサ48に
加えられる。結果は０〜3058MHzの範囲内の出力周波数f
outを出力リード50に発生する低域通過フィルタ49に加
えられる。
第2a図の例は、F1、F2、F3、およびF4が出力周波数に
どう影響を及ぼすかを示している。ここに詳細に説明し
ている本発明の特定の実施例においては、各種信号の周
波数が同じ仕方で出力信号の周波数に影響を及ぼしてい
る。ただし、この例では、このような一定オフセット周
波数が五つ以上ある。第3b図を参照すると、222Hzのス
テップの周波数オフセットは138MHzであり、1074MHzの
信号によるアップコンバージョンがある。224Hzのステ
ップの周波数オフセットは117MHzであり、4295MHzのオ
フセットを導出するアップコンバージョンがある。226H
zのステップの周波数オフセットは604MHzであり、228Hz
のステップの周波数オフセットは1074MHzである。外部
発生源41の周波数オフセットは37MHzであり、268MHzの
オフセットを導出する第１のアップコンバージョンと17
28MHzの信号による第２のアップコンバージョンがあ
る。これら周波数変換はすべてミキサ46の出力信号を約
8GHzにする。この信号は出力ミキサ48で229Hzのステッ
プと混合される。229Hzのステップの周波数オフセット
は約8GHzであり、これはミキサ46の出力信号の8GHzのオ
フセットを打消して、出力周波数を低（約0MHz）周波数
まで拡げることができるようにする。
本発明の一実施例では、外部信号源は可変周波数信号
を発生する端子41に加えられる。たとえば、上述の直接
ディジタル合成器または任意の波形発生器は周波数範囲
が10MHzから60MHzまで、ステップの大きさが0.25Hzの外
部信号を発生し、これにより回路の残りの部分の「粗」
分解能の他に「精」分解能を発生するのに使用すること
ができる。このようにして、本発明の教示によれば、比
較的廉価な合成器を比較的低い範囲に使用して精細な分
解能を得ることができると共に、新規な回路を利用して
粗い同調調節を行うことができる。望むならば、このよ
うな直接ディジタル合成器を、ろ波要件を軽くするため
に、所要周波数帯域、たとえば13〜58MHzに保持するこ
とができる。この場合には、２進オフセット・ワードを
制御ワードの最下位ビットに付加する。制御ワードの最
下位ビットは直接ディジタル合成器を制御しているから
である。
本発明の別の実施例では、外部信号源からの信号では
なく、一定周波数の信号がミキサ42の入力に加えられ
る。この実施例では出力信号は上述の、分解能が4,194,
304Hz（＝222Hz）の実施例と同じ周波数範囲を包含して
いる。
（発明の効果） 以上説明したように、本発明を用いることにより、出
力周波数及び振幅を高速かつ高頻度で切換えることので
きる高速スイッチング広帯域信号合成器を実現すること
ができる。さらに位相情報を保持し、かつ位相雑音を最
良にしたままで実現でき、回路構成も従来に比べ簡略化
することができる。
【図面の簡単な説明】
第１図は本発明の教示により構成された直接周波数合成
器のブロック図、第2a図は該周波数合成器の一実施例を
示す図、第2b図は外部発生器を備えた該周波数合成器の
一実施例を示す図、第3a図は第3b図の構成に用いられる
特定の信号を発生するための構成のブロック図、第3b図
は前記直接周波数合成器の一実施例のブロック図であ
る。 31、33、35、37、39、41、44、46、48:ミキサ 32、34、36、38、40、43、45、47、49:帯域通過フィル
タ
フロントページの続き (72)発明者 ビッチ・ゴック・グエン アメリカ合衆国カリフォルニア州サン・ ジョーズ ハニーサックル・ドライブ 1641 (56)参考文献 特開 昭49−85909（ＪＰ，Ａ) 特開 昭47−27661（ＪＰ，Ａ) 特表 昭59−501688（ＪＰ，Ａ) 実開 昭52−111549（ＪＰ，Ｕ) 特公 昭49−21582（ＪＰ，Ｂ１) 特公 昭49−18423（ＪＰ，Ｂ１) 特公 昭50−12984（ＪＰ，Ｂ１) 実公 昭47−40273（ＪＰ，Ｙ１) 米国特許3644827（ＵＳ，Ａ) 米国特許4878027（ＵＳ，Ａ) 米国特許3588730（ＵＳ，Ａ) 米国特許4105949（ＵＳ，Ａ) 米国特許3838355（ＵＳ，Ａ) 米国特許4272730（ＵＳ，Ａ) 欧州公開150560（ＥＰ，Ａ１) (58)調査した分野(Int.Cl.6，ＤＢ名) H03B 21/00

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】ディジタル制御ワードによって決定される
    出力周波数を有する出力信号を発生する信号発生器であ
    って、 互いに２の整数べき乗の倍数だけ周波数が異なる複数の
    基準信号を有する基準信号の組を複数組発生する手段
    と、 前記ディジタル制御ワードの１つ以上のビットを受信
    し、該ディジタル制御ワードに従って、前記組から１つ
    の基準信号を、選択された周波数を有する選択された信
    号として選択する複数の選択手段と、 前記選択された信号に応答して、該選択された信号の選
    択された周波数を数学的に組み合せ、該数学的組み合せ
    の出力周波数を有する出力信号を発生する手段と、 を備えて成る信号発生器。
  2. 【請求項２】ディジタル制御ワードによって決定される
    出力周波数を有する出力信号を発生する信号発生器であ
    って、 互いに２の整数べき乗の倍数だけ周波数が異なる複数の
    基準信号を有する基準信号の組を複数組発生する手段
    と、 前記ディジタル制御ワードの１つ以上のビットを受信
    し、該ディジタル制御ワードに従って、前記組から１つ
    の基準信号を、選択された周波数を有する選択された信
    号として選択する複数の選択手段と、 前記選択された信号に応答して、該選択された信号の選
    択された周波数を数学的に組み合せ、該数学的組み合せ
    の出力周波数を有する出力信号を発生する手段と、 を備えており、２進オフセット・ワードが前記ディジタ
    ル制御ワードに加えられて所定の周波数を有する出力信
    号が発生されることを特徴とする信号発生器。
  3. 【請求項３】ディジタル制御ワードによって決定される
    出力周波数を有する出力信号を発生する信号発生器であ
    って、 互いに２の整数べき乗の倍数だけ周波数が異なる複数の
    基準信号を有する基準信号の組を複数組発生する手段
    と、 前記ディジタル制御ワードの１つ以上のビットを受信
    し、該ディジタル制御ワードに従って、前記組から１つ
    の基準信号を、選択された周波数を有する選択された信
    号として選択する複数の選択手段と、 前記選択された信号に応答して、該選択された信号の選
    択された周波数を数学的に組み合せ、該数学的組み合せ
    の出力周波数を有する出力信号を発生する手段と、 を備えて成り、前記基準信号の相対位相は前記選択手段
    による選択の影響を受けず、前記出力信号が第１の周波
    数から他の１つ以上の周波数に調整され、再び前記第１
    の周波数に戻される場合、前記出力信号が位相の記憶を
    維持していることを特徴とする信号発生器。
  4. 【請求項４】前記組の同一組において、周波数が互いに
    隣接する基準信号間の周波数差が、２の整数べき乗であ
    ることを特徴とする請求項１、２、または３に記載の信
    号発生器。
  5. 【請求項５】前記組における基準信号の数が、２の整数
    べき乗であることを特徴とする請求項１、２、または３
    に記載の信号発生器。
  6. 【請求項６】前記１つの組における隣接する基準信号間
    の周波数差は等しく、かつ、隣接する下位組における基
    準信号の数に、該下位組における隣接する基準信号間の
    周波数差を乗じたものに等しいことを特徴とする請求項
    １、２、または３に記載の信号発生器。
JP63187975A 1987-08-03 1988-07-27 信号発生装置 Expired - Fee Related JP2807703B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/081,207 US4878027A (en) 1987-08-03 1987-08-03 Direct frequency synthesizer using powers of two synthesis techniques
US081,207 1987-08-03

Publications (2)

Publication Number Publication Date
JPH01125007A JPH01125007A (ja) 1989-05-17
JP2807703B2 true JP2807703B2 (ja) 1998-10-08

Family

ID=22162745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63187975A Expired - Fee Related JP2807703B2 (ja) 1987-08-03 1988-07-27 信号発生装置

Country Status (3)

Country Link
US (1) US4878027A (ja)
JP (1) JP2807703B2 (ja)
GB (1) GB2208575B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4878027A (en) 1987-08-03 1989-10-31 Hewlett-Packard Company Direct frequency synthesizer using powers of two synthesis techniques
EP0364679B1 (de) * 1988-10-18 1994-11-02 Siemens-Albis Aktiengesellschaft Frequenzsynthesegerät
EP0440283A3 (en) * 1990-01-31 1992-11-19 Philips Patentverwaltung Gmbh Multiple channel sine synthesizer
US5084681A (en) * 1990-08-03 1992-01-28 Hewlett-Packard Company Digital synthesizer with phase memory
US5166629A (en) * 1991-04-26 1992-11-24 Westinghouse Electric Corp. Direct frequency synthesizer
US5343168A (en) * 1993-07-09 1994-08-30 Northrop Grumman Corporation Harmonic frequency synthesizer with adjustable frequency offset
US5596290A (en) * 1993-10-08 1997-01-21 Northrop Grumman Corporation Direct frequency synthesizer having moderate bandwidth
US6177964B1 (en) 1997-08-01 2001-01-23 Microtune, Inc. Broadband integrated television tuner
FR2867289A1 (fr) * 2004-03-02 2005-09-09 France Telecom Procede et dispositif pour accomplir une operation cryptographique
US7428281B2 (en) * 2004-08-31 2008-09-23 Texas Instruments Incorporated System and method of removing discrete spurious signals in cable broadband and other RF environments
US8269529B2 (en) * 2010-01-14 2012-09-18 Advanced Testing Technologies, Inc. Low phase noise RF signal generating system and phase noise measurement calibrating method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3588730A (en) 1969-11-10 1971-06-28 Gordon Eng Co Variable frequency generator combining outputs of two phase locked loops
US3644827A (en) 1969-05-27 1972-02-22 Edgar E Landefeld Frequency synthesizer method for adding mixed harmonics which correspond to significant digits of the synthesized frequency
US3838355A (en) 1973-07-23 1974-09-24 Cutler Hammer Inc Binary coded digital frequency synthesis
US4105949A (en) 1977-04-15 1978-08-08 The Boeing Company Frequency synthesizer apparatus
US4272730A (en) 1979-04-30 1981-06-09 Itek Corporation Microwave frequency synthesizer utilizing a combination of a phase locked loop and frequency translation techniques
US4878027A (en) 1987-08-03 1989-10-31 Hewlett-Packard Company Direct frequency synthesizer using powers of two synthesis techniques

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1372188A (en) * 1970-10-02 1974-10-30 Racal Instruments Ltd Frequency synthesizers
US3882403A (en) * 1974-03-14 1975-05-06 Gen Dynamics Corp Digital frequency synthesizer
FR2264422B1 (ja) * 1974-03-15 1976-12-17 Adret Electronique
US4008443A (en) * 1974-03-15 1977-02-15 Adret Electronic Quaternary frequency synthesizer
US4185247A (en) * 1978-01-03 1980-01-22 The United States Of America As Represented By The Secretary Of The Air Force Means for reducing spurious frequencies in a direct frequency synthesizer
US4425552A (en) * 1979-10-29 1984-01-10 Sperry Corporation Direct-type binary frequency synthesizer
US4472820A (en) * 1981-04-06 1984-09-18 Motorola, Inc. Program swallow counting device using a single synchronous counter for frequency synthesizing

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3644827A (en) 1969-05-27 1972-02-22 Edgar E Landefeld Frequency synthesizer method for adding mixed harmonics which correspond to significant digits of the synthesized frequency
US3588730A (en) 1969-11-10 1971-06-28 Gordon Eng Co Variable frequency generator combining outputs of two phase locked loops
US3838355A (en) 1973-07-23 1974-09-24 Cutler Hammer Inc Binary coded digital frequency synthesis
US4105949A (en) 1977-04-15 1978-08-08 The Boeing Company Frequency synthesizer apparatus
US4272730A (en) 1979-04-30 1981-06-09 Itek Corporation Microwave frequency synthesizer utilizing a combination of a phase locked loop and frequency translation techniques
US4878027A (en) 1987-08-03 1989-10-31 Hewlett-Packard Company Direct frequency synthesizer using powers of two synthesis techniques

Also Published As

Publication number Publication date
JPH01125007A (ja) 1989-05-17
GB2208575A (en) 1989-04-05
GB8818377D0 (en) 1988-09-07
US4878027A (en) 1989-10-31
GB2208575B (en) 1991-10-16

Similar Documents

Publication Publication Date Title
US5128623A (en) Direct digital synthesizer/direct analog synthesizer hybrid frequency synthesizer
US5408201A (en) Frequency synthesizer using three subfrequency synthesizers for generating two different frequencies
US4965531A (en) Frequency synthesizers having dividing ratio controlled by sigma-delta modulator
US4926130A (en) Synchronous up-conversion direct digital synthesizer
US4114110A (en) Frequency synthesizer
US5517534A (en) Phase locked loop with reduced phase noise
US5152005A (en) High resolution frequency synthesis
JP2002509377A (ja) Σδ変調器制御式の位相ロックループ回路および関連する方法
JP2807703B2 (ja) 信号発生装置
JP2806059B2 (ja) 位相同期ループシンセサイザ
JP3317837B2 (ja) Ｐｌｌ回路
JP4900753B2 (ja) 周波数シンセサイザおよび低雑音周波数合成方法
JP2003534700A (ja) 回転周波数合成器
WO1991007824A1 (en) Frequency synthesizer
JPH0946225A (ja) マイクロ波・ミリ波帯位相同期発振回路
CN110289858B (zh) 一种宽带细步进捷变频合系统
CA1215133A (en) Low noise signal generator
US4626787A (en) Application of the phaselock loop to frequency synthesis
JPH0923158A (ja) 周波数シンセサイザ
US5450028A (en) Discrete-time signal processing system
KR0149126B1 (ko) 혼합형 주파수 합성기
US5907590A (en) Frequency dividing circuit, frequency dividing method and telephone terminal device incorporating the frequency dividing circuit
US6493410B1 (en) Wide band high resolution synthesizer
JPH07226681A (ja) 可変周波数信号シンセサイザおよび可変周波数信号を合成するための方法
US4095190A (en) Tuning system

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees