JP2808996B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2808996B2
JP2808996B2 JP4198286A JP19828692A JP2808996B2 JP 2808996 B2 JP2808996 B2 JP 2808996B2 JP 4198286 A JP4198286 A JP 4198286A JP 19828692 A JP19828692 A JP 19828692A JP 2808996 B2 JP2808996 B2 JP 2808996B2
Authority
JP
Japan
Prior art keywords
chip
axis
coordinates
wafer
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4198286A
Other languages
English (en)
Other versions
JPH0645428A (ja
Inventor
宣夫 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4198286A priority Critical patent/JP2808996B2/ja
Priority to EP92115170A priority patent/EP0580895A2/en
Publication of JPH0645428A publication Critical patent/JPH0645428A/ja
Application granted granted Critical
Publication of JP2808996B2 publication Critical patent/JP2808996B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/06—Apparatus for monitoring, sorting, marking, testing or measuring
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/501—Marks applied to devices, e.g. for alignment or identification for use before dicing

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り，とくに，ウエハ上におけるチップ領域のそれぞれ
に形成されている集積回路等の半導体装置の試験データ
が記録されたマップにおける位置データの信頼性向上に
関する。
【０００２】
【従来の技術】ウエハに画定された各々のチップ領域に
形成された半導体装置等は，ウエハが個々のチップに分
割される前に，いわゆるプローバ（自動試験装置）によ
って特性試験が行われる。この試験において良品と判定
されたチップが，以後の工程においてウエハから抽出さ
れ，そして組立（パッケージング）される。
【０００３】従来は, 特性試験において不良と判定され
たチップ領域には, インク等でマークが付され, 組立工
程で排除される方法が採られていた。この方法は, 不良
チップを目視で判別できる利点があるが, 良品チップを
汚染して不良としてしまう欠点がある。また, 集積回路
等が高機能化するにしたがって, 単純に良品か不良品か
の区別だけではなく, 品質別に区分してそれぞれに適し
た用途に供されることが多くなっている。このために,
試験内容が複雑になり, その結果の記録も膨大になる。
このような状況に対処するために, 特性試験における人
間の介在をできるだけ減らし, 特性試験の実施から結果
の記録を，すべてコンピュータの制御の下に行うように
なりつつある。チップに関するウエハ上の位置データと
特性試験データ等を格納するために, 各々のチップ領域
の配置に対応してコンピュータのメモリ領域上に割り当
てられた領域の集合をマップと呼ぶ。組立工程において
は，このマップを参照して良品チップが抽出される。こ
のマップは，組立工程以後の半導体装置等の履歴調査に
も利用される。
【０００４】
【発明が解決しようとする課題】ところで, 各々のチッ
プには, ウエハ上の位置すなわち座標を表す数字または
記号が表示されている。この表示は, 露光工程において
決められた座標にもとづくものであって, 上記特性試験
データが格納されているマップ上の座標とは必ずしも一
致していない。特性試験においてマップ上の各々のチッ
プ領域に対して付与される座標は, オペレータによって
設定される座標系にもとづいているからである。その結
果, 例えば, 組立られたチップになんらかの異常が発生
した場合,このチップの初期特性を知るためにマップを
参照しようとしても, チップに実際に表示されている記
号等を手掛かりとして利用できない。
【０００５】また，特性試験は，マップ上でウエハから
はみ出しているとみなされるチップ領域（欠損チップと
呼ぶ）については座標が付与されずしたがって特性測定
も行われない。これは，欠損チップをあらかじめ除いて
特性試験を行うことによって，試験工程を能率化し，ま
た，特性試験に用いられる探針（プローブ）の損耗を避
けるためである。
【０００６】しかし，マップ上のウエハの大きさすなわ
ち特性試験装置が認識しているウエハの大きさは，特性
試験装置上で測定されたウエハの直径にもとづいて決め
られる。したがって, 測定誤差により直径データが実際
の値より小さいと認識された場合には，実際にはウエハ
からはみ出していないチップ領域が，マップ上ではウエ
ハからはみ出しているチップ領域（欠損チップ）とみな
され，座標が付与されない。このようなチップ領域は，
実際には欠損チップとは見えないために，正常なチップ
とみなされて組立られてしまう場合がある。このような
チップに特性上なんらかの異常が発生した場合，座標が
与えられていないために，その履歴をマップを参照して
調べることができない，あるいは，マップ上の別のチッ
プ領域のデータを誤って参照してしまうおそれがある。
【０００７】本発明は，マップに書き込まれている位置
データを，チップに表示されている位置情報すなわち露
光時のウエハ上におけるチップ領域の座標と一致するよ
うに補正する方法を提供し，これによって上記マップを
参照して履歴調査を正しく実施可能にすることを目的と
する。
【０００８】
【課題を解決するための手段】上記目的は，半導体ウエ
ハの一表面に行列方向に配列するように画定された複数
のチップ領域の各々に形成された半導体装置に対して該
半導体ウエハのままの状態で試験を行うに際して，(1)
前記試験を行うための装置に画定された互いに直交する
第１の軸および第２の軸に等価的に接するように該試験
装置に対する該半導体ウエハの位置決めを行ったのち,
該チップ領域を区画する互いに直交する少なくとも二本
の境界線が該第１の軸および第２の軸にそれぞれ平行に
なるように該半導体ウエハに対して回転調整を行い，
(2) 上記位置決めおよび回転調整が行われた該半導体ウ
エハ表面上における該二本の境界線の各々について該第
１の軸および第２の軸に対する相対位置データを取得
し,(3) 該半導体ウエハの寸法データに基づく直径を有
し且つ該第１および第２の軸に等価的に接する論理的ウ
エハをメモリ領域上に描くとともに，該チップ領域の寸
法データと該第１の軸および第２の軸に対する該二本の
境界線の相対位置データとに基づいて該メモリ領域上に
論理的チップ領域を割り付け,(4) 該論理的ウエハから
はみ出している面積が前記寸法データに基づく該チップ
領域の面積に対して所定の割合以下である該論理的チッ
プ領域について, 該第１の軸および第２の軸にそれぞれ
平行な２軸から成り且つその原点を任意の位置に設定可
能な直交座標系に基づく座標を求めたのち, 該座標を該
メモリ領域に書き込み,(5) 該第１の軸に最近接する少
なくとも一行に属する該論理的チップ領域のうち該メモ
リ領域に前記座標が書き込まれている該論理的チップ領
域の座標の中心値および該第２の軸に最近接する少なく
とも一列に属する該論理的チップ領域のうち該メモリ領
域に前記座標が書き込まれている該論理的チップ領域の
座標の中心値を求め，(6) 該メモリ領域に書き込まれて
いる各々の該論理的チップ領域の座標を, 上記両中心値
を座標値として有する点に位置する原点を有し且つ該第
１の軸および第２の軸にそれぞれ平行な二軸から成る別
の直交座標系に変換する諸工程を含むことを特徴とする
本発明に係る半導体装置の製造方法，または，上記にお
いて前記別の直交座標系の４つの象限のうち, 前記第１
軸に最近接する行の一部および前記第２の軸に最近接す
る列の一部の双方を含む象限における前記論理的チップ
領域の各々について, 該別の直交座標系の他の象限にお
ける対応する該論理的チップ領域の前記座標が前記メモ
リ領域に書き込まれているかどうかを検証し,該他の象
限における対応する論理的チップ領域に該座標が書き込
まれていない場合には, 該別の直交座標系に基づく当該
論理的チップ領域の座標を前記メモリ領域に書き込む諸
工程をさらに含むことを特徴とする本発明に係る半導体
装置の製造方法のいずれかによって達成される。
【０００９】
【作用】上記の結果，マップ上の座標は，特性測定にお
ける座標原点の設定とは無関係に，ウエハのほぼ中心に
原点を有する座標系に変換されている。したがって, ウ
エハ上の実際のチップ領域と容易に対応づけられ，チッ
プ上の表示を手掛かりにマップ上の特性データを参照す
ることができる。とくに，チップに表示されている数字
または記号によって示される座標が，ウエハの中心に原
点が設定された座標系を基準とするいわゆるチップコー
ドであれば，マップ上の座標はチップコードに一致す
る。
【００１０】前述のように，特性試験における測定誤差
によりマップ上のウエハの直径が実際より小さいと認識
されたたために，実際のウエハからはみ出していないチ
ップ領域が特性試験対象から外され，マップ上に対応す
る座標が存在しない場合がある。本発明によれば，実際
にはウエハからはみ出していないが，特性試験において
欠損チップとして処理されてしまったチップ領域につい
て，その位置データがマップ上に書き込まれる。したが
って, マップを参照すれば, このようなチップは特性試
験が行われなかったチップであることが確認できる。
【００１１】本発明によって上記のように各々のチップ
領域の座標が規格化されたマップは，そのデータを参照
して行われる自動組立に対しても，その信頼性を高める
上で有効である。
【００１２】
【実施例】本発明の理解を助けるために, 露光工程にお
けるウエハの位置合わせと各々のチップ領域に対して座
標を付与する手順について概要を説明する。
【００１３】ウエハ上におけるチップ領域の実際の位置
は，各々のチップ領域に半導体装置等のパターンが露光
されるときに決まる。例えば，図１に示すように, ウエ
ハ１に設けられている直線状の切り欠き辺(OF:オリエン
テーションフラット) を，露光装置において決められて
いる直交座標系のＸ軸に一致させ，ウエハ１の周辺がＹ
軸に接するようにして，露光装置とウエハ１との位置合
わせが行われる。
【００１４】露光装置は，ウエハ１の寸法およびチップ
領域２の寸法に関するデータが与えられており，これら
のデータにもとづいて，ウエハ１上にできるだけ多数の
割当が可能なチップ領域２の配置を決める。このように
して決められたチップ領域２の配置は, OFによる制約か
ら割り付けられなかったチップ領域を除き, ウエハ１の
中心を通る直交軸に関して対称であり，したがって, ウ
エハ１の中心に関して点対称である。このようにして，
各々のチップ領域２の位置が，前記ＸＹ座標軸を基準と
する座標(x,y) によって指定される。この座標値にもと
づいて，各々のチップ領域２に所定パターンが, いわゆ
るステップアンドリピート方式によって順次投射され
る。なお，上記ＸＹ座標軸の原点がウエハ１のほぼ中心
に位置するように変換された上記座標(x,y) を，とくに
チップコードと称している。ウエハ１のほぼ中心と表現
した理由は，露光装置に与えられているウエハ１の直径
データに対して, 実際の直径は１％程度のバラツキを有
することがあり，その結果，チップ領域２の割り付けの
基準となる座標系の原点が実際のウエハ１の中心からず
れる可能性があるためである。
【００１５】露光効率を高くするために, １回の投射
（ショット）で, 複数（例えば２ないし４）のチップ領
域２が露光される場合もある。通常, 露光の後には, エ
ッチングやレジストマスクの除去等が行われる。これ
ら, 露光やエッチング等の工程が, 必要なパターンの種
類に応じて繰り返される。この途中あるいは最後の露光
工程において，各々のチップ領域２には，ウエハ１上の
座標(x,y) を表示するための数字または記号が形成され
る。この表示は, チップが組立られたのちにも残ってお
り, 個々のチップを識別するための手掛かりとなる。
【００１６】上記のようにしてウエハ上に実際に配列さ
れた各々のチップ領域に形成されている半導体装置の特
性試験工程に対して本発明を適用する実施例を説明す
る。まず，特性試験装置に対するウエハの位置決めが行
われる。この位置決めは，基本的には前述の露光時の方
法と同じであり, 図２に示すように，特性試験装置に画
定された互いに直交する軸ｕおよび軸ｖを基準として決
められる。ウエハ１に設けられているオリエンテーショ
ンフラット(OF)に軸ｕに一致させ, ウエハ１の周辺を軸
ｖに一致させる。そして, チップ領域２の境界線（通常
のスクライブライン）31および32を検出する。これによ
って, 特性試験装置に対する境界線３の相対位置データ
が取得される。境界線３がOFに平行でない場合には, 境
界線31が軸ｕに平行に成るようにウエハ１の回転調整を
行う。
【００１７】一方, 例えば静電容量法等により，ウエハ
１の直径が測定され，この測定データが試験装置に入力
される。この直径データと，あらかじめ与えられている
チップ領域２の寸法データおよび上記特性試験装置に対
する境界線31および32の相対位置データにもとづいて，
ウエハ１上におけるチップ領域２の配置が推定される。
上記諸データにもとづくウエハ（論理的ウエハ）の輪郭
とその上に割り付けられたチップ領域（論理的チップ領
域）の配置が，例えば試験装置に付属するディスプレイ
上に表示される。このとき，論理的ウエハからはみ出し
ているとみなされたチップ領域（欠損チップ）が例えば
色分け等の特別の表示で示される。
【００１８】図３は, ディスプレイ上に描かれた論理的
ウエハとチップ領域を示す。実線の円は, ディスプレイ
上に表示されないが比較のために描かれた実際のウエハ
１を示す。破線の円は, 特性試験において測定された直
径データにもとづいて描かれたマップ上のウエハすなわ
ち論理的ウエハ1Aであって, 測定誤差のために, 論理的
ウエハ1Aが実際のウエハ１より小さいと認識された場合
を示している。破線の碁盤目は, ウエハ１上に割り付け
られていると推定されたチップ領域２を示す。マップ上
における論理的チップ領域2Aは, 軸ｕおよびｖに対する
相対位置が求められている実際のチップ領域２の境界線
３を基準として割り付けが行われている。また，各々の
論理的チップ領域2Aの大きさは実際のチップ領域２の寸
法データにもとづいて決められる。したがって, 実際の
ウエハ１と論理的ウエハ1Aとを図３のように重ねれば,
論理的チップ領域2Aは，実際のウエハ１上のチップ領域
２と重なるとみなすことができる。
【００１９】特性試験装置のオペレータは，表示された
チップ領域2Aの配置にもとづき，上記軸ｕおよび軸ｖに
それぞれ平行な２軸ＡおよびＢから成る直交座標系を適
宜設定する。そして，ディスプレイと対話しながら，論
理的ウエハ1Aからはみ出した面積が一つのチップ領域の
全面積に対して占める割合が所定値以下である論理的チ
ップ領域2Aを特性測定対象に決める。このようにして決
められた測定対象となる各々のチップ領域2Aについて，
前記直交座標軸ＡおよびＢを基準とする座標(a,b) のデ
ータが前記マップに書き込まれる。座標値a およびb の
単位は, 軸ＡおよびＢに沿った方向におけるチップ領域
2Aの寸法を１とする。
【００２０】次いで，マップ上に座標(a,b) のデータが
書き込まれたチップ領域2Aについて, 順次, 特性測定が
行われ, 前記マップに特性データが書き込まれる。必要
に応じて, この特性データが基準値と比較され，その良
否を区別するためのデータまたは特性値別の区分を表す
データがマップに書き込まれる。前述のように，ウエハ
からはみ出した面積が所定の割合以上であるチップ領域
2aは欠損チップとして測定対象から外されるので，マッ
プ上には，その座標も特性データも存在しない。
【００２１】図３においては模式的に, 軸ｕに最近接す
る行に８個のチップ領域2Aが, また軸ｖに最近接する列
に４個のチップ領域2Aがそれぞれ属するとして描かれて
いる。上記８個のチップ領域2Aの座標値a はそれぞれ-
4, -3, ・・, 0, 1, 2 また座標値b はすべて-1, 一方,
上記４個のチップ領域2Aの座標値a はすべて3 また座
標値b はそれぞれ 0, 1, 2, 3 であり, これら座標値a
とb の組み合わせによって決まる点が各々のチップ領域
2Aに黒丸で示されている。すなわち，マップ上における
各々のチップ領域2Aの位置は, それぞれに属する黒丸の
座標(a,b) で表される。隣り合う二つまたは四つのチッ
プ領域2Aの境界線上に黒丸が位置する場合には, この黒
丸がどのチップ領域2Aに属するかをあらかじめ決めてお
く。
【００２２】例えば, 図４においてP1およびP2は隣り合
う二つのチップ領域2Aの境界線上に黒丸が位置する場
合, P3は隣り合う四つのチップ領域2Aの境界線上に黒丸
が位置する場合である。そこで, 例えば, 前者の場合に
は, 座標軸ＡまたはＢに関して座標値a またはb の小さ
い側に位置するチップ領域2Aに属するとし, 後者の場合
には, 座標軸ＡおよびＢに関して座標値a およびb の双
方が大きい側に位置するチップ領域2Aに属するとするよ
うにあらかじめ決めておく。なお図４においてP4は黒丸
がチップ領域2Aの中に位置している場合である。このよ
うな取り決めは,露光工程における座標(x,y) の決め方
と統一しておくことは言うまでもない。
【００２３】再び図３を参照して，軸ｕに最近接する行
（すなわち座標値b が最小の行）に属するチップ領域2A
の座標の中心値a1/2および軸ｖに最近接する列（すなわ
ち座標値a が最小の列）に属するチップ領域2Aの座標の
中心値b1/2を求める。このために, 例えば上記行に属す
るチップ領域2Aの境界線の座標値a の最大と最小の平均
値および上記列に属するチップ領域2Aの境界線の座標値
b の最大と最小の平均値を求める。このようにして求め
られた中心値によって決まる座標(a1/2,b1/2)を有する
点は，前記露光工程におけるチップ領域２の割り付けの
基準となる座標系の原点であり, したがって, 実際のウ
エハ１の中心にほぼ一致している。すなわち，この座標
を有する点に対応づけられたチップ領域2Aに対応する実
際のチップ領域２が実際のウエハ１の中心に最も近く位
置している。
【００２４】そこで, このチップ領域2Aの座標が(0,0)
となるようにマップ上のすべてのチップ領域2Aの座標
(a,b) を変換する。すなわち，上記のようにして求めら
れた座標(a1/2,b1/2) に対応づけられたチップ領域2Aに
ついてすでにマップ上に書き込まれている座標を(a0,
b0) とすると, マップ上の各々のチップ領域2Aの座標
(a,b) を(a-a0,b-b0) に書き替える。このようにして書
き替えられたマップ上の各々のチップ領域2Aの座標は,
露光工程において実際のチップ領域２に付与されたチッ
プコードと一致するので, チップコードを手掛かりにマ
ップを参照することが可能となる。
【００２５】なお, 上記のようにして座標変換されたマ
ップ上のチップ領域2Aは, チップコード以外の座標が付
与されているウエハ上のチップ領域２に対応づけること
も可能であることは言うまでもない。また, 上記軸ｕに
最近接する行に属するチップ領域2Aの数または軸ｖに最
近接する列に属するチップ領域2Aの数のいずれかが偶数
であれば, 座標(a1/2,b1/2) を有する点が隣り合う二つ
または四つのチップ領域2Aの境界線上に位置する。この
場合には, 図４を参照して説明したチップ領域2Aの座標
の決め方と同様にして, この点がこれら隣り合うチップ
領域2Aのどれに属するかを決める。
【００２６】上記において, 座標(a1/2,b1/2) を有する
点を決める際に, 軸ｕに最近接する行および軸ｖに最近
接する列を選んだ理由は, 露光および特性試験におい
て, これら軸ｕおよびｖを基準としてウエハ１の位置決
めおよびチップ領域２または2Aの割付を行っているため
に, これらの軸に近い行または列ほど, ウエハ１の直径
に関するバラツキや測定誤差による位置ずれが生じ難
く, したがって, このようなバラツキや測定誤差に起因
する欠損チップの判定誤りが少ないからである。この理
由から, 軸ｕに最近接する行および軸ｖに最近接する列
を含む複数（少なくとも３）の行および列を選び, 選ば
れた各々の行および列ごとにチップの座標値a およびb
の平均値を求め, これら座標値a およびb のそれぞれの
代表値を多数決で決め, これら代表値を以て座標(a1/2,
b1/2) と決めれば, より信頼性が高い結果が得られる。
【００２７】図５は本発明を適用する上記特性試験装置
の概要構成を示すブロック図である。カセットC1に収納
されているウエハ１がプリアライナー12に送られ, ここ
で概略の位置調整が行われたのち, 矢印のように回動す
るハンドラー13によって，ホームポジションにある特性
試験装置（プローバ）４のＸＹステージ５上に載置され
る。ウエハ１は，図２を参照して説明したような軸ｕお
よびｖを基準とする位置決め，チップ領域２間の境界線
３の検出，回転調整等が行われる。次いでウエハ１は，
ＸＹステージ５によって特性試験装置４内の所定位置に
移送され，例えば静電容量センサ15によるその周辺の検
出ならびに直径の測定が行われる。同時に，ウエハ１上
のチップ領域２の境界線３の検出が行われる。境界線３
の検出は，特性試験装置４に設置されている例えばCCD
カメラ16によって行われる。このようにして, 特性試験
装置４に対するウエハ１および境界線３の相対位置デー
タが取得される。上記の動作はすべてコンピュータ(CP
U) ７の制御の下に行われる。
【００２８】コンピュータ７は, 上記のようにして取得
されたウエハ１の直径データと, データ格納部８にあら
かじめ格納されているチップ領域２の寸法データ, およ
び,上記のようにして検出された境界線３の位置データ
とから, ウエハ１の輪郭およびその上におけるチップ領
域２の配置を推定し, これをマップ格納部９のメモリ領
域に画定する。
【００２９】次いで, 図３を参照して説明したように,
オペレータによる直交軸ＡおよびＢから成る座標系の設
定と特性測定すべきチップ領域の決定が行われる。この
ようにして決まったチップ領域の座標(a,b) がマップ格
納部９のメモリ領域に書き込まれる。
【００３０】コンピュータ７は, ＸＹステージ５をステ
ップアンドリピート方式で移動させるとともに, ウエハ
１上の測定対象チップ領域に形成されている半導体装置
の端子に触針（プローブ）10を接触させ, 特性を測定す
る。このようにして各々のチップ領域２について順次特
性測定が行われる。測定が行われたチップ領域２に対応
する特性データが, マップ格納部９のメモリ領域に書き
込まれる。特性測定が完了すると，ウエハ１はＸＹステ
ージ５によりホームポジションに戻され，ハンドラー13
によりプリアライナー12に移されたのち, 別のカセット
C2へ収納されるように移送される。
【００３１】上記のようにして所定のチップ領域２につ
いての特性測定が完了すると, コンピュータ７は, 前述
の手順による座標(a1/2,b1/2) の導出, および, 座標変
換(a-a0,b-b0) 等の処理を行い, その結果をマップ格納
部９のメモリ領域に書き込む。このようにして, マップ
上の論理的チップ領域2Aの座標が, ウエハ１のほぼ中心
に位置するチップ領域２の座標を(0,0) とするチップコ
ードに一致するように補正される。
【００３２】図６は本発明の別の実施例を説明するため
の模式図であって, ウエハ１と, ウエハ１上の実際のチ
ップ領域２に対応するマップ上の論理的チップ領域2Aと
が示されている。前述のように, マップを作成する際に
は, 特性試験装置に対するウエハ１の位置決めは, 試験
装置に画定されている互いに直交する軸ｕおよび軸ｖを
基準に行われている。すなわち，軸ｕにオリエンテーシ
ョンフラット(OF)を一致させ, 軸ｖにウエハ１の周辺が
一致するように位置させる。この位置決めは,露光装置
に対するウエハ１の位置決めと同様であることは前述の
通りである。
【００３３】一方, 前述のように, マップ上の各々のチ
ップ領域2Aの座標は, ウエハ１のほぼ中心に原点を有す
るＸ軸およびＹ軸から成る直交座標系に変換されてい
る。通常，図示のように, ウエハ１のほぼ中心に位置す
るチップ領域2Aが座標(0,0) を有し, これを中心として
チップ領域2Aが一つずれるごとに座標値ｘおよびｙが１
ずつ増加または減少する。
【００３４】前述のように，露光工程および特性試験工
程におけるウエハ１の上記のような位置決め方法によれ
ば, 軸ｕに近接する行ほど，また，軸ｖに近接する列ほ
ど，これら行または列に属するチップ領域２または2Aの
配置は, ウエハ１の直径のバラツキや測定値の誤差によ
る影響を受け難い。すなわち，Ｘ軸およびＹ軸と軸ｕお
よび軸ｖで囲まれる象限（通常は第４象限と命名され
る）においては，実際のウエハ１に割り付けられたチッ
プ領域２またはマップ上の論理的ウエハ1Aに割り付けら
れたチップ領域2Aがウエハ１の直径の差異によって欠損
チップとなる可能性が, 他の象限におけるチップ領域２
または2Aに比べて最も低い。そこで, Ｘ軸およびＹ軸を
対称軸として, 第４象限のチップ領域2Aを他の象限に展
開し, 対応するチップ領域2Aが各々の他の象限に存在す
るかどうかをマップ上で検証する。
【００３５】例えば特性試験における直径測定誤差によ
り, ウエハ１の直径が実際より小さいとみなされたとす
る。その結果, 図６に示すように, 実際のウエハ１から
はみ出していない第２象限のチップ領域2aが論理的ウエ
ハ1Aからはみ出していると見なされてしまう。このチッ
プ領域2aはマップ上に座標が書き込まれない。このチッ
プ領域2aに対応して第４象限に存在するチップ領域2Aは
欠損チップではなく,座標(-4,-2) を有している。図６
の場合には, 座標(0,0) を有するチップ領域2Aが第４象
限に存在するので, 前記欠損チップとみなされたチップ
領域2aには, 座標(5,3) が付与され, これがマップに書
き込まれる。
【００３６】なお，上記の展開において，第４象限には
対応するチップ領域2Aが存在しないチップ領域2A' が，
第１および第２象限に存在する場合がある。これは, OF
の影響により, 対応するチップ領域が第３および第４象
限には割り付けられなかったためである。このような場
合には, マップ上にすでに書き込まれているチップ領域
2A' の座標を保存するが，チップ領域2A' のうち，欠損
チップとみなされてマップ上に座標が書き込まれていな
いチップ領域2a' については目視検査により確認のうえ
座標を付与する。
【００３７】上記のようにして, 欠損チップとみなされ
たチップ領域2aおよび2a' についての座標が書き込まれ
たマップは, 実際のウエハ１上のチップ領域２に対応す
るより詳しい情報を有するので，上記欠損チップ2aにつ
いてマップを参照することが可能となる。
【００３８】なお, 上記本発明は, ウエハ１の直径のバ
ラツキおよび測定誤差の大きさがチップ領域の寸法の２
倍以下であることおよびウエハの中心のマップ上におけ
る座標(a1/2,b1/2) を決めるために選ばれた行または列
には欠損チップが存在する確率が極めて小さいと言う経
験則を前提としている。
【００３９】
【発明の効果】本発明によれば, 特性試験結果を記録し
たマップ上の各々の論理的チップ領域の座標と露光工程
において付与された座標とが一致するので, チップに実
際に表示されている座標を表す数字または記号を手掛か
りにマップを参照して履歴調査を行うことが可能とな
る。その結果, 組立られたチップの不良原因をより正確
かつ詳しく解析することができ, 半導体装置または集積
回路の信頼性の向上に寄与する効果がある。
【図面の簡単な説明】
【図１】 露光工程におけるウエハの位置合わせおよび
チップ領域の座標付与に関する手順説明図
【図２】 特性試験工程におけるウエハおよびチップ領
域の位置合わせに関する手順説明図
【図３】 本発明による座標補正方法説明図
【図４】 マップ上のチップ領域に対する座標付与に関
する説明図
【図５】 本発明を適用する特性試験装置の概要構成を
示すブロック図
【図６】 本発明により欠損チップに対して座標を付与
する手順説明図
【符号の説明】
１, 1A ウエハ ２, 2A, 2A' チップ領域 2a, 2a' 欠損チップ ３ 境界線 ４ 特性試験装置 ５ ＸＹステージ ７ コンピュータ ８ データ格納部 ９ マップ格納部 10 触針 12 プリアライナー 13 ハンドラー 15 静電容量センサ 16 CCD カメラ

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体ウエハの一表面に行列方向に可及
    的多数が配列するように画定された複数のチップ領域の
    各々に形成された半導体装置に対して該半導体ウエハの
    ままの状態で試験を行うに際して， (1) 前記試験を行うための装置に画定された互いに直交
    する第１の軸および第２の軸に等価的に接するように該
    試験装置に対する該半導体ウエハの位置決めを行ったの
    ち, 該チップ領域を区画する互いに直交する少なくとも
    二本の境界線が該第１の軸および第２の軸にそれぞれ平
    行になるように該半導体ウエハに対して回転調整を行う
    工程と, (2) 上記位置決めおよび回転調整が行われた該半導体ウ
    エハ表面上における該二本の境界線の各々について該第
    １の軸および第２の軸に対する相対位置データを取得す
    る工程と, (3) 該半導体ウエハの寸法データに基づく直径を有し且
    つ該第１および第２の軸に等価的に接する論理的ウエハ
    をメモリ領域上に描くとともに, 該チップ領域の寸法デ
    ータと該第１の軸および第２の軸に対する該二本の境界
    線の相対位置データとに基づいて該メモリ領域上に論理
    的チップ領域を割り付ける工程と, (4) 該論理的ウエハからはみ出している面積が前記寸法
    データに基づく該チップ領域の面積に対して所定の割合
    以下である該論理的チップ領域について, 該第１の軸お
    よび第２の軸にそれぞれ平行な２軸から成り且つその原
    点を任意の位置に設定可能な直交座標系に基づく座標を
    求めたのち, 該座標を該メモリ領域に書き込む工程と, (5) 該第１の軸に最近接する少なくとも一行に属する該
    論理的チップ領域のうち該メモリ領域に前記座標が書き
    込まれている該論理的チップ領域の座標の中心値および
    該第２の軸に最近接する少なくとも一列に属する該論理
    的チップ領域のうち該メモリ領域に前記座標が書き込ま
    れている該論理的チップ領域の座標の中心値を求める工
    程と, (6) 該メモリ領域に書き込まれている各々の該論理的チ
    ップ領域の座標を, 上記両中心値を座標値として有する
    点に位置する原点を有し且つ該第１の軸および第２の軸
    にそれぞれ平行な二軸から成る別の直交座標系に変換す
    る工程 とを含むことを特徴とする半導体装置の製造方法。
  2. 【請求項２】前記別の直交座標系の４つの象限のうち,
    前記第１軸に最近接する行の一部および前記第２の軸に
    最近接する列の一部の双方を含む象限における前記論理
    的チップ領域の各々について, 該別の直交座標系の他の
    象限における対応する該論理的チップ領域の前記座標が
    前記メモリ領域に書き込まれているかどうかを検証する
    工程と, 該他の象限における対応する論理的チップ領域に該座標
    が書き込まれていない場合には, 該別の直交座標系に基
    づく当該論理的チップ領域の座標を前記メモリ領域に書
    き込む工程とをさらに含むことを特徴とする請求項１記
    載の半導体装置の製造方法。
  3. 【請求項３】前記第１の軸に最近接する行または前記第
    ２の軸に最近接する列として少なくとも３行または３列
    を選び, それぞれの行または列ごとに属する前記論理的
    チップ領域の座標の中心値を求め, これら複数の中心値
    から多数決で決められた代表値を以て前記別の直交座標
    系の原点を決めるための前記中心値とすることを特徴と
    する請求項１記載の半導体装置の製造方法。
  4. 【請求項４】チップ状に切断する前のウエハの状態にお
    ける試験結果に基づいて, 各チップの情報をマップとし
    て記憶し, この試験結果を分析することにより引き続く
    製造工程を合理的に行う半導体装置の製造方法におい
    て, (1) 前記試験時のチップ情報を基に１ロット内のウエハ
    における同座標の各チップが全て重なるようなチップレ
    イアウトデータを作成する第１の工程と, (2) 第１の工程におけるチップレイアウトデータを基
    に, 所定箇所の縦列と横列のチップ数をそれぞれカウン
    トしてそれぞれの中心で２分するＸ軸およびＹ軸を決定
    することにより前記ウエハ上の原点を検出する第２の工
    程と, (3) 第２の工程で検出した原点を基準として所定の象限
    における各々の前記チップの座標を決定する第３の工程
    と, (4) 第３の工程で決定した所定象限の各チップの座標を
    基に, その他の３つの象限における欠落チップについ
    て, チップ情報の補正を行う第４の工程 とを順次行うことを特徴とする半導体装置の製造方法。
  5. 【請求項５】露光の際にオリエンテーションフラットを
    Ｘ軸に, オリエンテーションフラットに直交し且つ前記
    ウエハの周辺に接する一直線をＹ軸としてこれらＸ軸お
    よびＹ軸を基準にして前記ウエハの位置合わせを行い,
    該Ｘ軸およびＹ軸の交点の近傍を, 始めに座標を決定す
    る前記所定の象限とすることを特徴とする請求項４記載
    の半導体装置の製造方法。
  6. 【請求項６】露光時のチップレイアウトデータの座標
    と, 請求項４で表されるチップレイアウトデータとを一
    致させることを特徴とする請求項４または５記載の半導
    体装置の製造方法。
JP4198286A 1992-07-24 1992-07-24 半導体装置の製造方法 Expired - Lifetime JP2808996B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4198286A JP2808996B2 (ja) 1992-07-24 1992-07-24 半導体装置の製造方法
EP92115170A EP0580895A2 (en) 1992-07-24 1992-09-04 Method of mapping a tested semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4198286A JP2808996B2 (ja) 1992-07-24 1992-07-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0645428A JPH0645428A (ja) 1994-02-18
JP2808996B2 true JP2808996B2 (ja) 1998-10-08

Family

ID=16388600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4198286A Expired - Lifetime JP2808996B2 (ja) 1992-07-24 1992-07-24 半導体装置の製造方法

Country Status (2)

Country Link
EP (1) EP0580895A2 (ja)
JP (1) JP2808996B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE503038C2 (sv) * 1993-07-09 1996-03-11 Sandvik Ab Diamantbelagt skärande verktyg av hårdmetall eller keramik
EP2282338B1 (en) * 2004-04-19 2014-08-06 STMicroelectronics Srl Structures for indexing dice
WO2006025386A1 (ja) * 2004-08-31 2006-03-09 Nikon Corporation 位置合わせ方法、処理システム、基板の投入再現性計測方法、位置計測方法、露光方法、基板処理装置、計測方法及び計測装置
WO2011139061A2 (ko) * 2010-05-04 2011-11-10 한미반도체 주식회사 반도체 자재 정렬방법
CN103065012B (zh) * 2012-12-31 2016-08-24 中国电子科技集团公司第四十五研究所 一种晶圆Map显示模型的创建方法及其使用方法
CN112115677B (zh) * 2019-06-21 2024-07-12 比亚迪半导体股份有限公司 芯片修调的方法、装置、存储介质和电子设备
CN113625149B (zh) * 2020-05-07 2024-07-16 美商矽成积体电路股份有限公司 异常芯片检测方法与异常芯片检测系统
CN112103233B (zh) * 2020-09-25 2023-08-22 广东先导微电子科技有限公司 确定晶片掰片位置的方法
CN116013816B (zh) * 2023-01-18 2026-03-03 江西兆驰半导体有限公司 Led芯片的分选方法、系统及计算机设备
CN121352636A (zh) * 2025-12-19 2026-01-16 上海朋熙半导体有限公司 先进封装厂中晶圆分析的方法、装置、设备和存储介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5889836A (ja) * 1981-11-24 1983-05-28 Hitachi Ltd ウエハマツピング装置
JPS6053042A (ja) * 1983-09-02 1985-03-26 Toshiba Corp ウェハマップの作成方法
JPS6178134A (ja) * 1984-09-26 1986-04-21 Hitachi Ltd 半導体プロセスにおける位置合せ方法およびこれを用いたシステム
JPH067561B2 (ja) * 1986-11-27 1994-01-26 東京エレクトロン株式会社 半導体ウエハチツプの位置合わせ方法
JPS6468937A (en) * 1987-09-10 1989-03-15 Canon Kk Chip-map formation
JPH0425145A (ja) * 1990-05-21 1992-01-28 Tokyo Electron Ltd 半導体測定装置

Also Published As

Publication number Publication date
JPH0645428A (ja) 1994-02-18
EP0580895A3 (ja) 1994-03-09
EP0580895A2 (en) 1994-02-02

Similar Documents

Publication Publication Date Title
US11761904B2 (en) Smart defect calibration system in semiconductor wafer manufacturing
JP4951811B2 (ja) 半導体装置の製造方法
JP3639636B2 (ja) 半導体ウェハの不良解析装置及び不良解析方法
US6084679A (en) Universal alignment marks for semiconductor defect capture and analysis
US7894660B2 (en) Image processing alignment method and method of manufacturing semiconductor device
US11669957B2 (en) Semiconductor wafer measurement method and system
US12062166B2 (en) Method and system for diagnosing a semiconductor wafer
US6598194B1 (en) Test limits based on position
JPH0645428A (ja) 半導体装置の製造方法
CN118226238A (zh) 一种飞针测试方法、系统及飞针测试机
JPH10267993A (ja) 不良解析装置
US6768961B2 (en) System and method for analyzing error information from a semiconductor fabrication process
EP0225257B1 (en) System for inspecting exposure pattern data of semiconductor integrated circuit device
JPH11186354A (ja) 半導体集積回路の検査解析装置及びその方法並びにその制御プログラムを記録した記録媒体
JP3247823B2 (ja) 欠陥検査方法およびその装置並びに薄膜磁気ヘッド用の素子の製造方法
TWI913894B (zh) 晶圓缺陷的檢測方法及裝置
JP2000243794A (ja) 半導体ウエハの解析方法
JP2595962B2 (ja) 半導体装置
KR100716552B1 (ko) 다이 어태치 방법
US6782500B1 (en) Statistical decision system
US20250052808A1 (en) Wafer analyzing device and wafer analyzing system
CN116993669B (zh) 扫描电镜图像缺陷的确定方法及装置
JPH0680626B2 (ja) 電子線描画方法
US8014587B2 (en) Pattern test method of testing, in only specific region, defect of pattern on sample formed by charged beam lithography apparatus
JP2002134569A (ja) テストデータ解析装置、テストデータ解析方法および記録媒体

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980630