JP2811797B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2811797B2
JP2811797B2 JP22820789A JP22820789A JP2811797B2 JP 2811797 B2 JP2811797 B2 JP 2811797B2 JP 22820789 A JP22820789 A JP 22820789A JP 22820789 A JP22820789 A JP 22820789A JP 2811797 B2 JP2811797 B2 JP 2811797B2
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode
substrate
conductive
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22820789A
Other languages
English (en)
Other versions
JPH0391939A (ja
Inventor
一彦 野澤
伊藤  公一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP22820789A priority Critical patent/JP2811797B2/ja
Publication of JPH0391939A publication Critical patent/JPH0391939A/ja
Application granted granted Critical
Publication of JP2811797B2 publication Critical patent/JP2811797B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置に係り、さらに詳しくは、半導
体装置の能動面の改良に関するものである。
[従来の技術] 半導体装置を例えばプリント配線基板に実装するにあ
たっては多くの方式があるが、その1つにチップ・オン
・パネル方式がある。
第3図はチップ・オン・パネル方式を説明するため要
部を拡大して示した模式図、第4図はその半導体装置の
能動面の平面図である。図において、(1)は半導体装
置で、(2)はその能動面に設けられた多数の電極、
(3)は半導体装置(1)を外部環境から保護するた
め、電極(2)を除く能動面を被覆した絶縁物からなる
絶縁部であるパッシベーション膜、(4)は半導体装置
(1)のエッジ部に形成されたアルミニウム配線の如き
導電部で、電源(図示せず)に接続される。(5)は例
えばプリント配線基板の如き絶縁材料からなる基板で、
半導体装置(1)の各電極(2)に対応した位置にはそ
れぞれ電極(端子)(6)が設けられている。(7)は
粒径が例えば5〜10μmの微細導電粒子又は微細導電樹
脂(以下導電粒子という)で、例えばポリエステルから
なる微細な樹脂ボールの表面にニッケルメッキを施し、
さらにその表面に金メッキを施したものである。
次に、上記のように構成した基板(5)に半導体装置
(1)を実装するプロセスを説明する。先ず、接着剤に
導電粒子(7)を混入し、塗布、印刷等の手法により基
板(5)の各電極(6)上に皮膜を形成する。ついで、
半導体装置(1)の各電極(2)を基板(5)の各電極
(6)と対向させて当接する。この状態で半導体装置
(1)を僅かに加圧し、半導体装置(1)の外周と基板
(5)との間に封止用接着剤(8)を充填し、固化させ
る。これにより半導体装置(1)は基板(5)に確実に
取付けられ、能動面は封止用接着剤(8)により気密に
封止される。このとき、半導体装置(1)の電極(2)
と基板(5)の電極(6)との間に介在する導電粒子
(7)はその弾性により両者に密着し、両電極(2),
(6)間を導通させる。
[発明が解決しようとする課題] 上記のようにチップ・オン・パネル方式は、はんだを
使用せず半導体装置を簡単に基板に装着できる特長を有
するが、次のような問題がある。即ち、基板(5)に形
成された導電粒子(8)を主体とする皮膜は、電極
(6)に塗布や印刷した際にじんだりだれたりして広が
り、また半導体装置(1)の装着にあたって流動し、そ
の広がりや流動は第3図に示すようにパッシベーション
膜(3)の下から半導体装置(1)のエッジ部付近に達
し、両電極(2),(6)と導電部(4)とを橋絡し、
短絡することが屡々あり、これによる不良率は30%程度
に達していた(第5図参照)。このような不良品の発生
を防止するために、従来は導電粒子が混入された接着剤
の電極(6)への印刷(塗布)を精密に制御して広がり
を防止していたが、大変面倒であるにもかかわらず、充
分な成果は挙がらなかった。
本発明は、上記の課題を解決すべくなされたもので、
半導体装置を基板に実装した際、電極と端面に設けた導
電部とが短絡するおそれのない半導体装置を得ることを
目的としたものである。
[課題を解決するための手段] 本発明の半導体装置は、複数の電極、前記電極から端
面方向の所定領域に配設される絶縁部の各々を表面に有
するとともに、前記絶縁部よりも更に前記端面方向の表
面に導電性領域を有する半導体素子が用いられ、前記半
導体素子の電極と前記半導体素子の電極に対応して設け
られた基板の電極とを導電性粒子もしくは導電性樹脂を
介して電気的に接続するように構成した半導体装置であ
って、前記半導体素子の表面に設けられた複数の電極と
前記半導体素子の前記端面までの最短距離を少なくとも
100〜200μmとしたことを特徴とする。
[作用] 本発明においては、端面方向の表面に導電性領域を有
する半導体素子が用いられ、半導体素子の電極と半導体
素子の電極に対応して設けられた基板の電極とを導電性
粒子もしくは導電性樹脂を介して電気的に接続するよう
に構成した半導体装置であって、半導体素子の表面に設
けられた複数の電極と半導体素子の前記端面までの最短
距離を少なくとも100〜200μmとしたので、特に絶縁部
よりも更に端面方向の表面に導電性領域を有する半導体
素子の基板への装着に際し、導電粒子もしくは導電性樹
脂が拡がったり流動したりしても、導電粒子もしくは導
電性樹脂は絶縁部と基板との間に止めることができるの
で、半導体素子及び基板の電極と導電性領域とが導通し
て短絡することが防止される。また、例えば基板の電極
への導電性粒子もしくは導電性樹脂の印刷(塗布)制御
が容易になるばかりでなく、半導体素子及び基板の電極
と導電性領域との短絡による不良品の発生を大幅に低下
させることができる。
[実施例] 本発明の発明者はこの問題について種々実験、研究を
重ねた結果、接着剤に混入された導電粒子の広がりには
自ずから限度があるので、電極から半導体装置の端面ま
での最短距離(従来この距離l1は80〜100μm)を長く
すれば、上記のような短絡による不良品がなくなること
を確認した。
ところで、電極と半導体装置の端面までの距離を長く
するためには、電極を内側に設けるか、半導体チップを
大きくするかの何れかが考えられる。しかし前者によれ
ば電極の数が減るか電極が密になって設計上種々障害を
生ずることになる。一方、後者によれば、シリコンウエ
ハから取れる半導体チップの数が減るために、コストア
ップを招くことになる。
そこで、これらについて検討の結果、第5図に示すよ
うに、電極と半導体装置の端面までの最短距離を100〜2
00μmの範囲にすれば、短絡による不良品の発生はな
く、しかもコストアップにもほとんど影響がないことが
明らかになった。
第1図は本発明実施例の要部を拡大して示した模式
図、第2図は半導体装置の能動面の平面図である。本発
明においては、前述のように半導体装置(1)の電極
(2)と半導体装置の端面までの最短距離lを100〜200
μmに設定したものである。
このように構成したことにより、基板(5)の電極
(6)に塗布又は印刷した導電粒子を主体とするる接着
剤に広がりや流動を生じても、その範囲はパッシベーシ
ョン膜(3)内に止まり、これ以上広がることはない。
このため電極(2),(6)と導電部(4)との間に短
絡が発生するおそれは全くない。
なお、本発明において、半導体装置の電極と半導体装
置の端面までの最短距離l(100〜200μm)を確保する
ため、半導体チップを大きくするか電極を内側に設ける
かは、設計上、コスト上等各種の条件を勘案して選択す
ればよい。
[発明の効果] 以上の説明から明らかなように、本発明は端面方向の
表面に導電性領域を有する半導体素子が用いられ、半導
体素子の電極と半導体素子の電極に対応して設けられた
基板の電極とを導電性粒子もしくは導電性樹脂を介して
電気的に接続するように構成した半導体装置であって、
半導体素子の表面に設けられた複数の電極と半導体素子
の前記端面までの最短距離を少なくとも100〜200μmと
したので、特に絶縁部よりも更に端面方向の表面に導電
性領域を有する半導体素子の基板への装着に際し、導電
粒子もしくは導電性樹脂が広がったり流動したりして
も、導電粒子もしくは導電性樹脂は絶縁部と基板との間
に止めることができるので、半導体素子及び基板の電極
と導電性領域とが導通して短絡することが防止される。
また、例えば基板の電極への導電性粒子もしくは導電性
樹脂の印刷(塗布)制御が容易になるばかりでなく、半
導体素子及び基板の電極と導電性領域との短絡による不
良品の発生を大幅に低下させることができる効果を有す
る。
【図面の簡単な説明】
第1図は本発明実施例の要部を拡大して示した模式図、
第2図はその半導体装置の能動面の平面図、第3図は従
来のチップ・オン・パネル方式による半導体装置の装着
状態の一部を拡大して示した模式図、第4図はその半導
体装置の能動面の平面図、第5図は半導体装置の電極と
端面迄での長さと、不良率及びコストとの関係を示す線
図である。 1:半導体装置、2:電極、3:パッシベーション膜、4:導電
部、5:基板、6:電極、7:導電粒子、8:封止用接着剤。
フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/60 311

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】複数の電極、前記電極から端面方向の所定
    領域に配設される絶縁部の各々を表面に有するととも
    に、前記絶縁部よりも更に前記端面方向の表面に導電性
    領域を有する半導体素子が用いられ、前記半導体素子の
    電極と前記半導体素子の電極に対応して設けられた基板
    の電極とを導電性粒子もしくは導電性樹脂を介して電気
    的に接続するように構成した半導体装置であって、 前記半導体素子の表面に設けられた複数の電極と前記半
    導体素子の前記端面までの最短距離を少なくとも100〜2
    00μmとしたことを特徴とする半導体装置。
JP22820789A 1989-09-05 1989-09-05 半導体装置 Expired - Fee Related JP2811797B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22820789A JP2811797B2 (ja) 1989-09-05 1989-09-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22820789A JP2811797B2 (ja) 1989-09-05 1989-09-05 半導体装置

Publications (2)

Publication Number Publication Date
JPH0391939A JPH0391939A (ja) 1991-04-17
JP2811797B2 true JP2811797B2 (ja) 1998-10-15

Family

ID=16872872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22820789A Expired - Fee Related JP2811797B2 (ja) 1989-09-05 1989-09-05 半導体装置

Country Status (1)

Country Link
JP (1) JP2811797B2 (ja)

Also Published As

Publication number Publication date
JPH0391939A (ja) 1991-04-17

Similar Documents

Publication Publication Date Title
US5180888A (en) Conductive bonding agent and a conductive connecting method
JP2737647B2 (ja) 異方導電性接着剤およびそれを用いた導電接続構造
JPH09260552A (ja) 半導体チップの実装構造
JPH10189806A (ja) 半導体装置および半導体装置と基板の接合構造
JP2811797B2 (ja) 半導体装置
JP3553195B2 (ja) 半導体装置とその製造方法
JPH03257854A (ja) 半導体装置
JP2670505B2 (ja) 電子部品搭載用基板
JPS63244631A (ja) 混成集積回路装置の製造方法
JP2778790B2 (ja) 半導体装置の実装構造及び実装方法
JPH0294535A (ja) 混成集積回路
JP2993480B2 (ja) 半導体装置
JPH0430566A (ja) 高出力用混成集積回路装置
JPH04269841A (ja) 半導体装置
JP2536626Y2 (ja) 混成集積回路
JPH0433348A (ja) 半導体装置
JP2775262B2 (ja) 電子部品搭載用基板及び電子部品搭載装置
JP3145892B2 (ja) 樹脂封止型半導体装置
JPH025416A (ja) 半導体集積回路装置
JPH11232929A (ja) 異方性導電樹脂およびこの異方性導電樹脂を有する半導体装置
JPS60214535A (ja) 半導体素子取付方法
JPS61259548A (ja) 半導体装置
JP2963548B2 (ja) 半導体装置
JPH0430565A (ja) 高出力用混成集積回路装置
JPH0521521A (ja) 液晶パネル

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070807

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20080807

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080807

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20090807

LAPS Cancellation because of no payment of annual fees