JPH03257854A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03257854A JPH03257854A JP2057307A JP5730790A JPH03257854A JP H03257854 A JPH03257854 A JP H03257854A JP 2057307 A JP2057307 A JP 2057307A JP 5730790 A JP5730790 A JP 5730790A JP H03257854 A JPH03257854 A JP H03257854A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- conductive films
- insulating plate
- projection
- insulated board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
この発明は、リードフレームを用いたプラスチックパッ
ケージ型の半導体装置に関するものである。
ケージ型の半導体装置に関するものである。
従来において、−船釣なリードフレームを用いたプラス
チック型の半導体装置は、第７図に示すように、リード
フレームのダイパッドｌ上に半導体素子２が銀ペースト
３により接着され、この半導体素子２の電極であるボン
ディングパッド２゜と、リードフレームのインナーリー
ド４とは金線５により、結線されている。
チック型の半導体装置は、第７図に示すように、リード
フレームのダイパッドｌ上に半導体素子２が銀ペースト
３により接着され、この半導体素子２の電極であるボン
ディングパッド２゜と、リードフレームのインナーリー
ド４とは金線５により、結線されている。
しかし、半導体素子の製造技術が向上して微細化が進行
するにつれて、半導体素子２が小型化し、しかもピン数
およびボンディングパッド２°数も増える傾向にある。
するにつれて、半導体素子２が小型化し、しかもピン数
およびボンディングパッド２°数も増える傾向にある。
これとともに リードフレームの製造技術も向上したが
、インナーリード４の先端部の幅をワイヤボンディング
に必要なだけ確保しようとすると、所望の大きさを有す
るパッケージ（図示せず）に収まらなくなるという問題
があった。また半導体素子２と、インナーリード４とを
接続する金線５が長くなりすぎることにより、金線５の
垂れ下がりおよび樹脂封止時の金線５のループ変形等の
問題があった。
、インナーリード４の先端部の幅をワイヤボンディング
に必要なだけ確保しようとすると、所望の大きさを有す
るパッケージ（図示せず）に収まらなくなるという問題
があった。また半導体素子２と、インナーリード４とを
接続する金線５が長くなりすぎることにより、金線５の
垂れ下がりおよび樹脂封止時の金線５のループ変形等の
問題があった。
そこでこれらの問題を解決する半導体装置として、第５
図（ａ）、（ロ）および第６図に示すような、半導体素
子２のボンディングパッド２“とインナーリード４との
中継端子として、複数個の導電膜６を設けたものが知ら
れている。
図（ａ）、（ロ）および第６図に示すような、半導体素
子２のボンディングパッド２“とインナーリード４との
中継端子として、複数個の導電膜６を設けたものが知ら
れている。
第５図（ａ）は半導体素子搭載前の従来の半導体装置を
示す平面図、第５図（ロ）はｃ−ｃ’線の同断面図、第
６図は従来の半導体装置を示す断面図である。
示す平面図、第５図（ロ）はｃ−ｃ’線の同断面図、第
６図は従来の半導体装置を示す断面図である。
第５図（ａ）、（ロ）に示すように、リードフレームの
ダイパッド１上には、絶縁板７がエポキシ樹脂接着剤８
により、接着される。この絶縁Ｆｉ、７上には、複数個
の導電膜６が形成され、さらに導電膜６の内側には、第
６図に示すように、銀ペースト３等のダイボンド材によ
って、半導体素子２が接着される。
ダイパッド１上には、絶縁板７がエポキシ樹脂接着剤８
により、接着される。この絶縁Ｆｉ、７上には、複数個
の導電膜６が形成され、さらに導電膜６の内側には、第
６図に示すように、銀ペースト３等のダイボンド材によ
って、半導体素子２が接着される。
そしてこの半導体素子２の電極であるボンディングパッ
ド２″と導電膜６とが金線９により、結線され、さらに
導電膜６とインナーリード４とが金線５により、結線さ
れる。
ド２″と導電膜６とが金線９により、結線され、さらに
導電膜６とインナーリード４とが金線５により、結線さ
れる。
〔発明が解決しようとする課題〕
しかしながら、このような従来の半導体装１において、
絶縁板７と半導体素子２とを銀ペースト３により接着す
る際、この銀ペースト３が拡がってしまい、この銀ペー
スト３の拡がりが絶縁板７上に形成されている導電膜６
にまで達してしまうという問題があった。その結果、導
電膜６のシッート不良および金線５．９と導電膜６との
接着不良等が発生するという問題があった。
絶縁板７と半導体素子２とを銀ペースト３により接着す
る際、この銀ペースト３が拡がってしまい、この銀ペー
スト３の拡がりが絶縁板７上に形成されている導電膜６
にまで達してしまうという問題があった。その結果、導
電膜６のシッート不良および金線５．９と導電膜６との
接着不良等が発生するという問題があった。
この発明の目的は、上記問題点に鑑み、絶縁板と半導体
素子とを接着する際に、銀ペースト等のダイボンド材が
拡散することを防ぐことのできる半導体装置を提供する
ものである。
素子とを接着する際に、銀ペースト等のダイボンド材が
拡散することを防ぐことのできる半導体装置を提供する
ものである。
（！ＩＮを解決するための手段〕
この発明の半導体装置は、複数個の導電膜と半導体素子
との間の絶縁板上にダイボンド材拡散防止部を設けたこ
とを特徴とする。
との間の絶縁板上にダイボンド材拡散防止部を設けたこ
とを特徴とする。
この発明の半導体装置によれば、複数個の導電膜と半導
体素子との間の絶縁板上に、突起物または溝等のダイボ
ンド材拡散防止部を設けることにより、例えば突起物で
あれば障壁の役割をさせ、溝であれば落ち込ませること
によって、半導体素子と、絶縁板との接着の際に発生す
る銀ペースト等のダイボンド材の拡がりを防止すること
ができる。
体素子との間の絶縁板上に、突起物または溝等のダイボ
ンド材拡散防止部を設けることにより、例えば突起物で
あれば障壁の役割をさせ、溝であれば落ち込ませること
によって、半導体素子と、絶縁板との接着の際に発生す
る銀ペースト等のダイボンド材の拡がりを防止すること
ができる。
この発明の一実施例を第１図ないし第４図に基づいて説
明する。
明する。
第１図はこの発明の第１の実施例の半導体装置を示す断
面図、第２図（萄はこの発明の第１の実施例の半導体装
置の半導体素子搭載前を示す平面図、第２図（ロ）はＡ
−Ａ’線の同断面図である。
面図、第２図（萄はこの発明の第１の実施例の半導体装
置の半導体素子搭載前を示す平面図、第２図（ロ）はＡ
−Ａ’線の同断面図である。
第１図および第２図（ａ）、 （ｂ）に示すように、ダ
イパッドｌ上には、絶縁板７を設け、この絶縁板７上に
は、複数個の導電膜６を設け、この導電膜６と半導体素
子２との間には、ダイボンド付拡散防止部となる突起物
１０（突起状の絶縁膜）を設けた。
イパッドｌ上には、絶縁板７を設け、この絶縁板７上に
は、複数個の導電膜６を設け、この導電膜６と半導体素
子２との間には、ダイボンド付拡散防止部となる突起物
１０（突起状の絶縁膜）を設けた。
絶縁板７は、例えば厚さ２００ｎｍのガラスエポキシ樹
脂であり、また導電膜６は、この絶縁板７上に厚さ１８
μｍの銅箔を形成した後、この銅箔を所定のパターンに
エツチングしたものであり、導電膜６となるｗ４箔の表
面には、金メツキが施しである。
脂であり、また導電膜６は、この絶縁板７上に厚さ１８
μｍの銅箔を形成した後、この銅箔を所定のパターンに
エツチングしたものであり、導電膜６となるｗ４箔の表
面には、金メツキが施しである。
また突起物ｌＯは、スクリーン印刷によって、絶縁板７
上にソルダーレジストを印刷したものである。
上にソルダーレジストを印刷したものである。
またダイパッド１は、厚さ０．１５閣のＦ ｅ −Ｎｉ
合金であり、このダイパッド１上に上述の導電膜６およ
び突起物ｌＯを設けた絶縁板７をエポキシ樹脂接着剤８
により、接着した。
合金であり、このダイパッド１上に上述の導電膜６およ
び突起物ｌＯを設けた絶縁板７をエポキシ樹脂接着剤８
により、接着した。
そして第１図に示すように、絶縁板７上に半導体素子２
を銀ペースト３によって、接着した。この際、銀ペース
ト３が拡がっても、突起物ｌＯに当たることにより、こ
の突起物１０を越えて拡がることがない、すなわち突起
物１０により、銀ペースト３の拡がりは導電膜６に達す
ることない。
を銀ペースト３によって、接着した。この際、銀ペース
ト３が拡がっても、突起物ｌＯに当たることにより、こ
の突起物１０を越えて拡がることがない、すなわち突起
物１０により、銀ペースト３の拡がりは導電膜６に達す
ることない。
最後に半導体素子２の電極であるボンディングパッド２
°と、導電膜６とを３０μｍ径の金線９によって、ワイ
ヤボンディングし、同様に金線５により、導電膜６とイ
ンナーリード４とをワイヤボンディングした後、エポキ
シ樹脂（図示せず）により樹脂封止をする。導電膜６は
、半導体素子２のボンディングパッド２′ と、インナ
ーリード４との中継端子の役割をする。
°と、導電膜６とを３０μｍ径の金線９によって、ワイ
ヤボンディングし、同様に金線５により、導電膜６とイ
ンナーリード４とをワイヤボンディングした後、エポキ
シ樹脂（図示せず）により樹脂封止をする。導電膜６は
、半導体素子２のボンディングパッド２′ と、インナ
ーリード４との中継端子の役割をする。
第３図はこの発明の第２の実施例の半導体装置を示す断
面図、第４図（ａ）はこの発明の第２の実施例の半導体
装置の半導体素子搭載前を示す平面図、第４図（ロ）は
Ｂ−Ｂ’線の同断面図である。
面図、第４図（ａ）はこの発明の第２の実施例の半導体
装置の半導体素子搭載前を示す平面図、第４図（ロ）は
Ｂ−Ｂ’線の同断面図である。
第３図および第４図（ａ）、 （ｂ）に示すように、ダ
イパッドｌ上には、絶縁板７°を設け、この絶縁板７°
上には、複数個の導電膜６を設け、この導電膜６と半導
体素子２との間には、ダイボンド付拡散防止部となる溝
１１を設けた。
イパッドｌ上には、絶縁板７°を設け、この絶縁板７°
上には、複数個の導電膜６を設け、この導電膜６と半導
体素子２との間には、ダイボンド付拡散防止部となる溝
１１を設けた。
絶縁板７′は、例えば厚さ３００ ｎｍのガラスエポキ
シ樹脂であり、導電膜６は、この絶縁板７上に厚さ１８
μｍの銅箔を形成した後、二〇銅箔を所定のパターンに
エツチングしたものであり、導電膜６である銅箔の表面
には、金メツキが施しである。
シ樹脂であり、導電膜６は、この絶縁板７上に厚さ１８
μｍの銅箔を形成した後、二〇銅箔を所定のパターンに
エツチングしたものであり、導電膜６である銅箔の表面
には、金メツキが施しである。
またダイパッド１は、厚さ０．１５閣のＦ ｅ −Ｎｉ
合金であり、このダイパッドｌ上に上述の導電膜６およ
び突起物１０を設けた絶縁板７°をエポキシ樹脂接着側
８により、接着した。
合金であり、このダイパッドｌ上に上述の導電膜６およ
び突起物１０を設けた絶縁板７°をエポキシ樹脂接着側
８により、接着した。
そして第３図に示すように、この絶縁板７°上に半導体
素子２を銀ペースト３によって、接着した。この際、銀
ペースト３が拡がっても、この銀ペースト３が溝１１に
落ち込むことにより、この溝１１を越えて拡がることが
ない、すなわち溝１１を設けることにより、銀ペースト
３の拡がりが導電膜６に達することない。
素子２を銀ペースト３によって、接着した。この際、銀
ペースト３が拡がっても、この銀ペースト３が溝１１に
落ち込むことにより、この溝１１を越えて拡がることが
ない、すなわち溝１１を設けることにより、銀ペースト
３の拡がりが導電膜６に達することない。
そして、半導体素子２の電極であるボンディングパッド
２°と、導電［１６とを３０．ｕｍ径の金線９によって
、ワイヤボンディングし、同様の金線５により、導電ｌ
Ｉ６とインナーリード４とをワイヤボンディングした後
、エポキシ樹脂（図示せず）により樹脂封止をする。導
電膜６は、半導体素子２のボンディングパッド２° と
、インナーリード４との中継端子の役割をする。
２°と、導電［１６とを３０．ｕｍ径の金線９によって
、ワイヤボンディングし、同様の金線５により、導電ｌ
Ｉ６とインナーリード４とをワイヤボンディングした後
、エポキシ樹脂（図示せず）により樹脂封止をする。導
電膜６は、半導体素子２のボンディングパッド２° と
、インナーリード４との中継端子の役割をする。
以上このように、導電膜６と半導体素子２との間の絶縁
板７または７゛上に、例えば突起物１０または溝１１等
のダイボンド付拡散防止部を設けることにより、絶縁板
７または７°と半導体素子２とを接着する際に生じる銀
ペースト３等のグイボンド材の拡がりを防ぐことができ
る。したがって従来のように、このグイボンド材が拡が
って、導電膜６に付着することが原因となって生じた導
電１ｌＩ６のショート不良および金線５．９と導電膜６
との接着不良等を防ぐことができる。
板７または７゛上に、例えば突起物１０または溝１１等
のダイボンド付拡散防止部を設けることにより、絶縁板
７または７°と半導体素子２とを接着する際に生じる銀
ペースト３等のグイボンド材の拡がりを防ぐことができ
る。したがって従来のように、このグイボンド材が拡が
って、導電膜６に付着することが原因となって生じた導
電１ｌＩ６のショート不良および金線５．９と導電膜６
との接着不良等を防ぐことができる。
〔発明の効果〕
この発明の半導体装置によれば、複数個の導電膜と半導
体素子との間の絶縁板に、例えば突起物または溝等のダ
イボンド材拡散防止部を設けることにより、突起物であ
れば障壁の役割をさせ、溝であれば落ち込ませることに
よって、半導体素子と、絶縁板との接着の際に発生する
銀ペースト等のグイボンド材の拡がりを防止することが
できる。
体素子との間の絶縁板に、例えば突起物または溝等のダ
イボンド材拡散防止部を設けることにより、突起物であ
れば障壁の役割をさせ、溝であれば落ち込ませることに
よって、半導体素子と、絶縁板との接着の際に発生する
銀ペースト等のグイボンド材の拡がりを防止することが
できる。
その結果、従来のように、銀ペースト等のグイボンド材
が拡がって、導電膜に達することが原因となって生じて
いた半導体素子と導電膜とのショート不良および導電膜
と金線との接着不良等をなくすごとができる。
が拡がって、導電膜に達することが原因となって生じて
いた半導体素子と導電膜とのショート不良および導電膜
と金線との接着不良等をなくすごとができる。
第１図はこの発明の第１の実施例の半導体装置を示す断
面図、第２図（ａ）はこの発明の第１の実施例の半導体
装置の半導体素子搭載前を示す平面図、第２図（ロ）は
Ａ−Ａ“線の同断面図、第３図はこの発明の第２の実施
例の半導体装置を示す断面図、第４図（ａ）はこの発明
の第２の実施例の半導体装置の半導体素子搭載前を示す
平面図、第４図軸）はＢ−Ｂ’線の同断面図、第５図（
ａ）は半導体素子搭載前の従来の半導体装置を示す平面
図、第５図（ロ）はｃ−ｃ’線の同断面図、第６図、第
７図は従来の半導体装置を示す断面図である。 ｌ・・・ダイパッド、２・・・半導体素子、２゛・・・
ボンディングパッド、６・・・導電膜、７．７゛・・・
絶縁板、１０・・・突起物（ダイボンド材拡散防止部）
、１１・・・溝（ダイボンド付拡散防止部） 第 図 第 ６ 図 第 図
面図、第２図（ａ）はこの発明の第１の実施例の半導体
装置の半導体素子搭載前を示す平面図、第２図（ロ）は
Ａ−Ａ“線の同断面図、第３図はこの発明の第２の実施
例の半導体装置を示す断面図、第４図（ａ）はこの発明
の第２の実施例の半導体装置の半導体素子搭載前を示す
平面図、第４図軸）はＢ−Ｂ’線の同断面図、第５図（
ａ）は半導体素子搭載前の従来の半導体装置を示す平面
図、第５図（ロ）はｃ−ｃ’線の同断面図、第６図、第
７図は従来の半導体装置を示す断面図である。 ｌ・・・ダイパッド、２・・・半導体素子、２゛・・・
ボンディングパッド、６・・・導電膜、７．７゛・・・
絶縁板、１０・・・突起物（ダイボンド材拡散防止部）
、１１・・・溝（ダイボンド付拡散防止部） 第 図 第 ６ 図 第 図
Claims (1)
- 【特許請求の範囲】 リードフレームのダイパッドと、このダイパッド上に
設けた絶縁板と、この絶縁板上の中心部に設けた半導体
素子と、前記絶縁板上の縁部に設けた複数個の導電膜と
を備え、前記半導体素子のボンディングパッドと前記導
電膜とを電気的に接続した半導体装置であって、 前記複数個の導電膜と前記半導体素子との間の前記絶縁
板上にダイボンド付拡散防止部を設けたことを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2057307A JPH03257854A (ja) | 1990-03-07 | 1990-03-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2057307A JPH03257854A (ja) | 1990-03-07 | 1990-03-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03257854A true JPH03257854A (ja) | 1991-11-18 |
Family
ID=13051907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2057307A Pending JPH03257854A (ja) | 1990-03-07 | 1990-03-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03257854A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5365409A (en) * | 1993-02-20 | 1994-11-15 | Vlsi Technology, Inc. | Integrated circuit package design having an intermediate die-attach substrate bonded to a leadframe |
| US5536970A (en) * | 1992-09-29 | 1996-07-16 | Kabushiki Kaisha Toshiba | Resin-encapsulated semiconductor device |
| WO1998043288A1 (en) * | 1997-03-24 | 1998-10-01 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the same |
| JP2006303216A (ja) * | 2005-04-21 | 2006-11-02 | Denso Corp | 樹脂封止型半導体装置 |
| JP2008159742A (ja) * | 2006-12-22 | 2008-07-10 | Fujitsu Component Ltd | 半導体素子の実装構造 |
-
1990
- 1990-03-07 JP JP2057307A patent/JPH03257854A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5536970A (en) * | 1992-09-29 | 1996-07-16 | Kabushiki Kaisha Toshiba | Resin-encapsulated semiconductor device |
| US5365409A (en) * | 1993-02-20 | 1994-11-15 | Vlsi Technology, Inc. | Integrated circuit package design having an intermediate die-attach substrate bonded to a leadframe |
| WO1998043288A1 (en) * | 1997-03-24 | 1998-10-01 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the same |
| US6489668B1 (en) | 1997-03-24 | 2002-12-03 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the same |
| JP2006303216A (ja) * | 2005-04-21 | 2006-11-02 | Denso Corp | 樹脂封止型半導体装置 |
| JP2008159742A (ja) * | 2006-12-22 | 2008-07-10 | Fujitsu Component Ltd | 半導体素子の実装構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| US5949142A (en) | Chip size package and method of manufacturing the same | |
| JP2860646B2 (ja) | 半導体パッケージ及び製造方法 | |
| JP3638771B2 (ja) | 半導体装置 | |
| JP2962586B2 (ja) | 半導体装置とその製造方法及びこれに用いる接合体 | |
| US6486551B1 (en) | Wired board and method of producing the same | |
| JP2003007902A (ja) | 電子部品の実装基板及び実装構造 | |
| JP3663295B2 (ja) | チップスケールパッケージ | |
| JP3839178B2 (ja) | 半導体装置 | |
| JP2000195984A (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法 | |
| US8179686B2 (en) | Mounted structural body and method of manufacturing the same | |
| JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
| JPH03257854A (ja) | 半導体装置 | |
| JP2956659B2 (ja) | 半導体装置およびそのリードフレーム | |
| GB2290660A (en) | Resin-sealed semiconductor device | |
| JP3362007B2 (ja) | 半導体装置、その製造方法及びテープキャリア | |
| JPH06177315A (ja) | 多層リードフレーム | |
| JPS63244631A (ja) | 混成集積回路装置の製造方法 | |
| JPH11176849A (ja) | 半導体装置の製造方法 | |
| JPH0878599A (ja) | 集積回路パッケージ及びその製造方法 | |
| JP3325410B2 (ja) | 半導体装置の製造方法 | |
| JPH04269841A (ja) | 半導体装置 | |
| JPH04119653A (ja) | 集積回路素子 | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
| JPH07297313A (ja) | 半導体装置及びその製造方法 |