JP2826324B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JP2826324B2 JP2826324B2 JP63225225A JP22522588A JP2826324B2 JP 2826324 B2 JP2826324 B2 JP 2826324B2 JP 63225225 A JP63225225 A JP 63225225A JP 22522588 A JP22522588 A JP 22522588A JP 2826324 B2 JP2826324 B2 JP 2826324B2
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- insulating film
- amorphous silicon
- film
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 30
- 229920005591 polysilicon Polymers 0.000 claims description 29
- 239000012535 impurity Substances 0.000 claims description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 14
- 238000005121 nitriding Methods 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- ROTPTZPNGBUOLZ-UHFFFAOYSA-N arsenic boron Chemical compound [B].[As] ROTPTZPNGBUOLZ-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、積層容量素子の製造方法に関するものであ
る。
る。
（従来の技術） 高濃度不純物を含んだ低抵抗ポリシリコンを下地電極
としその表面上に絶縁膜を形成しさらに上部電極を形成
した素子は、容量素子として半導体装置において広い範
囲で使用されている。最近では、高集積化のため素子寸
法の微細化が進んでいる。この様な情勢の中で十分な容
量を確保する為絶縁膜の薄膜化が強く要求されている。
従来ポリシリコン上の絶縁膜の形成方法は、不純物を含
むポリシリコンを直接熱酸化や熱窒化することによって
形成してきた。しかし、この方法で形成した絶縁膜中は
不純物が残ってしまい耐圧及び絶縁破壊の寿命特性も劣
化させてしまうという欠点があった。ジャーナルオブエ
レクトローケミカルソサイエティー：ソリッドステート
サイエンスアンドテクノロジー（Journal Electrochem.
Soc.:Solid−State Science and Technology）1983年７
月、1597〜1603頁にランプブレークダウンスタディオブ
ダブルポリシリコンラムズアズアファンクションオブフ
ァブリケイションパラメーターズ（Ramp Breakdown Stu
dy of Double Polysilicon RAM′s as a Function of F
abrication Parameters）と題して発表された論文にお
いて示されているように、下地ポリシリコン中に含まれ
るリンの濃度が多くなるに従い絶縁膜中に不純物が取り
込まれ耐圧が劣化するという欠点がある。
としその表面上に絶縁膜を形成しさらに上部電極を形成
した素子は、容量素子として半導体装置において広い範
囲で使用されている。最近では、高集積化のため素子寸
法の微細化が進んでいる。この様な情勢の中で十分な容
量を確保する為絶縁膜の薄膜化が強く要求されている。
従来ポリシリコン上の絶縁膜の形成方法は、不純物を含
むポリシリコンを直接熱酸化や熱窒化することによって
形成してきた。しかし、この方法で形成した絶縁膜中は
不純物が残ってしまい耐圧及び絶縁破壊の寿命特性も劣
化させてしまうという欠点があった。ジャーナルオブエ
レクトローケミカルソサイエティー：ソリッドステート
サイエンスアンドテクノロジー（Journal Electrochem.
Soc.:Solid−State Science and Technology）1983年７
月、1597〜1603頁にランプブレークダウンスタディオブ
ダブルポリシリコンラムズアズアファンクションオブフ
ァブリケイションパラメーターズ（Ramp Breakdown Stu
dy of Double Polysilicon RAM′s as a Function of F
abrication Parameters）と題して発表された論文にお
いて示されているように、下地ポリシリコン中に含まれ
るリンの濃度が多くなるに従い絶縁膜中に不純物が取り
込まれ耐圧が劣化するという欠点がある。
（発明が解決しようとする課題） 絶縁膜中の不純物濃度を減らす試みとして昭和63年春
季応用物理学会予稿集31a−Ｖ−８で“in situリンドー
プ／アンドープ多結晶Si膜連続形成による高アスペクト
比溝の埋め込み”と題して発表された報告では第２図に
示すごとく不純物を含むポリシリコン下部電極上（３）
に導電型不純物を含まないポリシリコン（４）を堆積
し、そのポリシリコンを酸化して容量絶縁膜（５）を形
成することによって不純物の少ない絶縁膜の形成が示さ
れている。しかしながら、この方法で形成した絶縁膜
は、ポリシリコンのグレインによる影響特にポリシリ表
面の凸凹の影響を受け耐圧分布がブロードになる等信頼
性のあるものが得られないという問題点がある。
季応用物理学会予稿集31a−Ｖ−８で“in situリンドー
プ／アンドープ多結晶Si膜連続形成による高アスペクト
比溝の埋め込み”と題して発表された報告では第２図に
示すごとく不純物を含むポリシリコン下部電極上（３）
に導電型不純物を含まないポリシリコン（４）を堆積
し、そのポリシリコンを酸化して容量絶縁膜（５）を形
成することによって不純物の少ない絶縁膜の形成が示さ
れている。しかしながら、この方法で形成した絶縁膜
は、ポリシリコンのグレインによる影響特にポリシリ表
面の凸凹の影響を受け耐圧分布がブロードになる等信頼
性のあるものが得られないという問題点がある。
本発明の目的は、従来の問題点を除去し信頼性の高い
薄い絶縁膜を有する容量素子を形成する方法を提供する
ことである。
薄い絶縁膜を有する容量素子を形成する方法を提供する
ことである。
（課題を解決するための手段） 本発明は、高濃度不純物を含んだ下部電極となる低抵
抗ポリシリコンを形成する工程と、前記低抵抗ポリシリ
コン上に不純物濃度の低いもしくは不純物を含まない薄
いアモルファスシリコンを堆積する工程と、前記薄いア
モルファスシリコンよりなる層の表面を熱酸化あるいは
熱窒化して少なくとも一層の絶縁膜を形成する工程と、
前記絶縁膜形成後に熱処理を行い前記低抵抗ポリシリコ
ン中の不純物を前記薄いアモルファスシリコンの酸化ま
たは窒化されていない部分に拡散すると同時に当該アモ
ルファスシリコンの酸化または窒化されていない部分を
多結晶化する工程と、前記不純物の拡散および多結晶化
の工程の前もしくは後に上部電極を形成する工程を含む
ことを特徴とする積層容量素子の製造方法である。
抗ポリシリコンを形成する工程と、前記低抵抗ポリシリ
コン上に不純物濃度の低いもしくは不純物を含まない薄
いアモルファスシリコンを堆積する工程と、前記薄いア
モルファスシリコンよりなる層の表面を熱酸化あるいは
熱窒化して少なくとも一層の絶縁膜を形成する工程と、
前記絶縁膜形成後に熱処理を行い前記低抵抗ポリシリコ
ン中の不純物を前記薄いアモルファスシリコンの酸化ま
たは窒化されていない部分に拡散すると同時に当該アモ
ルファスシリコンの酸化または窒化されていない部分を
多結晶化する工程と、前記不純物の拡散および多結晶化
の工程の前もしくは後に上部電極を形成する工程を含む
ことを特徴とする積層容量素子の製造方法である。
（作用） 不純物濃度が高いシリコンを熱酸化や熱窒化して形成
した膜ではその不純物等の膜中への取込みによる影響を
受け本来の膜の持つ絶縁性を悪化させることがある。本
発明の方法では、不純物を含まないあるいは不純物の濃
度の低いシリコン層を酸化あるいは窒化することで信頼
性の高い容量絶縁膜を得ることが可能である。また本発
明においてはこのシリコン層としてアモルファスシリコ
ン層を用いているために酸化あるいは窒化するシリコン
層にグレインがない。このために熱酸化あるいは熱窒化
するときにポリシリコンのような面方位依存性や膜の凸
凹は少なく、均一な絶縁膜が形成できる。
した膜ではその不純物等の膜中への取込みによる影響を
受け本来の膜の持つ絶縁性を悪化させることがある。本
発明の方法では、不純物を含まないあるいは不純物の濃
度の低いシリコン層を酸化あるいは窒化することで信頼
性の高い容量絶縁膜を得ることが可能である。また本発
明においてはこのシリコン層としてアモルファスシリコ
ン層を用いているために酸化あるいは窒化するシリコン
層にグレインがない。このために熱酸化あるいは熱窒化
するときにポリシリコンのような面方位依存性や膜の凸
凹は少なく、均一な絶縁膜が形成できる。
（実施例） 以下本発明の実施例について図面を用いて説明する。
第１図の（ａ）〜（ｄ）において本発明の一実施例の
容量絶縁膜の形成方法を順次断面図で示す。
容量絶縁膜の形成方法を順次断面図で示す。
まず第１図（ａ）に示すように、トレンチを形成した
シリコン基板（１）にシリコン酸化膜（２）を形成、そ
のシリコン酸化膜上にポリシリコン（３）を堆積しリン
またはヒ素、ボロン等の高濃度熱拡散を行う。ポリシリ
コン（３）を低抵抗にするためここでは不純物の熱拡散
を行っているが低抵抗ポリシリコンを得る方法として
は、この他にイオン注入法やリン、ヒ素ボロン等のドー
プトポリシリコンの堆積がある。
シリコン基板（１）にシリコン酸化膜（２）を形成、そ
のシリコン酸化膜上にポリシリコン（３）を堆積しリン
またはヒ素、ボロン等の高濃度熱拡散を行う。ポリシリ
コン（３）を低抵抗にするためここでは不純物の熱拡散
を行っているが低抵抗ポリシリコンを得る方法として
は、この他にイオン注入法やリン、ヒ素ボロン等のドー
プトポリシリコンの堆積がある。
次に第１図（ｂ）に示すように不純物を含まないアモ
ルファスシリコン層（４）をポリシリコン層の上に堆積
する。
ルファスシリコン層（４）をポリシリコン層の上に堆積
する。
次に第１図（ｃ）に示すようにアモルファスシリコン
層（４）を熱酸化し容量絶縁膜（５）を形成する。この
絶縁膜形成の作業が終わった後に（４）の層の酸化され
ていない部分にアニールによりポリシリコン層（３）か
ら不純物を拡散して抵抗を低くし電極として用いる。こ
の時にアモルファスシリコン層（４）は、結晶成長しポ
リシリコンとなる。
層（４）を熱酸化し容量絶縁膜（５）を形成する。この
絶縁膜形成の作業が終わった後に（４）の層の酸化され
ていない部分にアニールによりポリシリコン層（３）か
ら不純物を拡散して抵抗を低くし電極として用いる。こ
の時にアモルファスシリコン層（４）は、結晶成長しポ
リシリコンとなる。
次に第１図（ｄ）に示すように容量絶縁膜（５）の上
に上層の電極となるポリシリコン６を堆積しリンまたは
ヒ素、ボロンを拡散して上部電極を形成する。ただし、
前記のリン押し込みは、上層のポリシリコン（第１図
（ｄ）の（６））を形成した後に行ってもよい。
に上層の電極となるポリシリコン６を堆積しリンまたは
ヒ素、ボロンを拡散して上部電極を形成する。ただし、
前記のリン押し込みは、上層のポリシリコン（第１図
（ｄ）の（６））を形成した後に行ってもよい。
この実施例では容量絶縁膜として熱酸化膜を用いた
が、第３図（ａ）のようにその上にCVD窒化膜（33）を
形成した多層容量膜でもよいし、さらに（ｂ）図のよう
にCVD窒化膜（33）の表面を酸化（34）してもよい。ま
た（ｃ）図に示すようにノンドープアモルファスシリコ
ン（４）を熱窒化し熱窒化膜（35）を形成してもよい
し、（ｄ）図に示すように熱酸化膜表面を窒化（36）し
てもよい。
が、第３図（ａ）のようにその上にCVD窒化膜（33）を
形成した多層容量膜でもよいし、さらに（ｂ）図のよう
にCVD窒化膜（33）の表面を酸化（34）してもよい。ま
た（ｃ）図に示すようにノンドープアモルファスシリコ
ン（４）を熱窒化し熱窒化膜（35）を形成してもよい
し、（ｄ）図に示すように熱酸化膜表面を窒化（36）し
てもよい。
第１図（ａ）〜（ｄ）は、本発明の一実施例の製造方法
を説明するための工程順に示した半導体チップの模式的
断面図である。 第２図は、従来例を説明した半導体チップの模式的断面
図である。 第３図（ａ）〜（ｄ）は、種々の容量絶縁膜構造を示し
た模式的断面図である。 １……シリコン基板 ２……酸化シリコン膜 ３……リンまたは、ヒ素、ボロンが拡散されているポリ
シリコン ４……ノンドープアモルファスシリコン ４′……リンまたは、ヒ素、ボロンがポリシリコンから
拡散された層 ５……酸化シリコン膜 ６……上層ポリシリコン 32……熱酸化膜 33……CVD窒化膜 34……窒化膜を酸化した膜 35……熱窒化膜 36……熱酸化膜を窒化した膜
を説明するための工程順に示した半導体チップの模式的
断面図である。 第２図は、従来例を説明した半導体チップの模式的断面
図である。 第３図（ａ）〜（ｄ）は、種々の容量絶縁膜構造を示し
た模式的断面図である。 １……シリコン基板 ２……酸化シリコン膜 ３……リンまたは、ヒ素、ボロンが拡散されているポリ
シリコン ４……ノンドープアモルファスシリコン ４′……リンまたは、ヒ素、ボロンがポリシリコンから
拡散された層 ５……酸化シリコン膜 ６……上層ポリシリコン 32……熱酸化膜 33……CVD窒化膜 34……窒化膜を酸化した膜 35……熱窒化膜 36……熱酸化膜を窒化した膜
Claims (1)
- 【請求項１】積層容量素子において、高濃度不純物を含
んだ下部電極となる低抵抗ポリシリコンを形成する工程
と、前記低抵抗ポリシリコン上に不純物濃度の低いもし
くは不純物を含まない薄いアモルファスシリコンを堆積
する工程と、前記薄いアモルファスシリコンよりなる層
の表面を熱酸化あるいは熱窒化して少なくとも一層の絶
縁膜を形成する工程と、前記絶縁膜形成後に熱処理を行
い前記低抵抗ポリシリコン中の不純物を前記薄いアモル
ファスシリコンの酸化または窒化されていない部分に拡
散すると同時に当該アモルファスシリコンの酸化または
窒化されていない部分を多結晶化する工程と、前記不純
物の拡散および多結晶化の工程の前もしくは後に上部電
極を形成する工程を含むことを特徴とする半導体素子の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63225225A JP2826324B2 (ja) | 1988-09-07 | 1988-09-07 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63225225A JP2826324B2 (ja) | 1988-09-07 | 1988-09-07 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0272658A JPH0272658A (ja) | 1990-03-12 |
| JP2826324B2 true JP2826324B2 (ja) | 1998-11-18 |
Family
ID=16825948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63225225A Expired - Lifetime JP2826324B2 (ja) | 1988-09-07 | 1988-09-07 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2826324B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0799771B2 (ja) * | 1992-06-26 | 1995-10-25 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 皮膜中の応力を制御する方法 |
| US6328794B1 (en) | 1993-06-26 | 2001-12-11 | International Business Machines Corporation | Method of controlling stress in a film |
| US5587614A (en) * | 1995-03-01 | 1996-12-24 | Texas Instruments Incorporated | Microplanarization of rough electrodes by thin amorphous layers |
| US6255159B1 (en) * | 1997-07-14 | 2001-07-03 | Micron Technology, Inc. | Method to form hemispherical grained polysilicon |
| KR101474184B1 (ko) | 2011-03-04 | 2014-12-17 | 아사히 가세이 일렉트로닉스 가부시끼가이샤 | 반도체 장치, 반도체 장치의 제조 방법 |
| FR3099964B1 (fr) | 2019-08-14 | 2024-03-29 | St Microelectronics Crolles 2 Sas | Procédé de réalisation d’une électrode dans un substrat de base et dispositif électronique |
| CN114400261B (zh) * | 2021-12-27 | 2023-09-15 | 理想晶延半导体设备(上海)股份有限公司 | 电池背部结构及其制备方法、电池 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0680738B2 (ja) * | 1985-06-25 | 1994-10-12 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| JPS62130550A (ja) * | 1985-12-02 | 1987-06-12 | Hitachi Ltd | Ｍｉｓ型キヤパシタの製造方法 |
-
1988
- 1988-09-07 JP JP63225225A patent/JP2826324B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0272658A (ja) | 1990-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5504704A (en) | Semiconductor memory device | |
| US5185294A (en) | Boron out-diffused surface strap process | |
| US4931897A (en) | Method of manufacturing semiconductor capacitive element | |
| US6130145A (en) | Insitu doped metal policide | |
| US6372574B1 (en) | Method of forming a capacitor container electrode and method of patterning a metal layer by selectively silicizing the electrode or metal layer and removing the silicized portion | |
| JPH0465548B2 (ja) | ||
| US7262101B2 (en) | Method of manufacturing a semiconductor integrated circuit device | |
| EP0926717B1 (en) | Method of forming polysilicon capacitor electrode | |
| JP2826324B2 (ja) | 半導体素子の製造方法 | |
| US6235571B1 (en) | Uniform dielectric layer and method to form same | |
| JP2633584B2 (ja) | 半導体装置及びその製造方法 | |
| US6372662B1 (en) | Method of oxidizing a silicon surface | |
| KR100247884B1 (ko) | 강유전 물질의 분극을 이용하는 불휘발성 반도체 메모리 | |
| US7212396B2 (en) | Method for fabricating a thin film resistor | |
| JPH0982915A (ja) | 半導体装置の製造方法 | |
| US6784546B2 (en) | Electrode structure and method of fabricating the same | |
| JP2764136B2 (ja) | 半導体装置の製造方法 | |
| JP2931371B2 (ja) | 半導体容量素子およびその製造方法 | |
| JPH04286152A (ja) | 半導体メモリの製造方法 | |
| JPH0621479A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS609155A (ja) | 記憶装置 | |
| JPS6138867B2 (ja) | ||
| KR100226479B1 (ko) | 커패시터의 제조방법 | |
| JP2961388B2 (ja) | 不揮発性半導体メモリの製造方法 | |
| JPH0613543A (ja) | 半導体装置の製造方法 |