JP2865480B2 - スイッチング電源回路 - Google Patents
スイッチング電源回路Info
- Publication number
- JP2865480B2 JP2865480B2 JP13691792A JP13691792A JP2865480B2 JP 2865480 B2 JP2865480 B2 JP 2865480B2 JP 13691792 A JP13691792 A JP 13691792A JP 13691792 A JP13691792 A JP 13691792A JP 2865480 B2 JP2865480 B2 JP 2865480B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- power supply
- voltage
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ビデオテープレコーダ
等の磁気記録再生装置に好適なスイッチング電源回路に
関する。
等の磁気記録再生装置に好適なスイッチング電源回路に
関する。
【０００２】
【従来の技術】図２に従来のスイッチング電源回路を示
す。図において、Ｃ1〜Ｃ7はコンデンサ、Ｄ1〜Ｄ5はダ
イオード、ＩＣ1はシャントレギュレータＩＣ、ＰＣ1は
フォトカプラ、Ｑ1はスイッチング素子としてのＭＯＳ
型ＦＥＴ（電界効果型トランジスタ）、Ｑ2，Ｑ3は該Ｆ
ＥＴＱ1のゲートを駆動するためのトーテム・ポール回
路を構成するトランジスタ、Ｑ4は該トーテムポール回
路を制御する制御トランジスタ、Ｒ1〜Ｒ13は抵抗、Ｔ
は１次巻線Ｐと２次巻線Ｓ及び駆動巻線Ｎを有する電源
トランス、１−１’は入力端子、２−２’は出力端子で
ある。
す。図において、Ｃ1〜Ｃ7はコンデンサ、Ｄ1〜Ｄ5はダ
イオード、ＩＣ1はシャントレギュレータＩＣ、ＰＣ1は
フォトカプラ、Ｑ1はスイッチング素子としてのＭＯＳ
型ＦＥＴ（電界効果型トランジスタ）、Ｑ2，Ｑ3は該Ｆ
ＥＴＱ1のゲートを駆動するためのトーテム・ポール回
路を構成するトランジスタ、Ｑ4は該トーテムポール回
路を制御する制御トランジスタ、Ｒ1〜Ｒ13は抵抗、Ｔ
は１次巻線Ｐと２次巻線Ｓ及び駆動巻線Ｎを有する電源
トランス、１−１’は入力端子、２−２’は出力端子で
ある。
【０００３】入力端子１−１’に入力電圧ＶINが入力さ
れると、抵抗Ｒ1を介してコンデンサＣ1が充電される。
コンデンサＣ1の充電電圧が所定値（約５Ｖ）を越える
と、抵抗Ｒ2を介してトランジスタＱ2がＯＮとなりＦＥ
ＴＱ1のゲートに電圧が印加される。これによりＦＥＴ
Ｑ1がＯＮとなり、電源トランスＴの１次巻線Ｐに電流
が流れ、駆動巻線Ｎに電圧が誘起される。該誘起電圧
は、ダイオードＤ1で整流され、コンデンサＣ1を急速に
充電する。
れると、抵抗Ｒ1を介してコンデンサＣ1が充電される。
コンデンサＣ1の充電電圧が所定値（約５Ｖ）を越える
と、抵抗Ｒ2を介してトランジスタＱ2がＯＮとなりＦＥ
ＴＱ1のゲートに電圧が印加される。これによりＦＥＴ
Ｑ1がＯＮとなり、電源トランスＴの１次巻線Ｐに電流
が流れ、駆動巻線Ｎに電圧が誘起される。該誘起電圧
は、ダイオードＤ1で整流され、コンデンサＣ1を急速に
充電する。
【０００４】更に、コンデンサＣ4，Ｃ5，抵抗Ｒ3を介
してトランジスタＱ2を連続作動させ、ＦＥＴＱ1のＯＮ
状態を持続させる。ＦＥＴＱ1のドレイン電流ＩP（１次
巻線Ｐの電流）は、ＩP＝ＶIN＊ＴN／ＬP（ＬPは巻線Ｐ
のインダクタンス）の関係があり、時間ＴNに比例して
増加する。抵抗Ｒ5の両端の電圧が所定値（約０.７Ｖ）
を越えると、制御トランジスタＱ4がＯＮとなり、トラ
ンジスタＱ2のベース電流を引き込み、同時にトランジ
スタＱ3がＯＮとなる。その結果、ＦＥＴＱ1のゲート電
圧が低下し、該ＦＥＴＱ1はＯＦＦとなる。これにより
ＦＥＴＱ1への過大なドレイン電流の流入が防止され
る。
してトランジスタＱ2を連続作動させ、ＦＥＴＱ1のＯＮ
状態を持続させる。ＦＥＴＱ1のドレイン電流ＩP（１次
巻線Ｐの電流）は、ＩP＝ＶIN＊ＴN／ＬP（ＬPは巻線Ｐ
のインダクタンス）の関係があり、時間ＴNに比例して
増加する。抵抗Ｒ5の両端の電圧が所定値（約０.７Ｖ）
を越えると、制御トランジスタＱ4がＯＮとなり、トラ
ンジスタＱ2のベース電流を引き込み、同時にトランジ
スタＱ3がＯＮとなる。その結果、ＦＥＴＱ1のゲート電
圧が低下し、該ＦＥＴＱ1はＯＦＦとなる。これにより
ＦＥＴＱ1への過大なドレイン電流の流入が防止され
る。
【０００５】電源トランスＴの２次側に過電流が流れた
ときは、ＦＥＴＱ1のドレイン電流が増加し、上述と同
様に抵抗Ｒ5の電圧が０．７Ｖを越えると制御トランジ
スタＱ4をＯＮさせ、ＦＥＴＱ1をＯＦＦさせる。また、
駆動巻線Ｎの誘起電圧は、ダイオードＤ2を介してコン
デンサＣ2を充電するが、該コンデンサＣ2の電圧は２次
側出力ＶOUTと比例関係にあるので、ＦＥＴＱ1が早くＯ
ＦＦすれば、２次側出力電圧ＶOUTも低下する。
ときは、ＦＥＴＱ1のドレイン電流が増加し、上述と同
様に抵抗Ｒ5の電圧が０．７Ｖを越えると制御トランジ
スタＱ4をＯＮさせ、ＦＥＴＱ1をＯＦＦさせる。また、
駆動巻線Ｎの誘起電圧は、ダイオードＤ2を介してコン
デンサＣ2を充電するが、該コンデンサＣ2の電圧は２次
側出力ＶOUTと比例関係にあるので、ＦＥＴＱ1が早くＯ
ＦＦすれば、２次側出力電圧ＶOUTも低下する。
【０００６】その結果、コンデンサＣ2の電圧も低下す
るため、制御トランジスタＱ4によるトランジスタＱ2の
ベース電流引き込み量が減少し、更にＦＥＴＱ1をより
早くＯＦＦさせるように作用する。なお、ダイオードＤ
3と抵抗Ｒ7は、入力電圧ＶINの変化による（制御トラン
ジスタＱ4で構成された）保護回路の動作点を補正する
ためのものである。
るため、制御トランジスタＱ4によるトランジスタＱ2の
ベース電流引き込み量が減少し、更にＦＥＴＱ1をより
早くＯＦＦさせるように作用する。なお、ダイオードＤ
3と抵抗Ｒ7は、入力電圧ＶINの変化による（制御トラン
ジスタＱ4で構成された）保護回路の動作点を補正する
ためのものである。
【０００７】
【発明が解決しようとする課題】上述のスイッチング電
源回路におけるスイッチング素子としてのＭＯＳ型ＦＥ
Ｔのドレイン・ソース電流検出用の抵抗Ｒ5として、低
抵抗且つワット数の大きいものが必要であり、その外形
寸法が大きいため、電源ブロックを小型化する上でネッ
クになっている。
源回路におけるスイッチング素子としてのＭＯＳ型ＦＥ
Ｔのドレイン・ソース電流検出用の抵抗Ｒ5として、低
抵抗且つワット数の大きいものが必要であり、その外形
寸法が大きいため、電源ブロックを小型化する上でネッ
クになっている。
【０００８】
【課題を解決するための手段】ＭＯＳ型ＦＥＴのゲート
をトーテム・ポール回路で駆動するリンギングチョーク
コンバータ型電源回路において、前記トーテム・ポール
回路を制御する制御トランジスタのベース・エミッタ間
にコンデンサを接続すると共に、電源トランスの駆動巻
線と前記制御トランジスタのベース間に微分回路を接続
することにより、ワット数の大きい抵抗器を削除し、電
源ブロックの小型化を図るとともに前記コンデンサの充
放電により電源起動時のソフトスタート及び過電流保護
を行う構成とする。
をトーテム・ポール回路で駆動するリンギングチョーク
コンバータ型電源回路において、前記トーテム・ポール
回路を制御する制御トランジスタのベース・エミッタ間
にコンデンサを接続すると共に、電源トランスの駆動巻
線と前記制御トランジスタのベース間に微分回路を接続
することにより、ワット数の大きい抵抗器を削除し、電
源ブロックの小型化を図るとともに前記コンデンサの充
放電により電源起動時のソフトスタート及び過電流保護
を行う構成とする。
【０００９】
【作用】制御トランジスタのベース・エミッタ間に接続
されたコンデンサへの充放電荷より、スイッチング素子
であるＦＥＴのＯＮ時の起動がソフトスタート（緩や
か）になるとともに、過負荷時は該コンデンサの充電時
間が短縮され、ＦＥＴのＯＮ時間を短縮する方向へ作用
し、該ＦＥＴをＯＦＦさせて過電流時の保護がなされ
る。
されたコンデンサへの充放電荷より、スイッチング素子
であるＦＥＴのＯＮ時の起動がソフトスタート（緩や
か）になるとともに、過負荷時は該コンデンサの充電時
間が短縮され、ＦＥＴのＯＮ時間を短縮する方向へ作用
し、該ＦＥＴをＯＦＦさせて過電流時の保護がなされ
る。
【００１０】
【実施例】図１は、本発明の具体的な実施例を示す回路
図である。図において、従来例と同一部分には同一番号
を付けてその説明を省略する。本発明の回路の特徴は、
ＦＥＴＱ1のドレイン・ソース電流検出用の抵抗Ｒ5を削
除し、トーテム・ポール回路制御用トランジスタＱ4の
動作をＦＥＴＱ1のドレイン・ソース電流に依存させず
に、電源トランスＴの駆動巻線Ｎの誘起電圧に依存させ
た点である。
図である。図において、従来例と同一部分には同一番号
を付けてその説明を省略する。本発明の回路の特徴は、
ＦＥＴＱ1のドレイン・ソース電流検出用の抵抗Ｒ5を削
除し、トーテム・ポール回路制御用トランジスタＱ4の
動作をＦＥＴＱ1のドレイン・ソース電流に依存させず
に、電源トランスＴの駆動巻線Ｎの誘起電圧に依存させ
た点である。
【００１１】図において、制御トランジスタＱ4のベー
ス・エミッタ間にコンデンサＣ8を、該制御トランジス
タＱ4のベースと電源トランスＴの駆動巻線Ｎ間にコン
デンサＣ9と抵抗Ｒ14を直列接続した微分回路及び該微
分回路と並列に入力電圧ＶINの補正用抵抗Ｒ15を接続し
た点が、従来例図２と異なっている。
ス・エミッタ間にコンデンサＣ8を、該制御トランジス
タＱ4のベースと電源トランスＴの駆動巻線Ｎ間にコン
デンサＣ9と抵抗Ｒ14を直列接続した微分回路及び該微
分回路と並列に入力電圧ＶINの補正用抵抗Ｒ15を接続し
た点が、従来例図２と異なっている。
【００１２】図において、入力端子１−１’に入力電圧
ＶINが入力され、トランジスタＱ2がＯＮし、ＦＥＴＱ1
がＯＮとなりドレイン・ソース電流ＩPが時間に比例し
て増加する動作は、従来例同じである。駆動巻Ｎに誘起
された電圧は、コンデンサＣ 9及び抵抗Ｒ14からなる微
分回路を介してコンデンサＣ8を充電する。該コンデン
サＣ8の電圧が上昇すると、制御トランジスタＱ4がＯＮ
となり、トランジスタＱ 2のベース電圧をアースに引き
込む。それと同時にトランジスタＱ3をＯＮ状態にさ
せ、ＦＥＴＱ1を急速にＯＦＦさせる。
ＶINが入力され、トランジスタＱ2がＯＮし、ＦＥＴＱ1
がＯＮとなりドレイン・ソース電流ＩPが時間に比例し
て増加する動作は、従来例同じである。駆動巻Ｎに誘起
された電圧は、コンデンサＣ 9及び抵抗Ｒ14からなる微
分回路を介してコンデンサＣ8を充電する。該コンデン
サＣ8の電圧が上昇すると、制御トランジスタＱ4がＯＮ
となり、トランジスタＱ 2のベース電圧をアースに引き
込む。それと同時にトランジスタＱ3をＯＮ状態にさ
せ、ＦＥＴＱ1を急速にＯＦＦさせる。
【００１３】ＦＥＴＱ1がＯＦＦになれば、電源トラン
スＴの２次巻線Ｓに誘起された電圧（トランスに貯えら
れたエネルギ）は、正バイアスされているので、ダイオ
ードＤ5を介して放出される。また、駆動巻線Ｎに対し
ては、その極性が２次巻線Ｓと反対のため、コンデンサ
Ｃ8の電荷をコンデンサＣ9，抵抗Ｒ14，Ｒ15，Ｒ7，ダ
イオードＤ2を介して放電し、負極性に引き込まれる。
エネルギが全て放出されると、駆動巻線Ｎにリンギング
が発生し、トランジスタＱ2が再びＯＮとなり、それに
よりＦＥＴＱ1もＯＮとなる。
スＴの２次巻線Ｓに誘起された電圧（トランスに貯えら
れたエネルギ）は、正バイアスされているので、ダイオ
ードＤ5を介して放出される。また、駆動巻線Ｎに対し
ては、その極性が２次巻線Ｓと反対のため、コンデンサ
Ｃ8の電荷をコンデンサＣ9，抵抗Ｒ14，Ｒ15，Ｒ7，ダ
イオードＤ2を介して放電し、負極性に引き込まれる。
エネルギが全て放出されると、駆動巻線Ｎにリンギング
が発生し、トランジスタＱ2が再びＯＮとなり、それに
よりＦＥＴＱ1もＯＮとなる。
【００１４】ＦＥＴＱ1がＯＮすると、１次巻線Ｐに電
流が流れ、再び駆動巻線Ｎに電圧が誘起される。この場
合、コンデンサＣ8は負極性になっている故、該コンデ
ンサＣ8は、コンデンサＣ9抵抗Ｒ14，Ｒ15を介して充電
されるが、前回より充電時間が長くなりトランジスタＱ
4のＯＮする時間が遅くなる。そして、トランジスタ
Ｑ2，ＦＥＴＱ1がＯＦＦになる。上述の動作が繰り返さ
れるが、駆動巻線Ｎの負の電圧は、２次側の出力電圧Ｖ
OUTに比例して低くなって行くため、ＦＥＴＱ1のＯＮ時
間も増えて行きソフトスタートとなる。
流が流れ、再び駆動巻線Ｎに電圧が誘起される。この場
合、コンデンサＣ8は負極性になっている故、該コンデ
ンサＣ8は、コンデンサＣ9抵抗Ｒ14，Ｒ15を介して充電
されるが、前回より充電時間が長くなりトランジスタＱ
4のＯＮする時間が遅くなる。そして、トランジスタ
Ｑ2，ＦＥＴＱ1がＯＦＦになる。上述の動作が繰り返さ
れるが、駆動巻線Ｎの負の電圧は、２次側の出力電圧Ｖ
OUTに比例して低くなって行くため、ＦＥＴＱ1のＯＮ時
間も増えて行きソフトスタートとなる。
【００１５】次に、過電流保護の動作について説明す
る。出力電流が増加すると、ＦＥＴＱ 1のＯＮ時間も増
加する。しかし、コンデンサＣ8には、フォトカプラＰ
Ｃ1の電流と、コンデンサＣ9，抵抗Ｒ14，Ｒ15の合成電
流で充電されるため、ＦＥＴＱ1の最大ＯＮ時間が既定
される。そのため一定以上の出力は取り出せなくなる。
更に、過負荷状態が続けば、出力電圧が低下し、駆動巻
線Ｎの負の電圧も高くなるため、コンデンサＣ8の充電
時間が短くなり、更にＯＮ時間を短くし、最終的には出
力を停止する。
る。出力電流が増加すると、ＦＥＴＱ 1のＯＮ時間も増
加する。しかし、コンデンサＣ8には、フォトカプラＰ
Ｃ1の電流と、コンデンサＣ9，抵抗Ｒ14，Ｒ15の合成電
流で充電されるため、ＦＥＴＱ1の最大ＯＮ時間が既定
される。そのため一定以上の出力は取り出せなくなる。
更に、過負荷状態が続けば、出力電圧が低下し、駆動巻
線Ｎの負の電圧も高くなるため、コンデンサＣ8の充電
時間が短くなり、更にＯＮ時間を短くし、最終的には出
力を停止する。
【００１６】
【発明の効果】本発明の構成により、部品点数の削減、
特にワッと数の大きい抵抗（電流検出抵抗）が削減でき
るので、電源ブロックの小型化が可能になる。また、電
源起動時、従来型ではＦＥＴのドレイン・ソース電流は
最大電流が流れるが、本案構成では小電流となるため、
半導体（ＦＥＴ）の電気ストレスの減少できる効果があ
る。
特にワッと数の大きい抵抗（電流検出抵抗）が削減でき
るので、電源ブロックの小型化が可能になる。また、電
源起動時、従来型ではＦＥＴのドレイン・ソース電流は
最大電流が流れるが、本案構成では小電流となるため、
半導体（ＦＥＴ）の電気ストレスの減少できる効果があ
る。
【図１】本発明のスイッチング電源回路図である。
【図２】従来例のスイッチング電源回路図である。
Ｑ1 ＭＯＳ型ＦＥＴ（スイッチングトランジス
タ） Ｑ2，Ｑ3 トランジスタ（トーテム・ポール回路を構
成） Ｑ4 制御トランジスタ Ｃ8 コンデンサ Ｃ9，Ｒ14 コンデンサ，抵抗（微分回路を構成）
タ） Ｑ2，Ｑ3 トランジスタ（トーテム・ポール回路を構
成） Ｑ4 制御トランジスタ Ｃ8 コンデンサ Ｃ9，Ｒ14 コンデンサ，抵抗（微分回路を構成）
Claims (1)
- 【請求項１】 ＭＯＳ型ＦＥＴのゲートをトーテム・ポ
ール回路で駆動するリンギングチョークコンバータ型電
源回路において、前記トーテム・ポール回路を制御する
制御トランジスタのベース・エミッタ間にコンデンサを
接続すると共に、電源トランスの駆動巻線と前記制御ト
ランジスタのベース間に微分回路を接続し、前記コンデ
ンサの充放電により電源起動時のソフトスタート及び過
電流保護を行うことを特徴とするスイッチング電源回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13691792A JP2865480B2 (ja) | 1992-05-28 | 1992-05-28 | スイッチング電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13691792A JP2865480B2 (ja) | 1992-05-28 | 1992-05-28 | スイッチング電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05336741A JPH05336741A (ja) | 1993-12-17 |
| JP2865480B2 true JP2865480B2 (ja) | 1999-03-08 |
Family
ID=15186599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13691792A Expired - Fee Related JP2865480B2 (ja) | 1992-05-28 | 1992-05-28 | スイッチング電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2865480B2 (ja) |
-
1992
- 1992-05-28 JP JP13691792A patent/JP2865480B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05336741A (ja) | 1993-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4809148A (en) | Full-fluxed, single-ended DC converter | |
| US4652809A (en) | Switched regulator circuit having an extended duty cycle range | |
| JP6951631B2 (ja) | 同期整流回路及びスイッチング電源装置 | |
| US4967101A (en) | Pre-drive circuit | |
| US6198259B1 (en) | Non-insulating DC—DC converter | |
| JPH0374169A (ja) | スイッチング電源回路 | |
| JP2865480B2 (ja) | スイッチング電源回路 | |
| JP3175205B2 (ja) | スイッチング電源装置の突入電流抑制回路 | |
| JP3251192B2 (ja) | 過電流保護回路 | |
| CN110045174A (zh) | 一种电流采样电路 | |
| JP2003164146A (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JPH0681500B2 (ja) | スイッチング回路 | |
| JPH0412665A (ja) | スイッチング電源装置 | |
| JP3447106B2 (ja) | 半導体スイッチ回路 | |
| JPH07308062A (ja) | 一石フォワードコンバータ | |
| JPH03873Y2 (ja) | ||
| US4602323A (en) | Single-ended transformer drive circuit | |
| JP3183411B2 (ja) | リンギングチョークコンバータの保護回路 | |
| JP2502967B2 (ja) | スイッチングレギュレ−タ | |
| JP2002084745A (ja) | スイッチング電源装置の同期整流回路 | |
| JP3197060B2 (ja) | スイッチング電源装置 | |
| JP3543287B2 (ja) | 電源回路 | |
| JPH0670491U (ja) | リンギングチョークコンバータ | |
| JPH0417572A (ja) | インバータ放電装置 | |
| JP2528421B2 (ja) | スイッチング半導体素子の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081218 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081218 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091218 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |