JP2919953B2 - 多層基板の製造方法 - Google Patents
多層基板の製造方法Info
- Publication number
- JP2919953B2 JP2919953B2 JP33561490A JP33561490A JP2919953B2 JP 2919953 B2 JP2919953 B2 JP 2919953B2 JP 33561490 A JP33561490 A JP 33561490A JP 33561490 A JP33561490 A JP 33561490A JP 2919953 B2 JP2919953 B2 JP 2919953B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- layer
- holes
- substrate
- electroless plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、多層構造マイクロ波回路等のスルーホール
を有する多層基板の製造方法に関する。
を有する多層基板の製造方法に関する。
（従来の技術） マイクロ波を伝送する線路としては、中心導体を上下
の接地導体により遮蔽してなるトリプレートラインが知
られている。
の接地導体により遮蔽してなるトリプレートラインが知
られている。
多層構造マイクロ波回路は、こうしたトリプレートラ
インを多層構造とし、トリプレートライン間のスルーホ
ールにて接続してなるものである。
インを多層構造とし、トリプレートライン間のスルーホ
ールにて接続してなるものである。
多層構造マイクロ波回路では、各層に各種のマイクロ
波回路を実装できるため、マイクロ波回路の高密度実装
化が容易に実現される。
波回路を実装できるため、マイクロ波回路の高密度実装
化が容易に実現される。
第８図はこのような多層構造マイクロ波回路における
従来の製造方法の工程を示す図である。
従来の製造方法の工程を示す図である。
まず、第８図（ａ）に示すように、一方の面の中心導
体12以外は導体が取り除かれた第２層部基板22と、一方
の面に中心導体14が形成され他方の面の全面（後述する
スルーホールが形成される部分の近傍は除く）に接地導
体13が形成された第３〜４層部基板234とを接着させ
る。
体12以外は導体が取り除かれた第２層部基板22と、一方
の面に中心導体14が形成され他方の面の全面（後述する
スルーホールが形成される部分の近傍は除く）に接地導
体13が形成された第３〜４層部基板234とを接着させ
る。
次に、第８図（ｂ）に示すように、第２層の中心導体
12と第４層の中心導体14と間で導通を取るスルーホール
324を形成するため、所定の位置に穴424を貫通させる。
そして、その穴424の内面に無電解メッキがのり易くす
るように溶剤で表面を処理した後、その穴424の中に無
電解メッキ溶液を流し込み、穴424の内面に薄いメッキ
層を形成させる。さらに、穴424の内側の薄いメッキ層
に電解メッキをかけ厚いメッキ層524を形成させる。
12と第４層の中心導体14と間で導通を取るスルーホール
324を形成するため、所定の位置に穴424を貫通させる。
そして、その穴424の内面に無電解メッキがのり易くす
るように溶剤で表面を処理した後、その穴424の中に無
電解メッキ溶液を流し込み、穴424の内面に薄いメッキ
層を形成させる。さらに、穴424の内側の薄いメッキ層
に電解メッキをかけ厚いメッキ層524を形成させる。
そして、第８図（ｃ）に示すように、第２層部基板22
と第３〜４層基板234の上下に、一方の面にのみ接地導
体11,15が形成された第１層部基板21および第５層部基
板25を接着させる。
と第３〜４層基板234の上下に、一方の面にのみ接地導
体11,15が形成された第１層部基板21および第５層部基
板25を接着させる。
さらに、第８図（ｄ）に示すように、スルーホール3
24の周囲を囲むように、第１層部基板21の接地導体11と
第５層部基板25の接地導体15とを数個のスルーホール3
15,…により接続する。なお、これらスルーホール315,
…は、上述したスルーホール324と同様の方法で形成す
る。これらスルーホール315,…により、スルーホール3
24は同軸線路と見なせるようになる。
24の周囲を囲むように、第１層部基板21の接地導体11と
第５層部基板25の接地導体15とを数個のスルーホール3
15,…により接続する。なお、これらスルーホール315,
…は、上述したスルーホール324と同様の方法で形成す
る。これらスルーホール315,…により、スルーホール3
24は同軸線路と見なせるようになる。
以上のような方法により多層構造マイクロ波回路は製
造される。
造される。
ところで、昨今マイクロ波回路をさらに高密度実装す
べく要望が極めて強い。
べく要望が極めて強い。
このため、多層構造マイクロ波回路を上記の５層より
さらに多層とし各層に各種のマイクロ波回路を実装する
ことで、高密度実装のさらなる向上が可能である。
さらに多層とし各層に各種のマイクロ波回路を実装する
ことで、高密度実装のさらなる向上が可能である。
しかしながら、多層構造マイクロ波回路を上記の５層
よりさらに多層とする場合、上述した従来の製造方法で
は製造することができないという問題がある。
よりさらに多層とする場合、上述した従来の製造方法で
は製造することができないという問題がある。
このことを第９図に基づき説明する。同図は、多層構
造マイクロ波回路を７層にする場合を示している。
造マイクロ波回路を７層にする場合を示している。
同図に示すように、中心導体62以外は導体が取り除か
れた第２層部基板72と一方の面に中心導体64が形成され
他方の面の全面に接地導体73が形成された第３〜４層部
基板734とを接着させ、第２層部基板72の中心導体62と
第３〜４層部基板間734の中心導体64の導通を取るため
のスルーホール824を形成させた後、第３〜４層部基板7
34の中心導体64と第６層部基板76の中心導体66の導通を
取るためのスルーホールのための穴９を開けてある第５
層部基板75と第６層部基板76とを接着させる。
れた第２層部基板72と一方の面に中心導体64が形成され
他方の面の全面に接地導体73が形成された第３〜４層部
基板734とを接着させ、第２層部基板72の中心導体62と
第３〜４層部基板間734の中心導体64の導通を取るため
のスルーホール824を形成させた後、第３〜４層部基板7
34の中心導体64と第６層部基板76の中心導体66の導通を
取るためのスルーホールのための穴９を開けてある第５
層部基板75と第６層部基板76とを接着させる。
次に、第３〜４層部基板734の中心導体64と第６層部
基板76の中心導体66の導通を取るためのスルーホールの
穴９の中に無電解メッキ溶液を流し込まなければならな
いが、この穴９の両側が開いていないため無電解メッキ
溶液を流し込むことができない。すなわち、従来の製造
方法では、第３〜４層部基板734の中心導体64と第６層
部基板76の中心導体66の導通を取るためのスルーホール
を形成できないのである。
基板76の中心導体66の導通を取るためのスルーホールの
穴９の中に無電解メッキ溶液を流し込まなければならな
いが、この穴９の両側が開いていないため無電解メッキ
溶液を流し込むことができない。すなわち、従来の製造
方法では、第３〜４層部基板734の中心導体64と第６層
部基板76の中心導体66の導通を取るためのスルーホール
を形成できないのである。
（発明が解決しようとする課題） このように多層構造マイクロ波回路の従来の製造方法
では、多層構造マイクロ波回路を５層よりさらに多層と
する場合には製造することができないという問題があっ
た。
では、多層構造マイクロ波回路を５層よりさらに多層と
する場合には製造することができないという問題があっ
た。
本発明は、このような事情に基づき成されたもので、
多層構造でかつスルーホールにより各層間を接続してな
る多層基板を製造することができる多層基板の製造方法
を提供することを目的としている。
多層構造でかつスルーホールにより各層間を接続してな
る多層基板を製造することができる多層基板の製造方法
を提供することを目的としている。
［発明の構成］ （課題を解決するための手段） 本発明は、各層をスルーホールにより接続してなる多
層基板を製造する方法において、前記各層の前記スルー
ホールを形成する位置に穴を開ける第１の工程と、前記
穴の内面のうちメッキを必要としない穴の内面に除去の
容易な溶剤を塗布する第２の工程と、前記穴の内面に無
電解メッキ溶液を塗布する第３の工程と、前記穴の内面
から前記塗布された除去の容易な溶剤とともに、この溶
剤上に塗布された前記無電解メッキを除去する第４の工
程と、前記穴の内面のうち前記無電解メッキの残存する
面に電解メッキを施す第５の工程とを具備する。
層基板を製造する方法において、前記各層の前記スルー
ホールを形成する位置に穴を開ける第１の工程と、前記
穴の内面のうちメッキを必要としない穴の内面に除去の
容易な溶剤を塗布する第２の工程と、前記穴の内面に無
電解メッキ溶液を塗布する第３の工程と、前記穴の内面
から前記塗布された除去の容易な溶剤とともに、この溶
剤上に塗布された前記無電解メッキを除去する第４の工
程と、前記穴の内面のうち前記無電解メッキの残存する
面に電解メッキを施す第５の工程とを具備する。
（作 用） 本発明では、多層基板を５層以上に積層しても無電解
メッキ溶液を流し込む際にスルーホールの穴を基板で閉
じてしまうことがないので、多層構造でかつスルーホー
ルにより各層間を接続してなる多層基板を製造すること
ができる。
メッキ溶液を流し込む際にスルーホールの穴を基板で閉
じてしまうことがないので、多層構造でかつスルーホー
ルにより各層間を接続してなる多層基板を製造すること
ができる。
（実施例） 以下、本発明の実施例の詳細を図面に基づき説明す
る。
る。
ここでは、７層構造マイクロ波回路を製造する場合の
一実施例を説明する。
一実施例を説明する。
第１図（ａ）〜（ｇ）は各層の構成を示す図であり、
これらは基板をエッチングすることにより製造される。
これらは基板をエッチングすることにより製造される。
第１図（ａ）に示すように、第１層部111は、誘電体1
21の一方の面の全面に接地導体131を形成してなる。第
２層部112は、第１図（ｂ）に示すように、誘電体122の
一方の面に中心導体132を形成してなる。第３〜４層部1
13,114は、第１図（ｃ）に示すように、それぞれ誘電体
1234の一方の面の全面に接地導体133を形成し、他方の
面に中心導体134を形成してなる。第５層部115は、第１
図（ｄ）に示すように、誘電体125の一方の面の全面に
接地導体135を形成してなる。第６層部116は、第１図
（ｅ）に示すように、誘電体126の一方の面に中心導体1
36を形成してなる。第７層部117は、第１図（ｄ）に示
すように、誘電体127の一方の面の全面に接地導体137を
形成してなる。そして、これら誘電体121,122,1234,1
25,126,127を第１図（ｇ）に示すように配置する。
21の一方の面の全面に接地導体131を形成してなる。第
２層部112は、第１図（ｂ）に示すように、誘電体122の
一方の面に中心導体132を形成してなる。第３〜４層部1
13,114は、第１図（ｃ）に示すように、それぞれ誘電体
1234の一方の面の全面に接地導体133を形成し、他方の
面に中心導体134を形成してなる。第５層部115は、第１
図（ｄ）に示すように、誘電体125の一方の面の全面に
接地導体135を形成してなる。第６層部116は、第１図
（ｅ）に示すように、誘電体126の一方の面に中心導体1
36を形成してなる。第７層部117は、第１図（ｄ）に示
すように、誘電体127の一方の面の全面に接地導体137を
形成してなる。そして、これら誘電体121,122,1234,1
25,126,127を第１図（ｇ）に示すように配置する。
次に、第２図に示すように、誘電体122上の中心導体1
32と誘電体1234上の中心導体134とを、誘電体1234上の
中心導体134と誘電体126上の中心導体136とをそれぞれ
接続するスルーホールを形成するため、誘電体121,122,
1234,125,126,127の所定位置に穴14を開け、各穴14の内
面に樹脂用表面処理剤を注入して表面処理をし、無電解
メッキがのり易くする。
32と誘電体1234上の中心導体134とを、誘電体1234上の
中心導体134と誘電体126上の中心導体136とをそれぞれ
接続するスルーホールを形成するため、誘電体121,122,
1234,125,126,127の所定位置に穴14を開け、各穴14の内
面に樹脂用表面処理剤を注入して表面処理をし、無電解
メッキがのり易くする。
次に、第３図に示すように、メッキを必要としない穴
14の内面にエッチングレジスト膜形成剤15を塗布する。
14の内面にエッチングレジスト膜形成剤15を塗布する。
次に、第４図に示すように、誘電体121,122,1234,1
25,126,127を接着し積層する。
25,126,127を接着し積層する。
次に、第５図に示すように、穴14に無電解メッキ溶液
を注入しその内面に無電解メッキを形成する。なお、エ
ッチングレジスト膜形成剤15上に形成された無電解メッ
キは、エッチングレジスト膜形成剤15とはなじみにくい
ので、すぐに剥がれやすい状態となっている。
を注入しその内面に無電解メッキを形成する。なお、エ
ッチングレジスト膜形成剤15上に形成された無電解メッ
キは、エッチングレジスト膜形成剤15とはなじみにくい
ので、すぐに剥がれやすい状態となっている。
次に、第６図に示すように、穴14をHC1等の水溶液に
てエッチングレジスト膜形成剤15をその表面に形成され
た無電解メッキとともに分離するように除去する。
てエッチングレジスト膜形成剤15をその表面に形成され
た無電解メッキとともに分離するように除去する。
そして、無電解メッキ上に電解メッキをかけ厚いメッ
キ層16を形成させる。
キ層16を形成させる。
これにより誘電体122上の中心導体132と誘電体1234上
の中心導体134とを、誘電体1234上の中心導体134と誘電
体126上の中心導体136とをそれぞれ接続するスルーホー
ル1724,1746が形成される。
の中心導体134とを、誘電体1234上の中心導体134と誘電
体126上の中心導体136とをそれぞれ接続するスルーホー
ル1724,1746が形成される。
次に、第７図に示すように、スルーホール1724,1746
の各周囲を囲むように、接地導体131,133,135,137を数
個のスルーホール18,…により接続する。これらスルー
ホール18,…により、スルーホール1724,1746は同軸線路
と見なせるようになる。
の各周囲を囲むように、接地導体131,133,135,137を数
個のスルーホール18,…により接続する。これらスルー
ホール18,…により、スルーホール1724,1746は同軸線路
と見なせるようになる。
よって本実施例によれば、多層構造マイクロ波回路に
おいて、５層以上積層する際でも無電解メッキ溶液を流
し込む際にスルーホールの穴を基板で閉じてしまうこと
がないので無電解メッキ溶液を流し込みスルーホールを
形成することができる。
おいて、５層以上積層する際でも無電解メッキ溶液を流
し込む際にスルーホールの穴を基板で閉じてしまうこと
がないので無電解メッキ溶液を流し込みスルーホールを
形成することができる。
なお、上述した実施例は、多層基板として多層構造マ
イクロ波回路の場合について説明したが、本発明は他の
多層回路基板であっても同様に実施することができる。
イクロ波回路の場合について説明したが、本発明は他の
多層回路基板であっても同様に実施することができる。
［発明の効果］ 上記のような製造方法により、多層基板を５層以上に
積層しても無電解メッキ溶液を流し込む際にスルーホー
ルの穴を基板で閉じてしまうことがないので、多層構造
でかつスルーホールにより各層間を接続してなる多層基
板を製造することができる。この結果、本発明の製造方
法により高密度実装が可能となる。
積層しても無電解メッキ溶液を流し込む際にスルーホー
ルの穴を基板で閉じてしまうことがないので、多層構造
でかつスルーホールにより各層間を接続してなる多層基
板を製造することができる。この結果、本発明の製造方
法により高密度実装が可能となる。
第１図は本発明における各層の上面図と断面図、第２図
は本発明における各層にスルーホールのための穴を開け
た際の断面図、第３図は本発明における各層のスルーホ
ールのための穴にエッチングレジスト膜剤を塗布した際
の断面図、第４図は本発明における各層を接着し積層し
た際の断面図、第５図は本発明においてスルーホールの
ための穴に無電解メッキを形成した際の断面図、第６図
は本発明においてスルーホールのための穴のエッチング
レジスト膜形成剤を取り除いた際の断面図、第７図は本
発明において各層の中心導体を接続するスルーホールの
穴の周りに数個の地導体間の導通を取るためのアース用
スルーホールを形成した際の断面図と上面図、第８図は
従来の製造方法による５層構造マイクロ波回路の上面図
と断面図、第９図は従来の製造方法による７層構造マイ
クロ波回路の断面図である。 111……第１層部、112……第２層部、113……第３層
部、114……第４層部、115……第５層部、116……第６
層部、117……第７層部、121,122,1234,125,126,127…
…誘電体、131,133,135,137……接地導体、132,134,136
……中心導体、14……穴、15……エッチングレジスト膜
形成剤、16……メッキ層、1724,1746,18……スルーホー
ル。
は本発明における各層にスルーホールのための穴を開け
た際の断面図、第３図は本発明における各層のスルーホ
ールのための穴にエッチングレジスト膜剤を塗布した際
の断面図、第４図は本発明における各層を接着し積層し
た際の断面図、第５図は本発明においてスルーホールの
ための穴に無電解メッキを形成した際の断面図、第６図
は本発明においてスルーホールのための穴のエッチング
レジスト膜形成剤を取り除いた際の断面図、第７図は本
発明において各層の中心導体を接続するスルーホールの
穴の周りに数個の地導体間の導通を取るためのアース用
スルーホールを形成した際の断面図と上面図、第８図は
従来の製造方法による５層構造マイクロ波回路の上面図
と断面図、第９図は従来の製造方法による７層構造マイ
クロ波回路の断面図である。 111……第１層部、112……第２層部、113……第３層
部、114……第４層部、115……第５層部、116……第６
層部、117……第７層部、121,122,1234,125,126,127…
…誘電体、131,133,135,137……接地導体、132,134,136
……中心導体、14……穴、15……エッチングレジスト膜
形成剤、16……メッキ層、1724,1746,18……スルーホー
ル。
Claims (1)
- 【請求項１】各層をスルーホールにより接続してなる多
層基板を製造する方法において、 前記各層の前記スルーホールを形成する位置に穴を開け
る第１の工程と、 前記穴の内面のうちメッキを必要としない穴の内面に除
去の容易な溶剤を塗布する第２の工程と、 前記穴の内面に無電解メッキ溶液を塗布する第３の工程
と、 前記穴の内面から前記塗布された除去の容易な溶剤とと
もに、この溶剤上に塗布された前記無電解メッキを除去
する第４の工程と、 前記穴の内面のうち前記無電解メッキの残存する面に電
解メッキを施す第５の工程と を具備することを特徴とする多層基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33561490A JP2919953B2 (ja) | 1990-11-30 | 1990-11-30 | 多層基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33561490A JP2919953B2 (ja) | 1990-11-30 | 1990-11-30 | 多層基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04206694A JPH04206694A (ja) | 1992-07-28 |
| JP2919953B2 true JP2919953B2 (ja) | 1999-07-19 |
Family
ID=18290555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33561490A Expired - Fee Related JP2919953B2 (ja) | 1990-11-30 | 1990-11-30 | 多層基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2919953B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001144511A (ja) * | 1999-11-17 | 2001-05-25 | Mitsubishi Electric Corp | 平面型導波路の接続用変換器 |
| MY175132A (en) * | 2013-06-05 | 2020-06-09 | Ericsson Telefon Ab L M | Selective partitioning of via structures in printed circuit boards |
-
1990
- 1990-11-30 JP JP33561490A patent/JP2919953B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04206694A (ja) | 1992-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6767616B2 (en) | Metal core substrate and process for manufacturing same | |
| US7240430B2 (en) | Manufacturing methods for printed circuit boards | |
| KR100346400B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
| US3760091A (en) | Multilayer circuit board | |
| EP0331909A1 (en) | High performance circuit boards | |
| JP2919953B2 (ja) | 多層基板の製造方法 | |
| JP2004146742A (ja) | 配線基板の製造方法 | |
| US6586687B2 (en) | Printed wiring board with high density inner layer structure | |
| US11617262B2 (en) | Wiring substrate and method for manufacturing wiring substrate | |
| JP2002223076A (ja) | 多層配線基板 | |
| JPS62186594A (ja) | 多層印刷配線板の製造方法 | |
| JPH10135640A (ja) | プリント配線板の構造及びその製造方法 | |
| JP3165617B2 (ja) | 多層プリント配線基板及びその製造方法 | |
| JPH04354180A (ja) | 多層プリント配線板の製造方法 | |
| JP4176283B2 (ja) | 可撓性微細多層回路基板の製造法 | |
| JPS62186595A (ja) | 多層印刷配線板の製造方法 | |
| JPH088539A (ja) | 多層プリント配線板とその製造方法 | |
| JP2621293B2 (ja) | プリント基板の製法 | |
| JPH05114788A (ja) | 多層プリント配線板の製造方法 | |
| JP2727614B2 (ja) | 印刷配線基板の製造方法及び多層配線基板の製造方法 | |
| JP2001068807A (ja) | 配線基板及び配線基板の製造方法 | |
| JPH05299838A (ja) | 多層プリント配線板の製造方法 | |
| JPH03165093A (ja) | 多層プリント配線板 | |
| JPH06125175A (ja) | 多層プリント配線板の製造方法 | |
| JPH01241895A (ja) | 多層型ブラインドスルホール配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080423 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |