JP2926344B2 - 電界効果トランジスタの製造方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、絶縁ゲート電界効果トランジスタの構造及
び製造方法に関し、特にチャネル領域のパンチスルーや
短チャネル効果を効果的に防止する為のチャネルストッ
パー領域の構成及び形成方法に関する。

〔従来の技術〕

従来から、半導体の基板表面内に離間して形成された
ソース領域及びドレイン領域と、これら領域の間に形成
されたチャネル領域と、チャネル領域の上にゲート絶縁
膜を介して形成されたゲート電極とから構成されている
絶縁ゲート電界効果トランジスタが知られている。集積
回路技術の進歩に伴い、トランジスタの微細化が進み、
チャネル領域の長さはますます短くなってきている。そ
の為、チャネル領域の両端部に存在する空乏層が互いに
近接しいわゆる短チャネル効果やパンチスルー等の原因
となっていた。これら短チャネル効果やパンチスルーを
防止する為にチャネルストッパー領域を形成する異が提
案されている。チャネルストッパー領域はチャネル領域
の下に配置された高濃度不純物層であり空乏層がチャネ
ル方向に広がるのを防止するものである。

〔発明が解決しようとする問題点〕

しかしながら、チャネルストッパー領域はチャネル領
域の下に配置された高濃度不純物である為その形成は極
めて困難であり且つ複雑であった。即ち従来のイオン注
入技術や不純物拡散技術では有効なチャネルストッパー
領域を形成する事ができなかった。加えて従来において
は、Ｎ型の不純物ヒ素を含む高濃度不純物層からなるチ
ャネルストッパー領域のみが知られており、Ｐ型の高濃
度不純物層からなるチャネルストッパー領域は知られて
いなかった。

〔問題点を解決する為の手段〕

本発明は上述した従来の技術の問題点に鑑み、チャネ
ルストッパー領域を効率的に形成する事ができる絶縁ゲ
ート電界効果トランジスタの製造方法及びＰ型のチャネ
ルストッパー領域を有する絶縁ゲート電界効果トランジ
スタの構造を提供する事を目的とする。

上記目的を達成する為に、本発明にかかる絶縁ゲート
電界効果トランジスタの製造方法は、第一導電型の第一
半導体層を覆う酸化膜を除去し化学的に活性な面を露出
する第一工程と、該活性面に対して第一導電型の不純物
成分を有する気体を供給し第一導電型の不純物元素から
成る吸着層を形成する第二工程と、該不純物層の上に所
定の厚みの第二半導体層を付加する第三工程と、付加さ
れた第二半導体層の上にゲート絶縁膜及びゲート電極を
順次形成する第四工程とを含んでいる。さらに続いて、
ゲート電極によって平面的に分離された一対の領域に対
して選択的に第二導電型の不純物を該不純物層の水平位
置を越える深度まで半導体層に導入しソース領域及びド
レイン領域を形成する事により、ソース領域とドレイン
領域の間において該第二半導体層の表面部にチャネル領
域を規定するとともに、チャネル領域の下方に該第一導
電型の不純物層からなるチャネルストッパー領域を配置
する為の第五工程を有している。

好ましくは、第二工程はＰ型のシリコン基板からなる
第一半導体層の活性面に対してＰ型の不純物成分ボロン
を有する気体ジボランを基板の加熱下供給してボロンの
吸着を生ぜしめてＰ型のボロン不純物層を形成する工程
である。そして第三工程は不純物層に対してエピタキシ
ャル成長によりシリコンからなる第二半導体層を形成す
る工程である。さらに第五工程はシリコンからなるＰ型
半導体層にヒ素からなるＮ型不純物をイオン注入により
導入しＮ型のソース領域及びドレイン領域を形成する工
程である。

上述した製造方法によって製造された電界効果トラン
ジスタはＰ型のシリコン半導体基板と、該半導体基板の
表面部に形成されたＮ型のソース領域及びドレイン領域
と、ソース領域とドレイン領域の間に規定されたチャネ
ル領域の下方に配置され且つソース領域及びドレイン領
域の底部よりも上方に配置されたボロンを含むP⁺型不純
物層からならチャネルストッパー領域と、チャネル領域
の上部に形成されたゲート絶縁膜と、ゲート絶縁膜の上
部に形成されたゲート電極とからなる構造を有してい
る。

〔作用〕

本発明によれば、まず半導体基板の表面を覆う酸化膜
が除去され化学的に活性な面が露出される。露出された
活性面に対して不純物成分を有する気体例えばジボラン
を供給し吸着してＰ型の不純物層を形成する。この吸着
は基板を加熱して行なわれ、極めて安定した薄いＰ型不
純物層が形成される。不純物層の厚さは供給される気体
の蒸気圧や供給時間を調節する事により最適に設定する
事ができる。続いて不純物層の上に例えばエピタキシャ
ル成長法を用いて単結晶半導体層を形成する。さらに、
この単結晶半導体層の上にゲート絶縁膜及びゲート電極
を順次形成し、ゲート電極をマスクにしてイオン注入等
の技術により半導体層内にソース領域及びドレイン領域
を形成する。この時イオン注入における加速電圧を適当
に設定し、Ｐ型不純物層の水平位置を越える深度までイ
オンを打込む必要がある。この結果、イオンの照射を受
けなかったゲート電極の下にはチャネル領域が形成され
るとともに、そのチャネル領域の下方にＰ型の不純物層
が配置される事になるので、チャネルストッパー領域を
形成する事ができる。

〔実 施 例〕

以下図面に従って本発明の好適な実施例を詳細に説明
する。第１図は本発明にかかる絶縁ゲート電界効果トラ
ンジスタの製造方法を示す工程図である。まず第１図
（Ａ）に示す様に、シリコン単結晶基板１を用意する。
基板１の表面は通常自然酸化膜２で覆われている。

第１図（Ｂ）に示す工程において、自然酸化膜２は除
去されシリコン単結晶基板１の活性面３が露出する。こ
の自然酸化膜除去工程は、例えばシリコン単結晶基板１
を850℃に加熱し10^-4Pa以下の真空状態に保持する事に
より行なわれる。この際水素ガスを導入すると、自然酸
化膜２の除去が促進される。

第１図（Ｃ）に示す工程において、活性面３に対して
ジボランガス（B₂H₆）を供給する。この時、基板１は80
0℃に加熱されており、ジボランは窒素ガスを用いて５
％に希釈された原料ガスとして１×10^-2Paの蒸気圧で50
秒間供給される。この結果基板１の活性面３には不純物
ボロンを高濃度に含むＰ型不純物層４が形成される。そ
の膜厚は100Å以下であった。Ｐ型不純物層４は活性面
に対して強固に吸着されており、且つ一部のボロンは基
板を加熱している為半導体中に拡散し安定な不純物拡散
層となっている。

第１図（Ｄ）に示す工程において、Ｐ型不純物層４の
上にシリコン単結晶層５が形成される。シリコン単結晶
層５の形成は例えばエピタキシャル成長法によって行な
われ、所望の厚さにシリコン単結晶層がＰ型不純物層４
の上に成長する。本実施例においては、シランガス（Si
H₄）を0.1Paの蒸気圧で導入し、且つ基板を800℃に加熱
してシリコン単結晶の成長を行なった。この他にエピタ
キシャル成長技術については、分子層エピタキシャル成
長法、分子線エピタキシャル成長法、化学気相成長法等
を用いる事ができる。

第１図（Ｅ）に示す工程において、シリコン単結晶層
５の上にゲート酸化膜６が形成される。このゲート酸化
膜６は例えば基板１を800℃に加熱し且つ酸素ガス及び
水素ガスを同時に導入して湿式酸化により形成される。

第１図（Ｆ）に示す工程において、ゲート電極７がゲ
ート酸化膜６の上に形成される。ゲート電極７は例えば
ゲート酸化膜６の全面シリコン多結晶層を形成し、所定
のパタンに従ってエッチングを行なう事により得られ
る。シリコン多結晶層は例えば化学気相成長法により20
00Å〜4000Åの膜厚でゲート酸化膜上に堆積される。

第１図（Ｇ）に示す工程において、ソース領域８及び
ドレイン領域９が形成される。これら領域の形成はゲー
ト電極７によって平面的に分離された一対の領域に対し
て選択的にＮ型の不純物例えばヒ素を注入する事により
形成される。ヒ素の注入は例えばイオン注入によって行
なわれる。その条件は例えばヒ素イオンの加速電圧90ke
V、ドーズ量７×10¹⁵/cm²である。このイオン注入を所
定時間行ない。注入されたヒ素がＰ型不純物層４の水平
位置を越える深度まで到達する様にする。この結果、注
入されたＮ型の不純物ヒ素によりソース領域８及びドレ
イン領域９が形成されるとともに、これら領域内に存在
していたＰ型不純物層４は注入されたＮ型不純物ヒ素に
よって中和され実質的に消滅する。又ヒ素のイオン注入
はゲート電極７をマスクとして行なわれる為、ゲート電
極７の下にはP^-型のチャネル領域10が形成される。さら
にチャネル領域10の下には、そのままＰ型の不純物層４
が保存されておりチャネルストッパー領域11となる。

第１図（Ｈ）に示す工程において、基板１は900℃で3
0分間加熱処理を施され、チャネルストッパー領域11に
含まれる不純物ボロンを上下の半導体層10及び１に拡散
させ且つ活性化させる。この結果、チャネルストッパー
領域11はP⁺型の高濃度不純物拡散層となる。なおこの加
熱拡散処理により、チャネルストッパー領域11はその層
厚が500Å〜1000Åに拡大し且つ不純物ボロンの濃度は1
0¹⁷/cm²程度となる。なお、この加熱拡散処理は必ずし
も必要なものではなく、吸着されたＰ型不純物層４は各
工程において熱履歴を受けているので、ある程度上下の
半導体層との間で不純物拡散を起こしているものと考え
られる。

最後に第１図（Ｉ）に示す様に、基板１に層間絶縁膜
12が形成され、且つエッチングによりコンタクトホール
が形成される。その上に配線膜13が形成される。

本発明にかかる製造方法によれば、チャネルストッパ
ー領域11をチャネル領域の下の簡単な方法で形成する事
ができる。チャネルストッパー領域はチャネル領域の両
端に存在する空乏層の広がりを限定しパンチスルーや短
チャネル効果を効果的に防止する事ができる。従って、
従来に比しチャネル長さを小さくする事ができるのでト
ランジスタ素子をより微細化する事が可能である。

以上の説明から明らかな様に、本発明にかかる製造方
法の要部は基板表面の清浄化工程（第１図（Ｂ））、不
純物層の吸着工程（第１図（Ｃ））及びシリコン単結晶
層のエピタキシャル成長工程（第１図（Ｄ））の一連の
処理にある。以下本発明の要部をさらに詳細に説明す
る。第２図はこの一連の処理に対応した実際のプロセス
シーケンスチャートの例である。第２図の横軸は時間、
縦軸は基板温度をそれぞれ示している。基板温度を850
℃まで昇温させ安定化させた後、基板表面の清浄化処理
を行ない活性面を露出させる。次いで基板温度を800℃
に下げジボランガスを導入してボロンの不純物吸着層を
形成する。引続いて吸着層の上にシリコン単結晶層をエ
ピタキシャル成長させる。

第３図は上記の一連の処理に用いられる装置の構成図
である。図示する様に、シリコン単結晶基板１は石英製
のチャンバ22の内部中央付近に配置されている。基板１
の温度は赤外線ランプ加熱方式あるいは抵抗加熱方式を
用いた加熱系23を制御する事により、所定の温度に保た
れている。チャンバ22の内部はターボ分子ポンプを主排
気ポンプとした複数のポンプから構成された高真空排気
系24を用いて排気可能である。チャンバ22の内部の真空
度は圧力計25により計測される。シリコン基板１の搬送
は、チャンバ22に対してゲートバルプ26aを介して接続
されたロード室27とチャンバ22との間でゲートバルブ26
aを開いた状態で搬送機構28を用いて行なわれる。なお
ロード室27は、シリコン基板１のロード室27への出入れ
時と搬送時を除いて、通常はゲートバルブ26bを開いた
状態でロード室排気系29により高真空に排気されてい
る。チャンバ22にはガス導入制御系30を介してガス供給
源31が接続されている。ガス供給源31は一連の処理に用
いられる種々の原料ガスを貯蔵する複数のガスボンベを
備えている。ガス供給源31からチャンバ22へ導入される
ガスの種類、導入量、導入時間等はガス導入制御系30を
用いて制御される。

第２図に示すプロセスシーケンスチャートに従って第
３図に示す製造装置を用いて一連の処理を行なう場合の
例を説明する。シリコン基板１はバックグランド圧力が
１×10^-4Pa以下に排気された真空チャンバ22の中央部に
セットされる。次いで基板温度を加熱系23を用いて850
℃に設定しガス供給源31から水素ガスを、例えばチャン
バ内部の圧力が1.3×10^-2Paになる様な条件で一定時間
導入する。これによってシリコン基板１の表面に形成さ
れていた自然酸化膜が除去され、化学的に活性なシリコ
ン表面が露出する。基板表面の清浄化が完了した後、水
素ガスの導入を停止し基板温度を例えば800℃に設定す
る。この設定温度に到達し且つ安定した後、シリコン基
板１の活性面にボロンを含む化合物ガスであるジボラン
をガス供給源31から供給する。チャンバ22の圧力が6.5
×10^-4Paとなる様な条件で一定時間導入する事により、
ボロンあるいはボロンを含む化合物の吸着層が形成され
る。この吸着層は活性面に対して強固に固定されており
極めて安定である。なおボロンの吸着層の形成と同時
に、ジボラン導入時の基板温度及びジボラン導入圧力で
決まる一定の場合でボロンがバルク中へも拡散している
と思われる。

第４図に示す様に、吸着拡散層におけるボロンのピー
ク濃度はジボランガスの導入圧力及び導入時間に比例し
ている。従って、これらのパラメータを適当に設定する
事により、最適なボロンピーク濃度を得る事ができる。

最後に、基板温度を800℃に保った状態で、シランガ
ス（SiH₄）あるいはジクロロシランガス（SiH₂Cl₂）を
ガス供給源31からチャンバ22内に導入したシリコン単結
晶層をエピタキシャル成長させる。なお、ボロン吸着層
を形成する前に下地処理として、シリコン基板活性面に
シリコンのエピタキシャル成長層を形成してもよい。

以上述べてきた実施例においては、シリコン半導体の
内部にＰ型のチャネルストッパー領域を形成する為にジ
ボランガスを用いた。しかしながらＰ型の不純物吸着層
を形成するには、例えばトリメチルガリウム（TMG）、
三塩化ホウ素（BCl₃）等に代表されるIII族元素の気体
化合物も有効である。又シリコン半導体の活性面に対し
てＮ型の不純物吸着層を形成するのに用いられる気体化
合物としては、アルシン（A_SH₃）、三塩化リン（PC
l₃）、五塩化アンチモン（SbCl₅）、ホスフィン（PH₃）
等が利用できる。

又以上で述べた実施例においては、基板温度としては
その典型例として、表面浄化処理においては850℃、不
純物吸着処理においては800℃、エピタキシャル成長処
理においては800℃等の数値を示した。発明者はこれま
での研究において、表面清浄化処理における基板温度と
しては、バックグラウンド圧力及び雰囲気ガスとの関連
を含めて、800℃ないし1200℃の範囲が好ましく、又吸
着処理における基板温度としては400℃ないし950℃の範
囲が好ましく、さらにエピタキシャル成長処理における
基板温度として800℃ないし1100℃の範囲が好ましい事
を確認している。

〔発明の効果〕

本発明によれば、半導体基板の清浄化処理、不純物層
の吸着処理及び半導体層のエピタキシャル成長処理の一
連の工程により、チャネルストッパー領域を絶縁ゲート
電界効果トランジスタのチャネル領域の下に極めて効率
よく形成できるという効果がある。このチャネルストッ
パー領域を設ける事により、チャネル領域のパンチスル
ーあるいは短チャネル効果を有効に防止する事ができ、
その結果トランジスタ素子の一層の微細化が可能となる
という効果がある。

【図面の簡単な説明】

第１図（Ａ）ないし（Ｉ）は絶縁ゲート電界効果トラン
ジスタの製造工程図、第２図は製造工程のプロセスシー
ケンスチャート、第３図は製造工程に用いられる製造装
置の模式図、及び第４図は不純物拡散濃度の原料ガス導
入圧力及び導入時間に対する依存性を示すグラフであ
る。 １……シリコン単結晶基板、２……自然酸化膜 ３……活性面、４……Ｐ型不純物層 ５……シリコン単結晶層、６……ゲート酸化膜 ７……ゲート電極、８……ソース領域 ９……ドレイン領域、10……チャネル領域 11……チャネルストッパー領域

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】Ｐ型のシリコン基板表面を覆う酸化膜を除
   去し化学的に活性な面を露出する工程と、 前記活性面に対して、ボロンを含むＰ型の不純物成分を
   有する気体を供給し、加熱しながら不純物成分元素ある
   いは不純物成分の化合物を吸着して、100Å以下の膜厚
   のボロンを含むＰ型の不純物層を形成する工程と、 前記不純物層の上に所定の厚みで前記不純物層より厚
   く、シリコン層をエピタキシャル成長により形成する工
   程と、 前記シリコン層の上にゲート絶縁膜及びゲート電極を順
   次形成する工程と、 前記ゲート電極によって平面的に分離されたシリコン基
   板表面上の一対の領域に対して選択的にＮ型の不純物を
   前記不純物層の水平位置を越える深度まで前記シリコン
   基板に導入し、ソース領域及びドレイン領域を形成する
   工程とよりなり、 前記ソース領域及びドレイン領域の間において前記シリ
   コン層の表面部にチャネル領域を規定するとともに、前
   記チャネル領域の下方に、前記チャネル領域の厚さより
   も薄く前記Ｐ型の不純物層からなるチャネルストッパー
   領域を配置することを特徴とする電界効果トランジスタ
   の製造方法。
2. 【請求項２】前記不純物層に含まれる不純物を上下の前
   記シリコン基板及び前記シリコン層に拡散させ、活性化
   する為の加熱工程を含む請求項１に記載の電界効果トラ
   ンジスタの製造方法。
3. 【請求項３】前記ボロンを含むＰ型の不純物成分を有す
   る気体はジボランである請求項１に記載の電界効果トラ
   ンジスタの製造方法。
4. 【請求項４】前記ソース領域とドレイン領域を形成する
   工程は、前記シリコン層にヒ素からなるＮ型不純物をイ
   オン注入により導入して形成する工程である請求項１に
   記載の電界効果トランジスタの製造方法。