JP2940708B2

JP2940708B2 - 複合ダイオード

Info

Publication number: JP2940708B2
Application number: JP2290105A
Authority: JP
Inventors: 弘樹江藤; 博文高橋
Original assignee: Sanyo Denki Co Ltd
Current assignee: Sanyo Denki Co Ltd
Priority date: 1990-10-25
Filing date: 1990-10-25
Publication date: 1999-08-25
Anticipated expiration: 2014-08-25
Also published as: JPH04162682A

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明はバッテリー切換回路に用いて好適な、異種ダ
イオードを１チップ化した複合ダイオードに関する。

（ロ）従来の技術電卓、ポケットコンピュータ等のバッテリーを主電源
とする電子機器には、主バッテリーの他にメモリバック
アップ用の副バッテリーを用いることが一般となってい
る。主、副の切換回路は、第４図に示すように２個のダ
イオード（１）（２）を接続したもので、主バッテリー
（３）の電源電圧が低下した時又はバッテリー交換で零
となった時に副バッテリー（４）からメモリ回路（５）
へバックアップ電源を供給するようになっている。

そして、主バッテリー（３）側のダイオード（１）に
は損失が少ないショットキーバリアダイオード（以下、
SBDと称す）を用いて主バッテリー（３）の長寿命化を
図り、副バッテリー（４）側には前記SBDと順方向立上
り電圧V_Fに差を持たせたPN接合ダイオードを利用してい
る。

ところで、バッテリー切換回路に用いる２種類のダイ
オード（１）（２）は、軽薄短小化の点で例えば特開平
02−184059号に記載されている表面実装型パッケージに
１パッケージ化することが望まれている。従来は第５図
に示すように、共通のアイランド（６）に２個のチップ
（７）（８）を搭載したためチップサイズを大きくでき
ず、当然にSBDのショットキー接触面積も大きくできな
かったのでSBDの順方向立上り電圧V_Fが大きくなってし
まう欠点があった。尚、（９）はリード、（10）は金
線、（11）は樹脂である。

このような欠点は解決すべく、第６図に示すように２
種類のダイオードを１チップ化することが試案された。

第６図において、（21）は半導体基体、（22）は基体
（21）表面にショットキー接合しSBD（23）を形成する
バリアメタル、（24）は基体（21）との接合でPN接合ダ
イオード（25）を形成するＰ型のアノード領域、（26）
はＰ型のガードリング領域、（27）はチャンネルストッ
パ、（28）は酸化膜、（29）は接続パッドを形成するた
めのAl電極である。バリアメタル（22）にはモリブデン
（Mo）が用いられていた。この構造ではチップサイズを
大きくできるので、SBDの順方向立上り電圧V_Fを小さく
できる。

（ハ）発明が解決しようとする課題しかしながら、バッテリー切換回路には、定常時に副
バッテリー（４）を作動させないようにするため、SBD
（23）とPNダイオード（25）との順方向電圧V_Fの差を少
しでも広くとりたいという要求がある。第６図の試案し
た複合ダイオードは前記要求に対してSBD（23）側の対
策は処してあるが、PNダイオード（25）に関しては何ら
対策されてなく、そのため前記要求を十分に満足してい
ない欠点があった。

（ニ）課題を解決するための手段本発明は上記従来の欠点に鑑み成され、共通の半導体
基体（31）の表面に、基体（31）とショットキー接触し
SBD（37）を形成する第１のバリアメタル（38）と、基
体（31）とのPN接合でPNダイオード（40）を形成するＰ
型のアノード領域（41）と、アノード領域（41）の表面
にショットキー接触する第２のバリアメタル（42）とを
具備することにより、順方向立上り電圧V_Fの差の大きな
複合ダイオードを提供するものである。

（ホ）作用本発明によれば、第２のバリアメタル（42）を設ける
ことによりアノード領域（41）と第２のバリアメタル
（42）との障壁による直列抵抗分が生じるので、PNダイ
オード（40）の順方向立上り電圧V_Fが高くなる。

（ヘ）実施例以下に本発明の一実施例を図面を参照しながら詳細に
説明する。

第１図は本発明の複合ダイオードを形成した半導体チ
ップの断面図である。同図において、（31）はN⁺型シリ
コン半導体基板（32）とＮ型エピタキシャル層（33）か
ら成る半導体基体、（34）は基体（31）の表面に形成し
たN⁺型のチャンネルストッパ、（35）は基体（31）の表
面に形成したＰ型のガードリング領域、（36）は基体
（31）表面を覆う酸化膜である。

SBD（37）は、酸化膜（36）を選択的に開孔しシリコ
ン表面とショットキー障壁を形成する第１のバリアメタ
ル（38）を堆積・選択除去することにより得られる。基
体（31）がカソード、バリアメタル（38）がアノードと
なる。第１のバリアメタル（38）上には第１のAl電極
（39）を設け、第１のAl電極（39）でSBD（32）のアノ
ード電極とし外部接続用のパッドを形成する。

PNダイオード（40）は、基体（31）の表面にＰ型のア
ノード領域（41）を選択的に拡散形成することにより得
られる。基体（31）がアノードである。

そして本発明の特徴とするように、アノード領域（4
1）の表面に第２のバリアメタル（42）を設ける。第２
のバリアメタル（42）の上には、PNダイオード（40）の
アノード電極となり外部接続用のパッドを形成する第２
のAl電極（43）を形成する。

第２図に斯るチップの組立状態を示した。同図におい
て、（44）は半導体チップ（45）を固着するアイラン
ド、（46）はアイランド（44）に先端を近接するよう延
在するリード、（47）はモールド樹脂である。リード
（46）は表面実装用としてプリント配線との対向接着が
可能なようにＺ字形に折り曲げられている。

SBD（37）とPNダイオード（40）を形成した半導体チ
ップ（45）はアイランド（44）上に共晶等によって固着
し、第１の電極（39）が形成するSBD（37）の接続パッ
ド（48）とリード（46）の一方を、第２の電極（43）が
形成するPNダイオード（40）の接続パッド（49）とリー
ド（46）の他方を夫々金線（50）でワイヤボンドする。

接続パッド（48）（49）の大きさでも示した通り、半
導体チップ（45）内ではSBD（37）のショットキー接合
面積を大とする。大とすることによって、障壁の抵抗分
を減らしSBD（37）の順方向立上り電圧V_Fを小とする。P
Nダイオード（40）はPN接合面積を大にする必然性がな
い。

斯る構成によれば、先ずSBD（37）とPNダイオード（4
0）を１チップ化したことにより、限られた面積のアイ
ランド（44）に１個のチップを載せるだけで済むのでチ
ップ面積を大きくでき、その大部分をショットキー接合
に費すことにより、SBD（37）の順方向立上り電圧V_Fを
小さくできる。

一方のPNダイオード（40）においては、PN接合と直列
にアノード領域（41）と第２のバリアメタル（42）によ
るショットキー障壁が抵抗分として挿入されるので、PN
接合のみのものより順方向立上り電圧V_Fを高くできる。

従来と本願の夫々の特性を第３図に示した。本願のSB
D（37）は接合面積を増したことにより順方向立上り電
圧V_F特性を約25％改善でき、さらにPNダイオード（40）
においては第２のバリアメタル（42）による抵抗成分に
よって傾きが大となる。従って本発明の複合ダイオード
では、順方向立上り電圧V_Fの差を一層広げることができ
る。

さらに、第１と第２のバリアメタル（38）（42）とし
てモリブデン（Mo）に代わりチタン（Ti）を用いると、
チタン（Ti）はＮ型半導体に対してバリアハイトが小さ
く、Ｐ型半導体に対してはバリアハイトが大きくなるの
で、上記V_Fの差を一層大きくできる。

また、Ｐ型アノード領域（41）の不純物濃度を従来よ
り低下すれば、PN接合の順方向立上り電圧V_Fを大きくす
る方向に働く一方、第２のバリアメタル（42）とのバリ
アハイトを高くする方向に働くので一層効果的である。
具体的には、表面濃度で10²⁰atoms・cm^-2を10¹⁹atoms・
cm^-2とした。アノード領域（41）と同時形成するガード
リング（35）がこのような不純物濃度になっても支障な
い。

そしてさらに、１チップ化したことにより従来より小
さい装置に搭載することが可能である。表面実装型の装
置は外形寸法がCPと呼ばれるタイプで2.5×2.9mm、MCP
と呼ばれるタイプで2.0×2.1mm程度であり、実装面積で
CPが7.3mm²、MCPが4.2mm²程である。従来は0.3×0.3mm
のチップを２個搭載するのでCPパッケージにしか搭載で
きなかったものが、本願は0.4×0.4mmのチップ１個で済
むのでMCPパッケージに搭載することができた。

（ト）発明の効果以上に説明した通り、本発明によればSBD（37）にお
いては１チップ化したことにより順方向立上り電圧V_Fを
小さくでき、PNダイオード（40）においては第２のバリ
アメタル（42）を設けることによって順方向立上り電圧
V_Fを大にできる。従って両者のV_Fの差を大にすることが
でき、バッテリー切換回路において主バッテリー（３）
の長寿命化を図ることができると共に、切換回路の設計
余裕度を向上できる利点を有する。

また、第２のバリアメタル（42）は第１のバリアメタ
ル（38）と同時形成できるので、何の付加工程も必要な
いという利点を有する。

さらに、１チップ化したことにより組立工数が減るの
で、組立の歩留りを向上できる利点を有する。

そして更に、第１と第２のバリアメタル（38）（42）
の材質やアノード領域（41）の不純物濃度を工夫するこ
とにより、順方向立上り電圧V_Fの差を一層拡大できる利
点をも有する。

【図面の簡単な説明】

第１図は本発明のチップを示す断面図、第２図はチップ
（45）を搭載した装置を示す平面図、第３図は順方向立
上り電圧V_Fを示す特性図、第４図はバッテリー切換回路
を示す回路図、第５図は従来例を説明するための平面
図、第６図は本願に到るまでに試案された装置を示す断
面図である。

Claims

(57)【特許請求の範囲】

【請求項１】一導電型の半導体基体と、該基体の表面を
覆う絶縁膜と、該絶縁膜の開孔を介して前記基体の表面
にショットキー接合する第１のバリアメタルと、該第１
のバリアメタルを覆う第１の電極と、前記基体の表面に形成した、アノード又はカソードのど
ちらか一方を形成する逆導電型の拡散領域と、前記拡散
領域の表面にショットキー接合する第２のバリアメタル
と、該第２のバリアメタルを覆う第２の電極とを具備す
ることを特徴とする複合ダイオード。
【請求項２】前記第１と第２のバリアメタルはチタン
（Ti）であることを特徴とする請求項第１項記載の複合
ダイオード。
【請求項３】前記拡散領域が形成するPN接合面積より前
記第１のバリアメタルが形成するショットキー接合面積
の方が大であることを特徴とする請求項第１項記載の複
合ダイオード。
【請求項４】共通の半導体チップと、前記半導体チップの一導電型の半導体基体の表面にショ
ットキー接触する第１のバリアメタルと、該第１のバリ
アメタルに接続される第１の接続パッドとを有するショ
ットキーバリアダイオードと、前記半導体チップの表面に形成した逆導電型の拡散領域
と、該拡散領域の表面にショットキー接触する第２のバ
リアメタルと、該第２のバリアメタルに接続される第２
の接続パッドとを有するPN接合ダイオードと、前記半導体チップを固着するアイランドと、該アイランドに先端を近接する複数本のリードと、前記リードの各々に対応する前記第１と第２の接続パッ
ドとを電気接続するワイヤと、前記半導体チップを含み主要部を封止する樹脂とを具備
することを特徴とする複合ダイオード。
【請求項５】前記リードを表面実装用にフォーミングし
たことを特徴とする請求項第４項に記載の複合ダイオー
ド。