JPS5893367A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5893367A JPS5893367A JP56192522A JP19252281A JPS5893367A JP S5893367 A JPS5893367 A JP S5893367A JP 56192522 A JP56192522 A JP 56192522A JP 19252281 A JP19252281 A JP 19252281A JP S5893367 A JPS5893367 A JP S5893367A
- Authority
- JP
- Japan
- Prior art keywords
- junction
- type
- power supply
- semiconductor device
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/495—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の構造に関し、特にバイボー２型半
導体装置の構造に関する。
導体装置の構造に関する。
一般に、パイボー２型半導体装置の製造工程では、ｐ型
半導体基板上に、ｎ型エピタキシャル層を成長させてい
る。さらに上記ｎ型エピタキンヤル層を有する半導体基
板上に％フォトエッチの技法を用いて、半導体装置が形
成される。ウエノ１−上に半導体装置が完成すると１個
々の半導体装置に分割され容器に装着される。ここで容
器と装−との電気的接続は、装置の電極（ボンディング
・パッド）と容器の電極とを金などの金属線で接なぐこ
とにより行なわれる。
半導体基板上に、ｎ型エピタキシャル層を成長させてい
る。さらに上記ｎ型エピタキンヤル層を有する半導体基
板上に％フォトエッチの技法を用いて、半導体装置が形
成される。ウエノ１−上に半導体装置が完成すると１個
々の半導体装置に分割され容器に装着される。ここで容
器と装−との電気的接続は、装置の電極（ボンディング
・パッド）と容器の電極とを金などの金属線で接なぐこ
とにより行なわれる。
さて、近年半導体装置の製造技術は進歩し、半導体装置
を構成するトランジスター、ダイオード′などの素子の
特性は向上してきている。
を構成するトランジスター、ダイオード′などの素子の
特性は向上してきている。
特に、上記素子の分離を従来のｐ−ｎ接合に変わり、酸
化膜が用いられるようになってき喪。酸化膜分離は、従
来のｐ−ｎ接合分離に比べ素子の静電容量が小さい。静
電容量の減少により素子の動作スピードが向上し、半導
体装置のスイッチングが速くなっている。
化膜が用いられるようになってき喪。酸化膜分離は、従
来のｐ−ｎ接合分離に比べ素子の静電容量が小さい。静
電容量の減少により素子の動作スピードが向上し、半導
体装置のスイッチングが速くなっている。
ところで、酸化膜分離により静電容量が減少したため以
下のような問題が起きている。それは、装置内の回路の
スイッチング時に発生する電源電圧変動が従来に比べ大
金〈なったことである。
下のような問題が起きている。それは、装置内の回路の
スイッチング時に発生する電源電圧変動が従来に比べ大
金〈なったことである。
この電源電圧変動によ、す、装置のスイッチングが遅く
なっている。
なっている。
これは、従来ｐ−ｎ接合により生じていた静電容量によ
り吸収されていた電源電圧変動が、静電容量の減少によ
り吸収しきれない為に増加するのでを、る。
り吸収されていた電源電圧変動が、静電容量の減少によ
り吸収しきれない為に増加するのでを、る。
さて、上記電源電圧変動を吸収するＫは、装置の電源に
大きな静電容量を付ける必要があり、種々の案が出され
ている。
大きな静電容量を付ける必要があり、種々の案が出され
ている。
それらは、装置内部にコンデンサーを設けたり。
又は静電容量形成のためＶｃ９−ｎ接合を設けたりする
ものである。しかし、これらの案は、装置の面積を増大
させ、製造工程における収率を低下させている。また、
設計時の自由度を制限している。
ものである。しかし、これらの案は、装置の面積を増大
させ、製造工程における収率を低下させている。また、
設計時の自由度を制限している。
本発明の目的は、装置め面□積を増大させることなく、
又設計の自由性を制限することなく電源に大きな静電容
量を付けた半導体装置を提供することＫある。
又設計の自由性を制限することなく電源に大きな静電容
量を付けた半導体装置を提供することＫある。
本発明の概略は、電源用ポンディングパッド下ＶＣｐ−
ｎ接合を形成し、その接合容量を電源に付加することで
ある。
ｎ接合を形成し、その接合容量を電源に付加することで
ある。
電源用ポンディングパッドの下には、トランジスター、
ダイオードなど装置を構成する素子は形成されていない
。又、その面積は一個当たり約０．０１ｍｍ”と比較的
大きなものである。ポンディングパッド下においてｐ
−ｎ接合を形成すれば、大きな接合容量が得られる。
ダイオードなど装置を構成する素子は形成されていない
。又、その面積は一個当たり約０．０１ｍｍ”と比較的
大きなものである。ポンディングパッド下においてｐ
−ｎ接合を形成すれば、大きな接合容量が得られる。
本発明の特徴は、たとえばｎ型エピタキシャル層内にお
いて、電源用ポンディングパッド下Ｋｐ−ｎ接合を形成
し、ｎ型拡散領域が半導体装置の高い電位の電源に接続
され、又ｐｇ拡散領域が低い側の電源に接続されている
ことである。
いて、電源用ポンディングパッド下Ｋｐ−ｎ接合を形成
し、ｎ型拡散領域が半導体装置の高い電位の電源に接続
され、又ｐｇ拡散領域が低い側の電源に接続されている
ことである。
以下図面を用いて本発明の詳細な説明する。
第１図において、高い電位の電源用ボンディング、１′
。
。
パッドにおいて本発ｉを夾施し九場合の１例を示すＯ
第１図において、ｐ型半導体基板ＩＪ＝ｔｃｎ型エピタ
キシャル層２がある。エビタキクヤル層表面から電源用
ポンディングパッド設置領域およびその周辺にｎ型不純
物を選択的に拡散し、さらにｐ型不純物を選択的に拡散
するととくより、ｎ型拡散領域３およびｐ型拡散嶺域４
が形成されている。
キシャル層２がある。エビタキクヤル層表面から電源用
ポンディングパッド設置領域およびその周辺にｎ型不純
物を選択的に拡散し、さらにｐ型不純物を選択的に拡散
するととくより、ｎ型拡散領域３およびｐ型拡散嶺域４
が形成されている。
上記２つの領域の界面にて、ｐ−ｎ接合が形成されてい
る。さらに、酸化膜５を介して、電源用ポンディングパ
ッド６がアルミ等により形成されている。ポンディング
パッド６はその一端において。
る。さらに、酸化膜５を介して、電源用ポンディングパ
ッド６がアルミ等により形成されている。ポンディング
パッド６はその一端において。
上記ｎ型拡散領域と接続されている。又％ ｐ型拡散領
域４は、アルミ等の配線７により低い側め電源（図示せ
ず）に接続されている。
域４は、アルミ等の配線７により低い側め電源（図示せ
ず）に接続されている。
ここで、上述のｎ型拡散領域、ｐ型拡散領域および配線
等は特別な工程を追加せず、通常の素子形成と同時に行
ないうろことは明白である。
等は特別な工程を追加せず、通常の素子形成と同時に行
ないうろことは明白である。
以上説明したように１本発明によれば、装置の電源に大
きな容量を付加することができる。しかも、容量形成の
ために１装置面積の増加もない。
きな容量を付加することができる。しかも、容量形成の
ために１装置面積の増加もない。
第１図は本発明の実施例を示す構造図であり。
本発明を高い電位の電源用ポンディングパッドに適用し
た場合を示す。 図において、１・・・・・・ｐ型半導体基板、２・・・
・・・ｎ型エピタキシャル層、３・・・・・・ｎ型拡散
領域、４・・・・・・ｐ型拡散領域、５・・・・・・酸
化膜、６・・印・電源用ポンディングパッド、７・・・
・・・低い側の電源に接ながる配線、である。
た場合を示す。 図において、１・・・・・・ｐ型半導体基板、２・・・
・・・ｎ型エピタキシャル層、３・・・・・・ｎ型拡散
領域、４・・・・・・ｐ型拡散領域、５・・・・・・酸
化膜、６・・印・電源用ポンディングパッド、７・・・
・・・低い側の電源に接ながる配線、である。
Claims (1)
- 一導電型の半導体基体上に、逆導電型のエピタキシャル
層を成長して得られる半導体基板を用いて形成された半
導体装置において、前記逆導電型のエピタキシャル層内
で、かつ、電源用ポンディングパッド下にｐ−ｎ接合が
形成され、該ｐ−ｎ接合の一導電型の不純物領域が上記
半導体装置の電源のうち、最も低いＩＩＩＫ接続され、
逆導電型の不純物領域が高い側に接続されていることを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56192522A JPS5893367A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56192522A JPS5893367A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5893367A true JPS5893367A (ja) | 1983-06-03 |
Family
ID=16292679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56192522A Pending JPS5893367A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5893367A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02146850U (ja) * | 1989-05-12 | 1990-12-13 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4911587A (ja) * | 1972-06-01 | 1974-02-01 |
-
1981
- 1981-11-30 JP JP56192522A patent/JPS5893367A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4911587A (ja) * | 1972-06-01 | 1974-02-01 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02146850U (ja) * | 1989-05-12 | 1990-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5893367A (ja) | 半導体装置 | |
| JPS6355960A (ja) | 半導体装置 | |
| KR0127282B1 (ko) | 반도체 장치 | |
| JPH04107964A (ja) | 半導体集積回路装置 | |
| JP2940708B2 (ja) | 複合ダイオード | |
| JPH03105968A (ja) | 集積回路装置 | |
| JPH0553303B2 (ja) | ||
| JPH0247851A (ja) | 出力バッファ回路を備えた半導体集積回路装置 | |
| JPS617660A (ja) | 半導体装置 | |
| JPH03278571A (ja) | 出力バッファ | |
| JP2664911B2 (ja) | 半導体装置 | |
| JP2655595B2 (ja) | 相補型半導体集積回路装置 | |
| JPS61274343A (ja) | 半導体装置 | |
| JPS60113961A (ja) | 半導体集積回路装置 | |
| JP2642000B2 (ja) | Ｍｏｓ集積回路装置 | |
| JP2527031B2 (ja) | 半導体集積回路装置 | |
| JPS62154661A (ja) | 半導体装置 | |
| JPH0447974B2 (ja) | ||
| JPS62111474A (ja) | 半導体集積回路装置 | |
| JPH05206485A (ja) | ダイオードブリッジ装置 | |
| JPH05326568A (ja) | 化合物半導体集積回路 | |
| JPH01171262A (ja) | 半導体集積回路 | |
| JP2730174B2 (ja) | 入力保護装置 | |
| JPH0440867B2 (ja) | ||
| JPS60124838A (ja) | 半導体集積回路 |