JP2956580B2 - Ｌｓｉチップのテストパターン生成方式 - Google Patents
Ｌｓｉチップのテストパターン生成方式Info
- Publication number
- JP2956580B2 JP2956580B2 JP8115536A JP11553696A JP2956580B2 JP 2956580 B2 JP2956580 B2 JP 2956580B2 JP 8115536 A JP8115536 A JP 8115536A JP 11553696 A JP11553696 A JP 11553696A JP 2956580 B2 JP2956580 B2 JP 2956580B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- internal state
- circuit
- scan
- state value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 20
- 238000001514 detection method Methods 0.000 claims description 10
- 230000001629 suppression Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000007704 transition Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩのテストパ
ターンの作成方式に関し、特にスキャンパス回路を用い
てフリップフロップのセット信号及びリセット信号の故
障を検出するテストパターンの作成技術に関する。
ターンの作成方式に関し、特にスキャンパス回路を用い
てフリップフロップのセット信号及びリセット信号の故
障を検出するテストパターンの作成技術に関する。
【０００２】
【従来の技術】フリップフロップのセット及びリセット
機能を抑制する故障（これをセット、リセットの抑制故
障と呼ぶ）の検出において、ＬＳＩテストパターンにお
いて検出可能なパターンを用意する場合、例えば特開平
５−１２２０２２号公報に提案されるように、故障検出
用の専用回路を付加して予め故障検出を容易にしておこ
うとする手法や、専用回路を付加するなくＬＳＩの機能
動作を考慮しながら検出可能なパターンを作成するとい
った手法が従来用いられている。
機能を抑制する故障（これをセット、リセットの抑制故
障と呼ぶ）の検出において、ＬＳＩテストパターンにお
いて検出可能なパターンを用意する場合、例えば特開平
５−１２２０２２号公報に提案されるように、故障検出
用の専用回路を付加して予め故障検出を容易にしておこ
うとする手法や、専用回路を付加するなくＬＳＩの機能
動作を考慮しながら検出可能なパターンを作成するとい
った手法が従来用いられている。
【０００３】この場合、機能動作を考慮するというの
は、ＬＳＩをある状態から別の状態に遷移させる際に、
セット、リセット機能を利用して一旦初期状態としてか
ら、セット、リセットを抑制して目的の状態遷移を行う
ことで、抑制故障が発生していれば、内部状態値が異る
ため、その後、内部状態値を読み出すパターンにおいて
当該抑制故障を検出できるというものである。
は、ＬＳＩをある状態から別の状態に遷移させる際に、
セット、リセット機能を利用して一旦初期状態としてか
ら、セット、リセットを抑制して目的の状態遷移を行う
ことで、抑制故障が発生していれば、内部状態値が異る
ため、その後、内部状態値を読み出すパターンにおいて
当該抑制故障を検出できるというものである。
【０００４】また、専用回路を付加してセット、リセッ
トの抑制故障を検出する際にも、原理的には同様な手法
で行うが、専用回路を付加する手法の方が故障を検出す
るために必要なテストパターンの作成が容易になるとい
った利点がある。
トの抑制故障を検出する際にも、原理的には同様な手法
で行うが、専用回路を付加する手法の方が故障を検出す
るために必要なテストパターンの作成が容易になるとい
った利点がある。
【０００５】
【発明が解決しようとする課題】しかしながら、上記し
た、セット、リセットの抑制故障を検出するために専用
回路を付加するという従来の方式では、回路面積のオー
バヘッドが大きくなり、現実的でないという問題点を有
している。
た、セット、リセットの抑制故障を検出するために専用
回路を付加するという従来の方式では、回路面積のオー
バヘッドが大きくなり、現実的でないという問題点を有
している。
【０００６】特に、近時、論理回路規模の増加に伴いフ
リップフロップ数も増加しており、フリップフロップの
周辺に付随する制御信号ピンや附属ゲートの増加は回路
面積オーバヘッドの増加を招いている。
リップフロップ数も増加しており、フリップフロップの
周辺に付随する制御信号ピンや附属ゲートの増加は回路
面積オーバヘッドの増加を招いている。
【０００７】さらに、スキャンパス機能を備えたフリッ
プフロップにおいて、ノーマルデータ信号と、スキャン
データ信号と、セット、リセットの制御信号と、をマル
チプレクサで選択する場合において、マルチプレクサの
選択信号が多くなれば、サイズ増加に伴う信号遅延の増
大も無視できなくなってきている。なお、スキャンパス
方式とは、周知の通り、テスト時にＬＳＩ中のフリップ
フロップをシフトレジスタのように連結して（スキャン
パス）、外部端子からテスト信号（スキャンイン・デー
タ信号）を入力して組み合わせ回路の動作結果を読み出
すことによりテスト容易化を図るものである。
プフロップにおいて、ノーマルデータ信号と、スキャン
データ信号と、セット、リセットの制御信号と、をマル
チプレクサで選択する場合において、マルチプレクサの
選択信号が多くなれば、サイズ増加に伴う信号遅延の増
大も無視できなくなってきている。なお、スキャンパス
方式とは、周知の通り、テスト時にＬＳＩ中のフリップ
フロップをシフトレジスタのように連結して（スキャン
パス）、外部端子からテスト信号（スキャンイン・デー
タ信号）を入力して組み合わせ回路の動作結果を読み出
すことによりテスト容易化を図るものである。
【０００８】このため、面積オーバヘッドばかりか遅延
オーバヘッド増加といった問題も出て来るため、故障検
出専用回路を付加した効果は見込めない。
オーバヘッド増加といった問題も出て来るため、故障検
出専用回路を付加した効果は見込めない。
【０００９】次に、機能動作を考慮して当該故障を検出
する従来の方法においては、前記したように、回路の内
部状態遷移を行うことで検出するできるが、本手法にお
いても大規模化するＬＳＩのテストパターン作成におい
ては、当該故障の検出のみならず、ＬＳＩ内の故障を検
出するテストパターンを準備するために多大な工数と期
間が必要になる。
する従来の方法においては、前記したように、回路の内
部状態遷移を行うことで検出するできるが、本手法にお
いても大規模化するＬＳＩのテストパターン作成におい
ては、当該故障の検出のみならず、ＬＳＩ内の故障を検
出するテストパターンを準備するために多大な工数と期
間が必要になる。
【００１０】大規模化するＬＳＩのテストパターンの作
成を容易にするため機能動作（状態遷移）を考慮せず、
回路の接続関係に着目してテストパターンをツールで自
動作成する（ＡＴＧ）といった方法もあるが、このＡＴ
Ｇ（自動テスト生成）においては、本発明で対象として
いる、セット、リセットの抑制故障の検出を積極的に検
出することは行われていないというのが現状である。
成を容易にするため機能動作（状態遷移）を考慮せず、
回路の接続関係に着目してテストパターンをツールで自
動作成する（ＡＴＧ）といった方法もあるが、このＡＴ
Ｇ（自動テスト生成）においては、本発明で対象として
いる、セット、リセットの抑制故障の検出を積極的に検
出することは行われていないというのが現状である。
【００１１】というのは、フリップフロップのセット、
リセット抑制故障を検出するには、前記したように、一
旦セット、リセット機能を利用して初期化状態にしなけ
ればならないが、ＡＴＧにおいては、セット、リセット
信号は、もともとフリップフロップの内部状態値を破壊
しないように、予め抑制するように制御しているからで
ある。具体的には、フリップフロップのセット、リセッ
ト入力端子に対応する外部入力端子に対して、セットお
よびリセット機能が作用しないように、クランプしてい
る。
リセット抑制故障を検出するには、前記したように、一
旦セット、リセット機能を利用して初期化状態にしなけ
ればならないが、ＡＴＧにおいては、セット、リセット
信号は、もともとフリップフロップの内部状態値を破壊
しないように、予め抑制するように制御しているからで
ある。具体的には、フリップフロップのセット、リセッ
ト入力端子に対応する外部入力端子に対して、セットお
よびリセット機能が作用しないように、クランプしてい
る。
【００１２】このため、ＡＴＧで作成したテストパター
ンにおいては、セット、リセットを抑制する故障を検出
するテストパターンを作成することは困難である。
ンにおいては、セット、リセットを抑制する故障を検出
するテストパターンを作成することは困難である。
【００１３】従って、本発明は、上記事情に鑑みて為さ
れたものであって、その目的は、スキャンパステスト時
に、セット／リセット信号の故障検出を可能にして、被
試験チップの信頼性を向上させるＬＳＩテストパターン
作成方式を提供することにある。
れたものであって、その目的は、スキャンパステスト時
に、セット／リセット信号の故障検出を可能にして、被
試験チップの信頼性を向上させるＬＳＩテストパターン
作成方式を提供することにある。
【００１４】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るＬＳＩパターン作成システムは、デー
タ端子と、セット端子と、を有したフリップフロップ回
路において、チップテストモードにおいて、前記セット
端子から、回路の内部状態に拘らず、外部入力ピンから
直接内部状態値を“１”にセットし、且つセットを抑制
できる制御回路を備え、該回路を動作させて内部状態値
を“１”にセットするデータ作成手段と、スキャンパス
テスト時にセット機能が作用しないようにクランプして
フリップフロップの内部状態値を回路の内部状態に拘ら
ず任意の値にセットするスキャンセットパターン作成手
段と、スキャンパステスト時にクランプをしたまま前記
フリップフロップの内部状態値をスキャンパス回路を動
作させて取り出すスキャンアウトパターン作成手段と、
を備えている。
め、本発明に係るＬＳＩパターン作成システムは、デー
タ端子と、セット端子と、を有したフリップフロップ回
路において、チップテストモードにおいて、前記セット
端子から、回路の内部状態に拘らず、外部入力ピンから
直接内部状態値を“１”にセットし、且つセットを抑制
できる制御回路を備え、該回路を動作させて内部状態値
を“１”にセットするデータ作成手段と、スキャンパス
テスト時にセット機能が作用しないようにクランプして
フリップフロップの内部状態値を回路の内部状態に拘ら
ず任意の値にセットするスキャンセットパターン作成手
段と、スキャンパステスト時にクランプをしたまま前記
フリップフロップの内部状態値をスキャンパス回路を動
作させて取り出すスキャンアウトパターン作成手段と、
を備えている。
【００１５】本発明は、データ端子と、リセット端子
と、を有したフリップフロップ回路において、チップテ
ストモードにおいて、前記リセット端子から、回路の内
部状態に拘らず、外部入力ピンから直接内部状態値を
“０”にセットし、且つセットを抑制できる制御回路を
備え、該回路を動作させて内部状態値を“０”にセット
するデータ作成手段と、スキャンパステスト時にリセッ
ト機能が作用しないようにクランプしてフリップフロッ
プの内部状態値を回路の内部状態に拘らず任意の値にセ
ットするスキャンセットパターン作成手段と、スキャン
パステスト時にクランプをしたまま前記フリップフロッ
プの内部状態値をスキャンパス回路を動作させて取り出
すスキャンアウトパターン作成手段と、を備えている。
と、を有したフリップフロップ回路において、チップテ
ストモードにおいて、前記リセット端子から、回路の内
部状態に拘らず、外部入力ピンから直接内部状態値を
“０”にセットし、且つセットを抑制できる制御回路を
備え、該回路を動作させて内部状態値を“０”にセット
するデータ作成手段と、スキャンパステスト時にリセッ
ト機能が作用しないようにクランプしてフリップフロッ
プの内部状態値を回路の内部状態に拘らず任意の値にセ
ットするスキャンセットパターン作成手段と、スキャン
パステスト時にクランプをしたまま前記フリップフロッ
プの内部状態値をスキャンパス回路を動作させて取り出
すスキャンアウトパターン作成手段と、を備えている。
【００１６】
【発明の実施の形態】本発明は、その実施の形態におい
て、データ端子と、セット端子と、を有したフリップフ
ロップ回路のセット端子の縮退故障の検出のためのパタ
ーン生成方式において、このフリップフロップ回路の内
部状態値をスキャンテストモードを用いてスキャン入力
により論理“０”に設定し、その次にセット機能を作用
させてフリップフロップ回路の内部状態値を論理“１”
とし、次にスキャンテストモードにて、フリップフロッ
プ回路の状態値をスキャン出力することにより、セット
端子の“０”縮退故障を検出する。
て、データ端子と、セット端子と、を有したフリップフ
ロップ回路のセット端子の縮退故障の検出のためのパタ
ーン生成方式において、このフリップフロップ回路の内
部状態値をスキャンテストモードを用いてスキャン入力
により論理“０”に設定し、その次にセット機能を作用
させてフリップフロップ回路の内部状態値を論理“１”
とし、次にスキャンテストモードにて、フリップフロッ
プ回路の状態値をスキャン出力することにより、セット
端子の“０”縮退故障を検出する。
【００１７】また、データ端子と、リセット端子と、を
有したフリップフロップ回路のリセット端子の縮退故障
の検出のためのパターン生成方式において、このフリッ
プフロップ回路の内部状態値をスキャンテストモードを
用いてスキャン入力により論理“１”に設定し、その次
にリセット機能を作用させてフリップフロップ回路の内
部状態値を論理“０”とし、次にスキャンテストモード
にて、フリップフロップ回路の状態値をスキャン出力す
ることにより、リセット端子の“０”縮退故障を検出す
る。
有したフリップフロップ回路のリセット端子の縮退故障
の検出のためのパターン生成方式において、このフリッ
プフロップ回路の内部状態値をスキャンテストモードを
用いてスキャン入力により論理“１”に設定し、その次
にリセット機能を作用させてフリップフロップ回路の内
部状態値を論理“０”とし、次にスキャンテストモード
にて、フリップフロップ回路の状態値をスキャン出力す
ることにより、リセット端子の“０”縮退故障を検出す
る。
【００１８】このように、本発明によれば、セット、リ
セット機能とスキャンパステストモードのフリップフロ
ップの動作を利用したことにより、ＬＳＩチップ内部回
路の状態遷移に依存せずに、セット、リセットを抑制す
るテストデータを作成することで、当該抑制故障を検出
することができる。
セット機能とスキャンパステストモードのフリップフロ
ップの動作を利用したことにより、ＬＳＩチップ内部回
路の状態遷移に依存せずに、セット、リセットを抑制す
るテストデータを作成することで、当該抑制故障を検出
することができる。
【００１９】本発明の実施の形態をより詳細に説明すべ
く、本発明の実施例について図面を参照して以下に説明
する。図１は本発明の一実施例を説明するための図であ
り、スキャンパス回路を備えた論理回路の構成例を示し
たものである。
く、本発明の実施例について図面を参照して以下に説明
する。図１は本発明の一実施例を説明するための図であ
り、スキャンパス回路を備えた論理回路の構成例を示し
たものである。
【００２０】図１において、破線で囲んだ回路Ｆ１１，
Ｆ２１は、スキャンパスを構成するフリップフロップ回
路を示し、ノーマルデータ信号端子Ｉ１１，Ｉ２１と、
スキャンデータ信号端子Ｉ１２，Ｉ２２と、セット信号
端子Ｉ１６，Ｉ２６と、リセット端子Ｉ１５，Ｉ２５
と、フリップフロップ出力端子Ｉ１７，Ｉ２７と、をそ
れぞれ有し、ノーマルデータ信号とスキャンデータ信号
は、マルチプレクサ回路Ｍ１１，Ｍ２１によりマルチプ
レクスされ、プリミティブフリップフロップ回路ＰＦ１
１，ＰＦ２１のデータ端子Ｄ１１、Ｄ２１に入力する。
Ｆ２１は、スキャンパスを構成するフリップフロップ回
路を示し、ノーマルデータ信号端子Ｉ１１，Ｉ２１と、
スキャンデータ信号端子Ｉ１２，Ｉ２２と、セット信号
端子Ｉ１６，Ｉ２６と、リセット端子Ｉ１５，Ｉ２５
と、フリップフロップ出力端子Ｉ１７，Ｉ２７と、をそ
れぞれ有し、ノーマルデータ信号とスキャンデータ信号
は、マルチプレクサ回路Ｍ１１，Ｍ２１によりマルチプ
レクスされ、プリミティブフリップフロップ回路ＰＦ１
１，ＰＦ２１のデータ端子Ｄ１１、Ｄ２１に入力する。
【００２１】マルチプレクサ回路Ｍ１１，Ｍ２１はマル
チプレクサ制御信号端子Ｉ１３，Ｉ２３の信号値に応答
してマルチプレクス動作する。このときのフリップフロ
ップＦ１１回路の真理値表を表１に示す。
チプレクサ制御信号端子Ｉ１３，Ｉ２３の信号値に応答
してマルチプレクス動作する。このときのフリップフロ
ップＦ１１回路の真理値表を表１に示す。
【００２２】
【表１】
【００２３】マルチプレクサ制御信号端子Ｉ１３，Ｉ２
３を“１”にすると、ノーマルデータ信号端子Ｉ１１，
Ｉ２１のノーマルデータ信号を選択してプリミティブフ
リップフロップ回路ＰＦ１１，ＰＦ２１のデータ端子Ｄ
１１、Ｄ２１に供給し、スキャンクロック信号端子Ｉ１
４，Ｉ２４にクロックアクティブ信号が入力すると、プ
リミティブフリップフロップ回路ＰＦ１１，ＰＦ２１
は、データ端子Ｄ１１、Ｄ２１の信号を取り込む。この
動作が、ノーマル動作時のモードのフリップフロップの
動作となる。
３を“１”にすると、ノーマルデータ信号端子Ｉ１１，
Ｉ２１のノーマルデータ信号を選択してプリミティブフ
リップフロップ回路ＰＦ１１，ＰＦ２１のデータ端子Ｄ
１１、Ｄ２１に供給し、スキャンクロック信号端子Ｉ１
４，Ｉ２４にクロックアクティブ信号が入力すると、プ
リミティブフリップフロップ回路ＰＦ１１，ＰＦ２１
は、データ端子Ｄ１１、Ｄ２１の信号を取り込む。この
動作が、ノーマル動作時のモードのフリップフロップの
動作となる。
【００２４】マルチプレクサ制御信号端子Ｉ１３，Ｉ２
３を“０”にするとスキャンパステストモードになり、
スキャンデータ入力端子Ｉ１２，Ｉ２２のスキャンデー
タ信号を選択してプリミティブフリップフロップ回路Ｐ
Ｆ１１，ＰＦ２１のデータ端子Ｄ１１、Ｄ２１に供給
し、スキャンクロック信号端子Ｉ１４，Ｉ２４にクロッ
クアクティブ信号を入力すると、プリミティブフリップ
フロップ回路ＰＦ１１，ＰＦ２１は、スキャンデータ信
号を取り込む。
３を“０”にするとスキャンパステストモードになり、
スキャンデータ入力端子Ｉ１２，Ｉ２２のスキャンデー
タ信号を選択してプリミティブフリップフロップ回路Ｐ
Ｆ１１，ＰＦ２１のデータ端子Ｄ１１、Ｄ２１に供給
し、スキャンクロック信号端子Ｉ１４，Ｉ２４にクロッ
クアクティブ信号を入力すると、プリミティブフリップ
フロップ回路ＰＦ１１，ＰＦ２１は、スキャンデータ信
号を取り込む。
【００２５】また、セット信号端子Ｉ１６，Ｉ２６を
“１”にすると、上記モードに拘らず、またクロックア
クティブ信号に拘らずプリミティブフリップフロップ回
路ＰＦ１１，ＰＦ２１の内部状態値を強制的に“１”に
設定する。
“１”にすると、上記モードに拘らず、またクロックア
クティブ信号に拘らずプリミティブフリップフロップ回
路ＰＦ１１，ＰＦ２１の内部状態値を強制的に“１”に
設定する。
【００２６】さらに、リセット信号端子Ｉ１５，Ｉ２５
を“１”にすると、上記モードに拘らず、またクロック
アクティブ信号に拘らずプリミティブフリップフロップ
回路ＰＦ１１，ＰＦ２１の内部状態値を強制的に“０”
に設定する。ただし、セット信号端子とリセット信号端
子の両信号を共に“１”にすることは使用禁止とする。
を“１”にすると、上記モードに拘らず、またクロック
アクティブ信号に拘らずプリミティブフリップフロップ
回路ＰＦ１１，ＰＦ２１の内部状態値を強制的に“０”
に設定する。ただし、セット信号端子とリセット信号端
子の両信号を共に“１”にすることは使用禁止とする。
【００２７】かかる構成のフリップフロップにおいて、
セットの抑制故障の検出パターン作成方式について説明
する。
セットの抑制故障の検出パターン作成方式について説明
する。
【００２８】図１に示したセット信号端子Ｉ１６，Ｉ２
６の“０”縮退故障を検出するためには、図２に示すよ
うなテストパターンが生成される。その手順について説
明する。なお、図２はテストパターンの一例を示したも
のであり、横方向に端子名Ｈ１１〜Ｈ１５、およびプリ
ミティブフリップフロップＰＦ１１、ＰＦ２１の状態、
出力端子Ｎ１１、縦軸は各時刻におけるパターン（端子
名Ｈ１１〜Ｈ１５は印加パターン）、ＰＦ１１、ＰＦ２
１、Ｎ１１については期待値パターンを示している。
６の“０”縮退故障を検出するためには、図２に示すよ
うなテストパターンが生成される。その手順について説
明する。なお、図２はテストパターンの一例を示したも
のであり、横方向に端子名Ｈ１１〜Ｈ１５、およびプリ
ミティブフリップフロップＰＦ１１、ＰＦ２１の状態、
出力端子Ｎ１１、縦軸は各時刻におけるパターン（端子
名Ｈ１１〜Ｈ１５は印加パターン）、ＰＦ１１、ＰＦ２
１、Ｎ１１については期待値パターンを示している。
【００２９】フリップフロップ回路Ｆ１１，Ｆ２１の内
部状態値を“０”とするには、スキャンテストモードを
使って行う。
部状態値を“０”とするには、スキャンテストモードを
使って行う。
【００３０】すなわち、セット信号端子Ｉ１６，Ｉ２６
を“０”にしてセット機能を抑制しかつ、リセット信号
端子Ｉ１５，Ｉ２５を“０”にしてリセット機能を抑制
し、スキャンテストモードにてスキャンデータ入力外部
端子Ｈ１２を“０”としてスキャンインする。
を“０”にしてセット機能を抑制しかつ、リセット信号
端子Ｉ１５，Ｉ２５を“０”にしてリセット機能を抑制
し、スキャンテストモードにてスキャンデータ入力外部
端子Ｈ１２を“０”としてスキャンインする。
【００３１】スキャンイン終了後は、プリミティブフリ
ップフロップ回路ＰＦ１１，ＰＦ２１には、データ
“０”がセットされている（図２の時刻１参照）。
ップフロップ回路ＰＦ１１，ＰＦ２１には、データ
“０”がセットされている（図２の時刻１参照）。
【００３２】次に、セット機能を作用させて内部状態値
を“１”にするテストパターンを作成する（図２の時刻
２参照）。具体的には、端子Ｈ１１を“１”として、セ
ット信号端子Ｉ１６，Ｉ２６を“１”とする。
を“１”にするテストパターンを作成する（図２の時刻
２参照）。具体的には、端子Ｈ１１を“１”として、セ
ット信号端子Ｉ１６，Ｉ２６を“１”とする。
【００３３】セット機能を抑制する故障、すなわちセッ
ト信号端子Ｉ１６，Ｉ２６の“０”縮退故障があれば、
スキャンインしたデータ“０”が破壊されずに、プリミ
ティブフリップフロップＰＦ１、ＰＦ２の状態値は
“０”のままである。
ト信号端子Ｉ１６，Ｉ２６の“０”縮退故障があれば、
スキャンインしたデータ“０”が破壊されずに、プリミ
ティブフリップフロップＰＦ１、ＰＦ２の状態値は
“０”のままである。
【００３４】そこで、次にスキャンテストモードにし
て、プリミティブフリップフロップ回路ＰＦ１１，ＰＦ
２１の状態値をスキャンアウトすることにより当該故障
を検出することができる（図２の時刻３参照）。
て、プリミティブフリップフロップ回路ＰＦ１１，ＰＦ
２１の状態値をスキャンアウトすることにより当該故障
を検出することができる（図２の時刻３参照）。
【００３５】次に、本発明の第２の実施例に係るリセッ
ト抑制故障の検出パターン生成方式について説明する。
ト抑制故障の検出パターン生成方式について説明する。
【００３６】本実施例では、図１において、リセット信
号端子Ｉ１５，Ｉ２５の“０”縮退故障を検出するため
には、図３に示すようなテストパターンが生成される。
その手順について説明する。
号端子Ｉ１５，Ｉ２５の“０”縮退故障を検出するため
には、図３に示すようなテストパターンが生成される。
その手順について説明する。
【００３７】プリミティブフリップフロップ回路ＰＦ１
１，ＰＦ２１の内部状態値を“１”とするため、セット
信号端子Ｉ１５，Ｉ２５（端子Ｈ１１）を“０”にして
セット機能を抑制し、且つリセット信号端子Ｉ１５，Ｉ
２５（端子Ｈ１５）を“０”にしてリセット機能を抑制
し、スキャンテストモードにてスキャンデータ入力外部
端子Ｈ１２を“１”にしてスキャンインする。
１，ＰＦ２１の内部状態値を“１”とするため、セット
信号端子Ｉ１５，Ｉ２５（端子Ｈ１１）を“０”にして
セット機能を抑制し、且つリセット信号端子Ｉ１５，Ｉ
２５（端子Ｈ１５）を“０”にしてリセット機能を抑制
し、スキャンテストモードにてスキャンデータ入力外部
端子Ｈ１２を“１”にしてスキャンインする。
【００３８】スキャンイン終了時はプリミティブフリッ
プフロップＦ１２，Ｆ２１の内部状態値は“１”になる
（図３の時刻１参照）。
プフロップＦ１２，Ｆ２１の内部状態値は“１”になる
（図３の時刻１参照）。
【００３９】次に、セット信号端子Ｉ１５，Ｉ２５はそ
のままにしておき、リセット信号端子Ｉ１５，Ｉ２５
（端子Ｈ１５）を“１”としてリセット機能を作用させ
ると、プリミティブフリップフロップ回路ＰＦ１１，Ｐ
Ｆ２１の内部状態値は“０”に遷移する（図３の時刻２
参照）。
のままにしておき、リセット信号端子Ｉ１５，Ｉ２５
（端子Ｈ１５）を“１”としてリセット機能を作用させ
ると、プリミティブフリップフロップ回路ＰＦ１１，Ｐ
Ｆ２１の内部状態値は“０”に遷移する（図３の時刻２
参照）。
【００４０】この際、リセット機能を抑制する故障、す
なわち、リセット信号端子Ｉ１５，Ｉ２５に“０”縮退
故障があれば、プリミティブフリップフロップ回路ＰＦ
１１，ＰＦ２１の内部状態値は“０”に遷移することが
できないため、当該プリミティブフリップフロップ回路
ＰＦ１１，ＰＦ２１の内部状態値をスキャンアウトする
ことによりリセット抑制故障の検出が可能になる（図３
の時刻３参照）。
なわち、リセット信号端子Ｉ１５，Ｉ２５に“０”縮退
故障があれば、プリミティブフリップフロップ回路ＰＦ
１１，ＰＦ２１の内部状態値は“０”に遷移することが
できないため、当該プリミティブフリップフロップ回路
ＰＦ１１，ＰＦ２１の内部状態値をスキャンアウトする
ことによりリセット抑制故障の検出が可能になる（図３
の時刻３参照）。
【００４１】
【発明の効果】以上説明したように、本発明によれば、
スキャンパスを構成するフリップフロップが有している
セット、リセット機能の故障に対して、当該故障抑制す
る検出するためのハードウェアの追加なしに故障を検出
するパターンの生成が容易にできるため、回路オーバヘ
ッドや遅延オーバヘッドを抑え、且つ被試験組合せ回路
の故障検出率を容易に向上することができるという効果
を有する。
スキャンパスを構成するフリップフロップが有している
セット、リセット機能の故障に対して、当該故障抑制す
る検出するためのハードウェアの追加なしに故障を検出
するパターンの生成が容易にできるため、回路オーバヘ
ッドや遅延オーバヘッドを抑え、且つ被試験組合せ回路
の故障検出率を容易に向上することができるという効果
を有する。
【図１】本発明の実施例を説明するための論理回路図で
ある。
ある。
【図２】本発明の実施例を説明するための図であり、テ
ストパターンを模式的に示す図である。
ストパターンを模式的に示す図である。
【図３】本発明の実施例を説明するための図であり、テ
ストパターンを模式的に示す図である。
ストパターンを模式的に示す図である。
Ｌ１ 組合せ回路 Ｆ１１，Ｆ１２ スキャンパス構成用フリップフロップ
回路 Ｈ１１ セット信号入力外部端子 Ｈ１２ スキャンデータ入力外部端子 Ｈ１３ スキャンパステストモード制御信号外部端子 Ｈ１４ スキャンクロック信号外部端子 Ｈ１５ リセット信号外部端子 Ｎ１１ スキャンアウト外部端子 Ｉ１１，Ｉ２１ ノーマルデータ信号端子 Ｉ１２，Ｉ２２ スキャンデータ信号端子 Ｉ１３，Ｉ２３ マルチプレクサ制御信号端子 Ｉ１４，Ｉ２４ スキャンクロック信号端子 Ｉ１５，Ｉ２５ リセット信号端子 Ｉ１６，Ｉ２６ セット信号端子 Ｉ１７，Ｉ２７ フリップフロップ出力信号端子 ＰＦ１１，ＰＦ２１ プリミティブフリップフロップ回
路 Ｍ１１，Ｍ２１ マルチプレクサ回路
回路 Ｈ１１ セット信号入力外部端子 Ｈ１２ スキャンデータ入力外部端子 Ｈ１３ スキャンパステストモード制御信号外部端子 Ｈ１４ スキャンクロック信号外部端子 Ｈ１５ リセット信号外部端子 Ｎ１１ スキャンアウト外部端子 Ｉ１１，Ｉ２１ ノーマルデータ信号端子 Ｉ１２，Ｉ２２ スキャンデータ信号端子 Ｉ１３，Ｉ２３ マルチプレクサ制御信号端子 Ｉ１４，Ｉ２４ スキャンクロック信号端子 Ｉ１５，Ｉ２５ リセット信号端子 Ｉ１６，Ｉ２６ セット信号端子 Ｉ１７，Ｉ２７ フリップフロップ出力信号端子 ＰＦ１１，ＰＦ２１ プリミティブフリップフロップ回
路 Ｍ１１，Ｍ２１ マルチプレクサ回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G01R 31/28 G01R 31/3183 G06F 11/22
Claims (4)
- 【請求項１】データ端子と、セット端子と、を有したフ
リップフロップ回路において、 チップテストモードにおいて、前記セット端子から、回
路の内部状態に拘らず、外部入力ピンから直接内部状態
値を“１”にセットし、且つセットを抑制できる制御回
路を備え、 該回路を動作させて内部状態値を“１”にセットするデ
ータ作成手段と、 スキャンパステスト時にセット機能が作用しないように
クランプしてフリップフロップの内部状態値を回路の内
部状態に拘らず任意の値にセットするスキャンセットパ
ターン作成手段と、 スキャンパステスト時にクランプをしたまま前記フリッ
プフロップの内部状態値をスキャンパス回路を動作させ
て取り出すスキャンアウトパターン作成手段と、 を備えたことを特徴とするＬＳＩテストパターン作成方
式。 - 【請求項２】データ端子と、リセット端子と、を有した
フリップフロップ回路において、 チップテストモードにおいて、前記リセット端子から、
回路の内部状態に拘らず、外部入力ピンから直接内部状
態値を“０”にセットし、且つセットを抑制できる制御
回路を備え、 該回路を動作させて内部状態値を“０”にセットするデ
ータ作成手段と、 スキャンパステスト時にリセット機能が作用しないよう
にクランプしてフリップフロップの内部状態値を回路の
内部状態に拘らず任意の値にセットするスキャンセット
パターン作成手段と、 スキャンパステスト時にクランプをしたまま前記フリッ
プフロップの内部状態値をスキャンパス回路を動作させ
て取り出すスキャンアウトパターン作成手段と、を備え
たことを特徴とするＬＳＩテストパターン作成方式。 - 【請求項３】内部状態値を論理“１”にセットするため
のセット端子を有し、且つスキャンパス機能を有するフ
リップフロップ回路の該セット端子の縮退故障の検出の
ためのパターン作成方式において、セット機能が作用しないようにして 前記フリップフロッ
プ回路の内部状態値をスキャンテストモードを用いてス
キャン入力により論理“０”に設定し、 次にセット機能を活性化させて前記フリップフロップ回
路の内部状態値を論理“１”とし、 次にスキャンテストモードにて前記フリップフロップ回
路の状態値をスキャン出力することにより前記セット端
子の故障を検出する、 ことを特徴とするＬＳＩテストパターン作成方式。 - 【請求項４】内部状態値を論理“０”にリセットするた
めのリセット端子を有し、且つスキャンパス機能を有す
るフリップフロップ回路のリセット端子の縮退故障の検
出のためのパターン作成方式において、リセット機能が作用しないようにして 前記フリップフロ
ップ回路の内部状態値をスキャンテストモードを用いて
スキャン入力により論理“１”に設定し、 次にリセット機能を活性化させて前記フリップフロップ
回路の内部状態値を論理“０”とし、 次にスキャンテストモードにて前記フリップフロップ回
路の状態値をスキャン出力することにより前記リセット
端子の故障を検出する、 ことを特徴とするＬＳＩテストパターン作成方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8115536A JP2956580B2 (ja) | 1996-04-12 | 1996-04-12 | Ｌｓｉチップのテストパターン生成方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8115536A JP2956580B2 (ja) | 1996-04-12 | 1996-04-12 | Ｌｓｉチップのテストパターン生成方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09281193A JPH09281193A (ja) | 1997-10-31 |
| JP2956580B2 true JP2956580B2 (ja) | 1999-10-04 |
Family
ID=14664969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8115536A Expired - Fee Related JP2956580B2 (ja) | 1996-04-12 | 1996-04-12 | Ｌｓｉチップのテストパターン生成方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2956580B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016180636A (ja) * | 2015-03-24 | 2016-10-13 | 日本電気株式会社 | 非同期リセット回路テスト装置、非同期リセット回路テスト方法、及び、プログラム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06230075A (ja) * | 1993-02-05 | 1994-08-19 | Fujitsu Ltd | シリアルスキャンチェーンにおける不良フリップフロップの検出方法 |
-
1996
- 1996-04-12 JP JP8115536A patent/JP2956580B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09281193A (ja) | 1997-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chakraborty et al. | Delay fault models and test generation for random logic sequential circuits | |
| US6536008B1 (en) | Fault insertion method, boundary scan cells, and integrated circuit for use therewith | |
| JP2003332443A (ja) | 半導体集積回路とその設計支援装置およびテスト方法 | |
| JPH0249014B2 (ja) | ||
| JP2009522571A (ja) | Ｉｃテスト方法及び装置 | |
| US20130275824A1 (en) | Scan-based capture and shift of interface functional signal values in conjunction with built-in self-test | |
| CN114113819A (zh) | 电子器件及对应的自测试方法 | |
| JP3996055B2 (ja) | 内部中間スキャンテスト故障をデバッグするテストアクセスポート（ｔａｐ）コントローラシステムおよび方法 | |
| CN101846724B (zh) | 用于诊断集成电路的方法和装置 | |
| US8775882B2 (en) | Testing circuits | |
| US20050204239A1 (en) | Method for testing semiconductor integrated circuit | |
| JPH0440113A (ja) | フリップフロップ回路及び半導体集積回路 | |
| JP2001042012A (ja) | テストパターン生成装置、ループ切断方法、伝播経路切断方法、遅延故障検出方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
| JP3257425B2 (ja) | テスト回路及びテスト方法 | |
| US7500165B2 (en) | Systems and methods for controlling clock signals during scan testing integrated circuits | |
| US6757856B2 (en) | Apparatus and method for hardware-assisted diagnosis of broken logic-test shift-registers | |
| JPH0664125B2 (ja) | スプリアス信号の自動的抑制を伴う回路内検査方法 | |
| JPH09281193A (ja) | Ｌｓｉチップのテストパターン生成方式 | |
| KR100694315B1 (ko) | 다중 시스템 클럭 및 이종 코어를 포함하는 시스템 온 칩용연결선 지연 고장 테스트 제어기 | |
| JPH05119122A (ja) | スキヤン回路のテストパターン生成方法 | |
| US20030149924A1 (en) | Method and apparatus for detecting faults on integrated circuits | |
| Nadeau-Dostie et al. | A new hardware fault insertion scheme for system diagnostics verification | |
| JP3328160B2 (ja) | 論理集積回路のテスト装置 | |
| JP3112892B2 (ja) | スキャンテスト方法及びスキャンテスト装置 | |
| JP2005024359A (ja) | 自己診断型論理回路及びその動的故障テスト方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990622 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070723 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |