JP2956833B2 - 多結晶シリコン膜の評価方法 - Google Patents
多結晶シリコン膜の評価方法Info
- Publication number
- JP2956833B2 JP2956833B2 JP9034921A JP3492197A JP2956833B2 JP 2956833 B2 JP2956833 B2 JP 2956833B2 JP 9034921 A JP9034921 A JP 9034921A JP 3492197 A JP3492197 A JP 3492197A JP 2956833 B2 JP2956833 B2 JP 2956833B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon film
- film
- diffusion layer
- evaluating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
- G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
- G01N27/04—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
- G01N27/041—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance of a solid body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
- H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
- H10P74/207—Electrical properties, e.g. testing or measuring of resistance, deep levels or capacitance-voltage characteristics
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＰＣＶＤ法等に
より形成された多結晶シリコン膜の膜質の評価方法に関
する。
より形成された多結晶シリコン膜の膜質の評価方法に関
する。
【０００２】
【従来の技術】従来、多結晶シリコン膜の膜質を評価す
る簡単な方法がなかったため、半導体装置製造工程にお
いてインラインにて多結晶シリコン膜の膜質を評価する
ことは行われてこなかった。しかし、多結晶シリコン膜
の膜質が半導体装置の特性に大きな影響を及ぼすことは
広く知られている。例えば、バイポーラトランジスタの
製造工程においては、ベース領域上に例えばｎ型の多結
晶シリコン膜を形成し熱処理を行ってｎ型のエミッタ拡
散層を形成することが行われているが、多結晶シリコン
の粒径や基板との界面状態等が異なると不純物の拡散速
度が異なるため、エミッタ拡散層の接合深さが異なって
形成され、これに伴ってベース幅（高さ）が異なって形
成される。
る簡単な方法がなかったため、半導体装置製造工程にお
いてインラインにて多結晶シリコン膜の膜質を評価する
ことは行われてこなかった。しかし、多結晶シリコン膜
の膜質が半導体装置の特性に大きな影響を及ぼすことは
広く知られている。例えば、バイポーラトランジスタの
製造工程においては、ベース領域上に例えばｎ型の多結
晶シリコン膜を形成し熱処理を行ってｎ型のエミッタ拡
散層を形成することが行われているが、多結晶シリコン
の粒径や基板との界面状態等が異なると不純物の拡散速
度が異なるため、エミッタ拡散層の接合深さが異なって
形成され、これに伴ってベース幅（高さ）が異なって形
成される。
【０００３】従来、デバイスを製造しそのデバイスの特
性を評価することにより、間接的にそのデバイスを製造
するために用いられた多結晶シリコン膜の評価を行って
きた。この評価方法について、バイポーラトランジスタ
を例に挙げて図４を参照して説明する。まず、図４
（ａ）に示すように、ｐ型シリコン基板１１上にフォト
リソグラフィ法および熱拡散法等を適用して、ｎ+ 型埋
込層１２を形成し、減圧エピタキシャル成長法等により
ｎ型エピタキシャル層１３を成長させる。次に、図４
（ｂ）に示すように、フォトリソグラフィ法およびイオ
ン注入法等を適用してベース拡散層１４を形成し、同様
に、フォトリソグラフィ法およびイオン注入法等を適用
してコレクタ引き出し拡散層１５を形成した後、その上
にＣＶＤ法等によりシリコン酸化膜１６を成長させ、そ
して、エミッタ領域形成領域に、フォトリソグラフィ法
およびドライまたはウェットエッチング法によりエミッ
タ開口１７を形成する。続いて、図４（ｃ）に示すよう
に、ＬＰＣＶＤ法により多結晶シリコン膜１８を成長さ
せ、ｎ型不純物例えばヒ素（Ａｓ）を全面にイオン注入
する。
性を評価することにより、間接的にそのデバイスを製造
するために用いられた多結晶シリコン膜の評価を行って
きた。この評価方法について、バイポーラトランジスタ
を例に挙げて図４を参照して説明する。まず、図４
（ａ）に示すように、ｐ型シリコン基板１１上にフォト
リソグラフィ法および熱拡散法等を適用して、ｎ+ 型埋
込層１２を形成し、減圧エピタキシャル成長法等により
ｎ型エピタキシャル層１３を成長させる。次に、図４
（ｂ）に示すように、フォトリソグラフィ法およびイオ
ン注入法等を適用してベース拡散層１４を形成し、同様
に、フォトリソグラフィ法およびイオン注入法等を適用
してコレクタ引き出し拡散層１５を形成した後、その上
にＣＶＤ法等によりシリコン酸化膜１６を成長させ、そ
して、エミッタ領域形成領域に、フォトリソグラフィ法
およびドライまたはウェットエッチング法によりエミッ
タ開口１７を形成する。続いて、図４（ｃ）に示すよう
に、ＬＰＣＶＤ法により多結晶シリコン膜１８を成長さ
せ、ｎ型不純物例えばヒ素（Ａｓ）を全面にイオン注入
する。
【０００４】次に、図４（ｄ）に示すように、フォトリ
ソグラフィ法およびドライエッチング法により多結晶シ
リコン膜１８をエミッタ開口１７を覆うようにパターニ
ングし、その上にトランジスタと配線を絶縁するために
シリコン酸化膜等からなる層間絶縁膜１９をＣＶＤ法に
より成長させる。その後、９００℃前後の熱処理を行な
い、エミッタ開口１７部の多結晶シリコン膜１８中のＡ
ｓをベース拡散層１４中に拡散させ、エミッタ拡散層２
０を形成する。最後に、図４（ｅ）に示すように、べ−
ス拡散層１４、エミッタ拡散層２０、コレクタ引き出し
拡散層１５の上部にフォトリソグラフィ法およびドライ
またはウェットエッチング法により電極用のコンタクト
開口を形成した後、アルミ等の電極材料をスパッタ法に
より形成し、フォトリソグラフィ法およびドライエッチ
ング法によりパターニングして、ベース電極２１、エミ
ッタ電極２２、コレクタ電極２３を形成する。
ソグラフィ法およびドライエッチング法により多結晶シ
リコン膜１８をエミッタ開口１７を覆うようにパターニ
ングし、その上にトランジスタと配線を絶縁するために
シリコン酸化膜等からなる層間絶縁膜１９をＣＶＤ法に
より成長させる。その後、９００℃前後の熱処理を行な
い、エミッタ開口１７部の多結晶シリコン膜１８中のＡ
ｓをベース拡散層１４中に拡散させ、エミッタ拡散層２
０を形成する。最後に、図４（ｅ）に示すように、べ−
ス拡散層１４、エミッタ拡散層２０、コレクタ引き出し
拡散層１５の上部にフォトリソグラフィ法およびドライ
またはウェットエッチング法により電極用のコンタクト
開口を形成した後、アルミ等の電極材料をスパッタ法に
より形成し、フォトリソグラフィ法およびドライエッチ
ング法によりパターニングして、ベース電極２１、エミ
ッタ電極２２、コレクタ電極２３を形成する。
【０００５】そして、エミッタ電極２２をアース電位、
ベース電極２１、コレクタ電極２３をプラス電位につな
ぎ、コレクタ電極１９に流れる電流をべ−ス電極１８に
流れる電流で割った数値（電流増幅率＝ｈＦＥ）を求
め、そのトランジスタの特性を測定する。ここで、ｈＦ
Ｅが所定の範囲内に入っている場合には、多結晶シリコ
ン膜が正常な状態に形成されているものと判断される。
そうでない場合には、多結晶シリコン膜の膜質に問題が
あることが推定され、その膜質についての評価が行わ
れ、その対策が立てられる。膜質の評価には、透過型電
子顕微鏡（ＴＥＭ）が用いられる場合が多い。すなわ
ち、多結晶シリコン膜を薄く切り出して、透過型電子顕
微鏡に装着し、その結晶構造を観察する。
ベース電極２１、コレクタ電極２３をプラス電位につな
ぎ、コレクタ電極１９に流れる電流をべ−ス電極１８に
流れる電流で割った数値（電流増幅率＝ｈＦＥ）を求
め、そのトランジスタの特性を測定する。ここで、ｈＦ
Ｅが所定の範囲内に入っている場合には、多結晶シリコ
ン膜が正常な状態に形成されているものと判断される。
そうでない場合には、多結晶シリコン膜の膜質に問題が
あることが推定され、その膜質についての評価が行わ
れ、その対策が立てられる。膜質の評価には、透過型電
子顕微鏡（ＴＥＭ）が用いられる場合が多い。すなわ
ち、多結晶シリコン膜を薄く切り出して、透過型電子顕
微鏡に装着し、その結晶構造を観察する。
【０００６】
【発明が解決しようとする課題】デバイスを製造しその
特性を測定することによって多結晶シリコン膜を評価す
る方法では、デバイスの製作工程が全て完了しなければ
ならないため、膜質の評価ができるまでに時間がかか
り、またデバイスの特性は多結晶シリコンの膜質以外の
要因によっても変化するため、正確な評価を行うことは
困難であった。また、透過型電子顕微鏡で多結晶シリコ
ン膜の膜質を評価する場合、その試料作成が非常に面倒
で工数がかかり、粒径の観察までに時間がかかる。ま
た、観察結果と実際のデバイス特性との相関が分かりづ
らく、さらに、多結晶シリコンとシリコン基板との界面
状態をも含めた総合的な多結晶シリコンに関する評価を
行うことができなかった。従って、本発明の解決すべき
課題は、多結晶シリコン膜の膜質を製造ラインレベルで
しかも短時間で評価・判定しうるようにし、多結晶シリ
コン膜に起因する半導体装置の不良発生を防止できるよ
うにすることである。
特性を測定することによって多結晶シリコン膜を評価す
る方法では、デバイスの製作工程が全て完了しなければ
ならないため、膜質の評価ができるまでに時間がかか
り、またデバイスの特性は多結晶シリコンの膜質以外の
要因によっても変化するため、正確な評価を行うことは
困難であった。また、透過型電子顕微鏡で多結晶シリコ
ン膜の膜質を評価する場合、その試料作成が非常に面倒
で工数がかかり、粒径の観察までに時間がかかる。ま
た、観察結果と実際のデバイス特性との相関が分かりづ
らく、さらに、多結晶シリコンとシリコン基板との界面
状態をも含めた総合的な多結晶シリコンに関する評価を
行うことができなかった。従って、本発明の解決すべき
課題は、多結晶シリコン膜の膜質を製造ラインレベルで
しかも短時間で評価・判定しうるようにし、多結晶シリ
コン膜に起因する半導体装置の不良発生を防止できるよ
うにすることである。
【０００７】
【課題を解決するための手段】上述した本発明の課題
は、シリコン基板上に不純物のドープされた多結晶シリ
コンを形成し、熱処理によってシリコン基板表面に拡散
層を形成した後、その拡散層の特性により多結晶シリコ
ン膜の膜質を評価するようにすることによって解決する
ことができる。
は、シリコン基板上に不純物のドープされた多結晶シリ
コンを形成し、熱処理によってシリコン基板表面に拡散
層を形成した後、その拡散層の特性により多結晶シリコ
ン膜の膜質を評価するようにすることによって解決する
ことができる。
【０００８】
【発明の実施の形態】本発明による多結晶シリコン膜の
評価方法は、（１）シリコン基板上に絶縁膜を形成し、
該絶縁膜に開口を形成する過程と、（２）全面に多結晶
シリコン膜を堆積する過程と、（３）多結晶シリコン膜
に不純物をドープし熱処理を行って前記開口部の多結晶
シリコン膜を介してシリコン基板の表面領域内に拡散層
を形成する過程と、（４）前過程により形成された拡散
層に関して評価を行う過程と、を含み、これにより前記
多結晶シリコン膜の膜質を評価することを特徴としてい
る。
評価方法は、（１）シリコン基板上に絶縁膜を形成し、
該絶縁膜に開口を形成する過程と、（２）全面に多結晶
シリコン膜を堆積する過程と、（３）多結晶シリコン膜
に不純物をドープし熱処理を行って前記開口部の多結晶
シリコン膜を介してシリコン基板の表面領域内に拡散層
を形成する過程と、（４）前過程により形成された拡散
層に関して評価を行う過程と、を含み、これにより前記
多結晶シリコン膜の膜質を評価することを特徴としてい
る。
【０００９】そして、好ましくは、前記第（３）の過程
の後、前記多結晶シリコン膜をパターニングして前記拡
散層に接する一対の電極を形成し、前記第（４）の過程
においては前記一対の電極を利用して前記拡散層の抵抗
を測定するか、若しくは、前記第（１）の過程において
は一対の開口を形成し前記第（３）の過程の後前記多結
晶シリコンをパターニングして各拡散層に接する一対の
電極を形成し、前記第（４）の過程においては前記拡散
層間の耐圧を測定する。そして、本発明による評価方法
は、モニタウェハを用いて実施することもできるが、製
品チップの形成されるウェハ上において行うこともでき
る。後者の場合、前記第（１）の過程乃至前記第（５）
の過程は、製品チップの製造工程を兼ねており、製品チ
ップ上若しくはスクライブ線上に前記開口が形成され
る。
の後、前記多結晶シリコン膜をパターニングして前記拡
散層に接する一対の電極を形成し、前記第（４）の過程
においては前記一対の電極を利用して前記拡散層の抵抗
を測定するか、若しくは、前記第（１）の過程において
は一対の開口を形成し前記第（３）の過程の後前記多結
晶シリコンをパターニングして各拡散層に接する一対の
電極を形成し、前記第（４）の過程においては前記拡散
層間の耐圧を測定する。そして、本発明による評価方法
は、モニタウェハを用いて実施することもできるが、製
品チップの形成されるウェハ上において行うこともでき
る。後者の場合、前記第（１）の過程乃至前記第（５）
の過程は、製品チップの製造工程を兼ねており、製品チ
ップ上若しくはスクライブ線上に前記開口が形成され
る。
【００１０】［作用］本発明の多結晶シリコン膜の評価
方法では、多結晶シリコン膜の結晶粒径、下層膜との界
面状態により同じ熱処理条件でも多結晶シリコン膜中の
不純物の拡散速度に差がでることを利用している。すな
わち、下層膜であるシリコン基板中に部分的に不純物を
拡散させ、その部分の拡散抵抗、耐圧などを測定するこ
とにより拡散層の状態について認識することができ、こ
れに基づいてその多結晶シリコン膜の膜質を評価するこ
とができる。
方法では、多結晶シリコン膜の結晶粒径、下層膜との界
面状態により同じ熱処理条件でも多結晶シリコン膜中の
不純物の拡散速度に差がでることを利用している。すな
わち、下層膜であるシリコン基板中に部分的に不純物を
拡散させ、その部分の拡散抵抗、耐圧などを測定するこ
とにより拡散層の状態について認識することができ、こ
れに基づいてその多結晶シリコン膜の膜質を評価するこ
とができる。
【００１１】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。［第１の実施例］図１（ａ）〜（ｄ）は、
本発明の第１の実施例を説明するための工程順の断面図
である。まず、図１（ａ）に示すように、ｐ型シリコン
基板１上に熱酸化法またはＣＶＤ法によりシリコン酸化
膜２を形成し、フォトリソグラフィ法により２つの開口
を有するフォトレジスト膜３を形成する。次に、図１
（ｂ）に示すように、ウェットまたはドライエッチング
法によりシリコン酸化膜２を選択的にエッチングして隣
接した２つ開口部を設けた後、フォトレジスト膜３を除
去する。その後、多結晶シリコン膜４を成長させ、イオ
ン注入法によりｎ型不純物例えばヒ素を多結晶シリコン
膜４中に導入する。使用するシリコン基板がｎ型の場合
は、ボロンなどの不純物を用いる。この後、図１（ｃ）
に示すように、熱処理により多結晶シリコン膜４中の不
純物をシリコン基板１中へ拡散させ拡散層５を形成す
る。イオン注入条件、熱処理条件を一定に保てば、ｐ型
シリコン基板１への不純物の拡散のされ方は、多結晶シ
リコン膜４の膜質および多結晶シリコン膜４とシリコン
基板１の界面状態に左右されることになる。
て説明する。［第１の実施例］図１（ａ）〜（ｄ）は、
本発明の第１の実施例を説明するための工程順の断面図
である。まず、図１（ａ）に示すように、ｐ型シリコン
基板１上に熱酸化法またはＣＶＤ法によりシリコン酸化
膜２を形成し、フォトリソグラフィ法により２つの開口
を有するフォトレジスト膜３を形成する。次に、図１
（ｂ）に示すように、ウェットまたはドライエッチング
法によりシリコン酸化膜２を選択的にエッチングして隣
接した２つ開口部を設けた後、フォトレジスト膜３を除
去する。その後、多結晶シリコン膜４を成長させ、イオ
ン注入法によりｎ型不純物例えばヒ素を多結晶シリコン
膜４中に導入する。使用するシリコン基板がｎ型の場合
は、ボロンなどの不純物を用いる。この後、図１（ｃ）
に示すように、熱処理により多結晶シリコン膜４中の不
純物をシリコン基板１中へ拡散させ拡散層５を形成す
る。イオン注入条件、熱処理条件を一定に保てば、ｐ型
シリコン基板１への不純物の拡散のされ方は、多結晶シ
リコン膜４の膜質および多結晶シリコン膜４とシリコン
基板１の界面状態に左右されることになる。
【００１２】次いで、図１（ｄ）に示すように、フォト
リソグラフィ法およびドライエッチング法等により多結
晶シリコン膜４をパターニングして多結晶シリコン電極
４ａを形成する。図１（ｄ）の平面図を図１（ｅ）に示
す。そして、２つの電極４ａ、４ａ間に電圧を印加して
耐圧を測定する。耐圧は、多結晶シリコン膜４の膜質お
よび多結晶シリコン膜４とｐ型シリコン基板１の界面状
態によって変化する拡散層５の広がりに応じ変化する。
この耐圧と多結晶シリコン膜４の成長条件、結晶粒径等
の相関をとれば、本発明の測定を行うだけで、多結晶シ
リコン膜の膜質と界面状態とを評価することができる。
リソグラフィ法およびドライエッチング法等により多結
晶シリコン膜４をパターニングして多結晶シリコン電極
４ａを形成する。図１（ｄ）の平面図を図１（ｅ）に示
す。そして、２つの電極４ａ、４ａ間に電圧を印加して
耐圧を測定する。耐圧は、多結晶シリコン膜４の膜質お
よび多結晶シリコン膜４とｐ型シリコン基板１の界面状
態によって変化する拡散層５の広がりに応じ変化する。
この耐圧と多結晶シリコン膜４の成長条件、結晶粒径等
の相関をとれば、本発明の測定を行うだけで、多結晶シ
リコン膜の膜質と界面状態とを評価することができる。
【００１３】［第２の実施例］図２（ａ）〜（ｅ）は、
本発明の第２の実施例を説明するための工程順の断面図
である。まず、図２（ａ）に示すように、ｐ型シリコン
基板１上に熱酸化法またはＣＶＤ法によりシリコン酸化
膜２を形成し、フォトリソグラフィ法により長方形の開
口を有するフォトレジスト膜３を形成する。次に、図２
（ｂ）に示すように、ウェットまたはドライエッチング
法によりシリコン酸化膜２を選択的にエッチングしてシ
リコン酸化膜２に長方形の開口部を設けた後、フォトレ
ジスト膜３を除去する。その後、多結晶シリコン膜４を
成長させ、イオン注入法によりｎ型不純物例えばヒ素を
多結晶シリコン膜４中に導入する。この後、図２（ｃ）
に示すように、熱処理により多結晶シリコン膜４中の不
純物をシリコン基板１中へ拡散させ拡散層５を形成す
る。
本発明の第２の実施例を説明するための工程順の断面図
である。まず、図２（ａ）に示すように、ｐ型シリコン
基板１上に熱酸化法またはＣＶＤ法によりシリコン酸化
膜２を形成し、フォトリソグラフィ法により長方形の開
口を有するフォトレジスト膜３を形成する。次に、図２
（ｂ）に示すように、ウェットまたはドライエッチング
法によりシリコン酸化膜２を選択的にエッチングしてシ
リコン酸化膜２に長方形の開口部を設けた後、フォトレ
ジスト膜３を除去する。その後、多結晶シリコン膜４を
成長させ、イオン注入法によりｎ型不純物例えばヒ素を
多結晶シリコン膜４中に導入する。この後、図２（ｃ）
に示すように、熱処理により多結晶シリコン膜４中の不
純物をシリコン基板１中へ拡散させ拡散層５を形成す
る。
【００１４】次いで、図２（ｄ）に示すように、フォト
リソグラフィ法およびドライエッチング法により多結晶
シリコン膜４を拡散層５の両端と重なるように加工し
て、２つの多結晶シリコン電極４ｂを形成する。図２
（ｄ）の平面形状を図２（ｅ）に示す。そして、この２
つの多結晶シリコン電極４ｂ、４ｂ間に電圧かけ、その
拡散抵抗を測定する。第１の実施例の場合と同様に、イ
オン注入条件、熱処理条件を一定に保てば、拡散抵抗値
は多結晶シリコン膜４および多結晶シリコン膜４とシリ
コン基板１の界面状態に左右されることになり、この抵
抗値と多結晶シリコン膜４の成長条件、結晶粒径等の相
関をとれば、本発明の測定を行うだけで、多結晶シリコ
ン膜の膜質および下地との界面状態の評価を行うことが
できる。なお、図１（ｂ）、図２（ｂ）に示す多結晶シ
リコン膜４への不純物ドーピング方法は、イオン注入法
に代え熱拡散法を用いることができる。この場合、図１
（ｂ）、図２（ｂ）に示す多結晶シリコン膜４への不純
物ドーピングと図１（ｃ）、図２（ｃ）に示すシリコン
基板への不純物拡散とを単一の工程で行うこともでき
る。
リソグラフィ法およびドライエッチング法により多結晶
シリコン膜４を拡散層５の両端と重なるように加工し
て、２つの多結晶シリコン電極４ｂを形成する。図２
（ｄ）の平面形状を図２（ｅ）に示す。そして、この２
つの多結晶シリコン電極４ｂ、４ｂ間に電圧かけ、その
拡散抵抗を測定する。第１の実施例の場合と同様に、イ
オン注入条件、熱処理条件を一定に保てば、拡散抵抗値
は多結晶シリコン膜４および多結晶シリコン膜４とシリ
コン基板１の界面状態に左右されることになり、この抵
抗値と多結晶シリコン膜４の成長条件、結晶粒径等の相
関をとれば、本発明の測定を行うだけで、多結晶シリコ
ン膜の膜質および下地との界面状態の評価を行うことが
できる。なお、図１（ｂ）、図２（ｂ）に示す多結晶シ
リコン膜４への不純物ドーピング方法は、イオン注入法
に代え熱拡散法を用いることができる。この場合、図１
（ｂ）、図２（ｂ）に示す多結晶シリコン膜４への不純
物ドーピングと図１（ｃ）、図２（ｃ）に示すシリコン
基板への不純物拡散とを単一の工程で行うこともでき
る。
【００１５】［第３の実施例］図３は、本発明の第３の
実施例を説明するための半導体チップ（製品チップ）の
平面図である。本実施例においては、１つの半導体チッ
プ６上に、第１の実施例の評価パターン（４ａ）と第２
の実施例の評価パターン（４ｂ）の２種類の多結晶シリ
コン膜評価パターンを設け、それぞれのパターンにより
多結晶シリコン膜の評価を行う。このように同一チップ
上あるいは同一ウェハ上にて、複数個所に１種若しくは
複数種の評価パターンを設け、それぞれの領域について
評価を行うことにより、面内ばらつきの影響を吸収して
より精度の高い評価を行うことができる。
実施例を説明するための半導体チップ（製品チップ）の
平面図である。本実施例においては、１つの半導体チッ
プ６上に、第１の実施例の評価パターン（４ａ）と第２
の実施例の評価パターン（４ｂ）の２種類の多結晶シリ
コン膜評価パターンを設け、それぞれのパターンにより
多結晶シリコン膜の評価を行う。このように同一チップ
上あるいは同一ウェハ上にて、複数個所に１種若しくは
複数種の評価パターンを設け、それぞれの領域について
評価を行うことにより、面内ばらつきの影響を吸収して
より精度の高い評価を行うことができる。
【００１６】半導体チップ６上に評価パターンを設ける
のに代えて、スクライブ線上などの製品チップが形成さ
れない領域に評価パターンを形成するようにしてもよ
い。この第３の実施例のように、評価パターンを製品チ
ップの形成されるウェハ上に形成する場合には、半導体
装置を形成するための工程により、図１（ａ）〜（ｄ）
および／または図２（ａ）〜（ｄ）の工程を行うように
することができる。このようにすれば、工程数を増やす
ことなく多結晶シリコン膜の評価を行うことができる。
のに代えて、スクライブ線上などの製品チップが形成さ
れない領域に評価パターンを形成するようにしてもよ
い。この第３の実施例のように、評価パターンを製品チ
ップの形成されるウェハ上に形成する場合には、半導体
装置を形成するための工程により、図１（ａ）〜（ｄ）
および／または図２（ａ）〜（ｄ）の工程を行うように
することができる。このようにすれば、工程数を増やす
ことなく多結晶シリコン膜の評価を行うことができる。
【００１７】
【発明の効果】以上説明したように、本発明は、シリコ
ン基板上に設けた多結晶シリコン膜からの不純物拡散に
より形成された拡散層に関して測定を行なうことによ
り、多結晶シリコン膜の評価を行なうものであるので、
複雑な工程（透過型電子顕微鏡による評価等）や長い工
程（トランジスタの作成および特性の測定等）を行うこ
となく、多結晶シリコンの膜質を評価することができる
ようになり、製造ラインにおいて日常的に多結晶シリコ
ン膜の膜質管理ができるようになる。また、従来のよう
にトランジスタの製作が終了した後に、形成されたトラ
ンジスタを用いて間接的に多結晶シリコン膜の評価を行
うものではないので、他の工程の影響を極力排除した状
態にて多結晶シリコン膜の状態が評価できるようにな
る。
ン基板上に設けた多結晶シリコン膜からの不純物拡散に
より形成された拡散層に関して測定を行なうことによ
り、多結晶シリコン膜の評価を行なうものであるので、
複雑な工程（透過型電子顕微鏡による評価等）や長い工
程（トランジスタの作成および特性の測定等）を行うこ
となく、多結晶シリコンの膜質を評価することができる
ようになり、製造ラインにおいて日常的に多結晶シリコ
ン膜の膜質管理ができるようになる。また、従来のよう
にトランジスタの製作が終了した後に、形成されたトラ
ンジスタを用いて間接的に多結晶シリコン膜の評価を行
うものではないので、他の工程の影響を極力排除した状
態にて多結晶シリコン膜の状態が評価できるようにな
る。
【図１】本発明の第１の実施例を示す工程順の断面図と
平面図。
平面図。
【図２】本発明の第２の実施例を示す工程順の断面図と
平面図。
平面図。
【図３】本発明の第３の実施例を説明するための平面
図。
図。
【図４】従来例を説明するための工程順の断面図。
１ ｐ型シリコン基板 ２ シリコン酸化膜 ３ フォトレジスト膜 ４ 多結晶シリコン膜 ４ａ、４ｂ 多結晶シリコン電極 ５ 拡散層 ６ 半導体チップ １１ ｐ型シリコン基板 １２ ｎ+ 型埋込層 １３ ｎ型エピタキシャル層 １４ ベース拡散層 １５ コレクタ引き出し拡散層 １６ シリコン酸化膜 １７ エミッタ開口 １８ 多結晶シリコン膜 １９ 層間絶縁膜 ２０ エミッタ拡散層 ２１ ベース電極 ２２ エミッタ電極 ２３ コレクタ電極
Claims (5)
- 【請求項１】 （１）シリコン基板上に絶縁膜を形成
し、該絶縁膜に開口を形成する過程と、 （２）全面に多結晶シリコン膜を堆積する過程と、 （３）多結晶シリコン膜に不純物をドープし熱処理を行
って前記開口部の多結晶シリコン膜を介してシリコン基
板の表面領域内に拡散層を形成する過程と、 （４）前過程により形成された拡散層に関して評価を行
う過程と、を含み、これにより前記多結晶シリコン膜の
膜質を評価することを特徴とする多結晶シリコン膜の評
価方法。 - 【請求項２】 前記第（３）の過程の後、前記多結晶シ
リコン膜をパターニングして前記拡散層に接する一対の
電極を形成し、前記第（４）の過程においては前記一対
の電極を利用して前記拡散層の抵抗を測定することを特
徴とする請求項１記載の多結晶シリコン膜の評価方法。 - 【請求項３】 前記第（１）の過程においては一対の開
口を形成し前記第（３）の過程の後前記多結晶シリコン
膜をパターニングして各拡散層に接する一対の電極を形
成し、前記第（４）の過程においては前記拡散層間の耐
圧を測定することを特徴とする請求項１記載の多結晶シ
リコン膜の評価方法。 - 【請求項４】 前記第（１）の過程乃至前記第（５）の
過程は、製品チップの製造工程を兼ねており、製品チッ
プ上若しくはスクライブ線上に前記開口を形成すること
を特徴とする請求項１記載の多結晶シリコン膜の評価方
法。 - 【請求項５】 同一ウェハ上の異なる領域に同一若しく
は異なるパターンの開口を形成し、複数の領域の多結晶
シリコン膜の膜質を評価することを特徴とする請求項１
または４記載の多結晶シリコン膜の評価方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9034921A JP2956833B2 (ja) | 1997-02-19 | 1997-02-19 | 多結晶シリコン膜の評価方法 |
| US09/025,668 US5993893A (en) | 1997-02-19 | 1998-02-19 | Evaluation method for polycrystalline silicon film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9034921A JP2956833B2 (ja) | 1997-02-19 | 1997-02-19 | 多結晶シリコン膜の評価方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10233422A JPH10233422A (ja) | 1998-09-02 |
| JP2956833B2 true JP2956833B2 (ja) | 1999-10-04 |
Family
ID=12427686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9034921A Expired - Lifetime JP2956833B2 (ja) | 1997-02-19 | 1997-02-19 | 多結晶シリコン膜の評価方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5993893A (ja) |
| JP (1) | JP2956833B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6397682B2 (en) * | 2000-02-10 | 2002-06-04 | The United States Of America As Represented By The Department Of Energy | Intergranular degradation assessment via random grain boundary network analysis |
| US6511898B1 (en) | 2000-05-24 | 2003-01-28 | Advanced Micro Devices Inc. | Method for controlling deposition parameters based on polysilicon grain size feedback |
| CN1646055A (zh) * | 2002-02-22 | 2005-07-27 | 德特克斯－奥米达公司 | 基于光体积描记信号的变动监控生理参数 |
| US6702752B2 (en) | 2002-02-22 | 2004-03-09 | Datex-Ohmeda, Inc. | Monitoring respiration based on plethysmographic heart rate signal |
| US6709402B2 (en) | 2002-02-22 | 2004-03-23 | Datex-Ohmeda, Inc. | Apparatus and method for monitoring respiration with a pulse oximeter |
| US6805673B2 (en) | 2002-02-22 | 2004-10-19 | Datex-Ohmeda, Inc. | Monitoring mayer wave effects based on a photoplethysmographic signal |
| US6896661B2 (en) | 2002-02-22 | 2005-05-24 | Datex-Ohmeda, Inc. | Monitoring physiological parameters based on variations in a photoplethysmographic baseline signal |
| CN113990845B (zh) * | 2021-12-28 | 2022-03-18 | 广州粤芯半导体技术有限公司 | 检测结构及其制备方法、膜层内空洞的检测方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06260544A (ja) * | 1993-03-04 | 1994-09-16 | Kawasaki Steel Corp | 酸化膜の膜質評価方法 |
-
1997
- 1997-02-19 JP JP9034921A patent/JP2956833B2/ja not_active Expired - Lifetime
-
1998
- 1998-02-19 US US09/025,668 patent/US5993893A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5993893A (en) | 1999-11-30 |
| JPH10233422A (ja) | 1998-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6750526B2 (en) | Semiconductor device with trench isolation having reduced leak current | |
| JPS63140571A (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPH10233422A (ja) | 多結晶シリコン膜の評価方法 | |
| JP2605030B2 (ja) | 直交バイポーラ−トランジスタ | |
| US6680522B1 (en) | Semiconductor device with reduced electrical variation | |
| US4595944A (en) | Resistor structure for transistor having polysilicon base contacts | |
| KR100265196B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US4284998A (en) | Junction type field effect transistor with source at oxide-gate interface depth to maximize μ | |
| JP2721607B2 (ja) | 半導体装置及びその製造方法 | |
| JP2697631B2 (ja) | 半導体装置の製造方法 | |
| JPS5871655A (ja) | 半導体装置 | |
| US6414336B2 (en) | Semiconductor device capable of improving manufacturing | |
| JP3303833B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10256267A (ja) | 半導体集積回路装置 | |
| JP3342339B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP3463456B2 (ja) | プロセス評価素子 | |
| JP2956760B2 (ja) | 半導体装置及びその製造方法 | |
| JP3501101B2 (ja) | 半導体装置の評価方法及びこの評価方法を用いた半導体装置の製造方法 | |
| KR0152356B1 (ko) | 반도체 소자 제조방법 | |
| KR910003272B1 (ko) | 횡방향 바이폴라 트랜지스터의 제조방법 | |
| JP3088329B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09260591A (ja) | 半導体集積回路の製造方法 | |
| JP3876846B2 (ja) | 絶縁膜の評価方法 | |
| KR0152546B1 (ko) | 바이폴라 트랜지스터 및 그의 제조방법 | |
| JP2002222938A (ja) | 半導体装置 |