JPH10256267A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】 【課題】 エミッタコンタクト孔に位置する絶縁膜が他
のコンタクト孔に位置する絶縁膜よりも薄いため、エミ
ッタ領域の取り出し電極がエッチングされ凹み部を形成
し、エミッタ領域の底面をデコボコにしトランジスタ特
性にバラツキを与える。またパターンの都合により前記
取り出し電極をＬＯＣＯＳ膜の上まで延在させる必要が
あり、抵抗分が発生する問題がある。 【解決手段】 活性ベース領域６１が露出するように取
り出し電極５７が形成され、この取り出し電極５７の上
には、絶縁膜５６を介してエミッタの取り出し電極６４
が形成されている。またこの取り出し電極５７、６４の
抵抗値を低減させるために、この取り出し電極の下層に
下地膜としてシリコン窒化膜ＳＮを設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、トランジスタ特性
を向上させた半導体集積回路装置に関する。

【０００２】

【従来の技術】極く微細なベース・エミッタ接合を得る
ための手法として、例えば特開平７−２３５５４７号に
記載された方法が公知である。まずこの方法を説明すれ
ば、Ｐ型半導体基板の上にエピタキシャル成長法によっ
てコレクタとなるＮ型の半導体層１１を形成し、半導体
層１１の表面を選択酸化して素子分離用のＬＯＣＯＳ酸
化膜１２を形成する。１３はＮ＋型の埋め込み層であ
る。また、ＬＯＣＯＳ酸化膜１２の下部にはＮ型エピタ
キシャル層をＰＮ接合分離するＰ＋型分離領域が形成さ
れている。

【０００３】続いて全面にＣＶＤ酸化膜を堆積し、ホト
エッチングしてエミッタ拡散を行う予定の半導体層１１
表面上に絶縁膜１５を残す。（以上図８を参照） 続いて絶縁膜１５で覆われていない半導体層１１表面
に、選択エピタキシャル成長法によりポリシリコン層を
形成し第１のシリコン層１６を形成し、その後、ボロン
をイオン注入することにより第１のシリコン層１６に外
部ベース拡散用の不純物をド−プする。更には全面にＬ
ＰＣＶＤ法によりシリコン層を堆積して第２のシリコン
層１７を形成する。（以上図９を参照） 続いて第２のシリコン層１７に導電性を与えるためのボ
ロンをイオン注入し、第２のシリコン層１７をホトエッ
チングして第１と第２のシリコン層１６、１７でベース
引き出し電極１８を形成する。同時に絶縁膜１５の上を
開口して絶縁膜１５の頭部を露出させる。（以上図１０
を参照） 続いて、図１１のように絶縁膜１５を除去して開口部１
９を形成し、半導体層１１表面を露出する。この後全体
を熱酸化して半導体層１１の表面と第１と第２のシリコ
ン層１６、１７の表面に熱酸化膜２０を形成する。同時
に第１のシリコン層１６から拡散し外部ベース領域２１
を形成し、活性ベースを形成するためのボロンをマスク
レスでイオン注入する。（以上図１２を参照） 続いて、全面にポリシリコン層を堆積し、これを異方性
でドライエッチングすることにより開口部１９の側壁に
サイドウォール２２を形成し、全面にＨＴＯ（Ｈｉｇｈ
ｔｅｍｐｅｒａｔｕｒｅ ｏｘｉｄｅ）２３を形成す
る。更にはＨＴＯ２３をエッチバックして、開口部１９
の半導体層１１表面を再度露出する。（以上図１３を参
照） 最後にＣＶＤ法によりポリシリコン層を堆積し、エミッ
タ拡散用の不純物をド−プした後これをホトエッチング
して開口部１９にエミッタ引き出し電極２４を形成す
る。そして、基板全体を熱処理することにより先にイオ
ン注入したイオンを拡散して活性ベース領域２５を形成
し、同時にエミッタ引き出し電極２４からの固相拡散に
よりエミッタ領域２６を形成する。（以上図１４を参
照） 更に全面に絶縁膜を被着し、エミッタコンタクトおよび
ベースコンタクトを形成し、コンタクト孔を介してエミ
ッタ電極およびベース電極が形成されている。

【０００４】以上の製造方法により微細な高周波トラン
ジスタを製造することができる。また図９〜図１１に於
いて、ポリシリコンから成る第１のシリコン層１６とベ
ース引き出し電極１８を、ポリシリコンで一体に構成
し、以後前述した工程を使い形成された半導体集積回路
装置を図１５に示す。この半導体集積回路装置は、エミ
ッタ引き出し電極２４を形成する工程（図１４）の後
で、前述した従来例と同様に全面に絶縁膜２７を被着
し、エミッタコンタクト２８、ベースコンタクト２９お
よびコレクタコンタクト３２を形成し、エミッタ電極３
０、ベース電極３１およびコレクタ電極３３が形成され
ている。

【０００５】

【発明が解決しようとする課題】しかしながら、図１５
に示すように、外部ベース領域２１と当接している引き
出し電極１８をＬＯＣＯＳ酸化膜の上まで延在させるた
め、ベース抵抗が大きくなる問題を有していた。また、
図１６に示すようにエミッタ領域２６上の引き出し電極
２４がエッチングされて凹み部３４が形成され、拡散源
が取り除かれた分不純物が拡散しにくくなりエミッタ領
域２６の拡散深さが異なってしまう問題を発生した。

【０００６】この問題は、図１４までで説明した従来例
や図１５の従来例で発生する問題であり、ここでは図１
５を使って説明する。つまりエミッタコンタクト２８、
ベースコンタクト２９およびコレクタコンタクト３２の
形成領域に延在されている絶縁膜の膜厚差によるもので
ある。つまりエミッタコンタクト２８の部分は、絶縁膜
２７で覆われているが、ベースコンタクト２９の部分
は、絶縁膜２７の他にＨＴＯ膜が載置され、コレクタコ
ンタクト３２の部分には、絶縁膜２７の他に熱酸化膜２
０が載置されている。従って、膜厚の薄いエミッタコン
タクト２８の部分が一番最初に開口されるため、コレク
タコンタクト３２やベースコンタクト２９が完全に開口
されると、エミッタ引き出し電極２４がエッチングさ
れ、凹み部３４が形成される。

【０００７】従ってエミッタ領域２６の一部上にこの凹
み部３４が形成されると、エミッタの不純物がこのエッ
チングにより取り除かれるため、エミッタ拡散領域２６
の拡散深さが異なり、目的のｈFEが得られなかったりば
らついてしまう問題があった。

【０００８】

【課題を解決するための手段】本発明は、前述した課題
に鑑みてなされ、第１の絶縁膜上にシリコン窒化膜を設
け、このシリコン窒化膜の上にシリコン膜から成る前記
外部ベース領域の取り出し電極を設けることで解決する
ものである。図２２に示すように、シリコン膜は、下地
の影響を受け、特にシリコン窒化膜を下地として活用
し、この上に外部ベース領域の取り出し電極としてシリ
コン膜を設けると、この膜の抵抗値を下げることができ
る。

【０００９】第２に、エミッタ領域を露出したサイドウ
ォールで成る開口部の周囲（好ましくはＬＯＣＯＳ酸化
膜の上）まで拡散源となる前記エミッタ領域の取り出し
電極を延在させ、この開口部の周囲にエミッタコンタク
トを形成すると、ベースコンタクトに位置する絶縁膜が
厚く、コンタクト孔が完全に開くまでにエミッタ領域の
取り出し電極がエッチングされるが、エミッタコンタク
トの凹み部がずれて形成されているため、エミッタ領域
の拡散深さに差を生ずることなく形成できる。

【００１０】一方、エミッタコンタクトをＬＯＣＯＳ酸
化膜の上までずらして配置することで、エミッタ領域の
取り出し電極の抵抗値が高くなるが、第１の手段と同様
に、シリコン窒化膜の下地膜を介在させることでこの取
り出し電極の抵抗値を低下させている。

【００１１】

【発明の実施の形態】以下に本発明の実施の形態を説明
する。まず図１および図２を参照し簡単に構造を説明す
る。ＬＯＣＯＳ酸化膜５２は、コレクタコンタクト領域
５５とベース領域（活性ベース領域６１と外部ベース領
域５９から成る）を露出して形成されている。前記外部
ベース領域５９は、シリコン材料より成る取り出し電極
５７の不純物が拡散されて形成されている。またこの取
り出し電極５７を囲むように絶縁膜５６が設けられ、活
性ベース領域６１を露出している。この活性ベース領域
６１を露出している開口部の側面には、サイドウォール
６２が形成され、このサイドウォール６２でなる開口部
が、エミッタの不純物の通過口となる。このサイドウォ
ール６２は、エミッタの不純物をイオン注入する場合の
注入孔であり、固体拡散源による拡散の場合、導入孔形
成のエッチングに於いてマスクとなる。

【００１２】またベースコンタクト孔６５に位置する部
分には、絶縁膜５６、６６が形成され、コレクタコンタ
クト孔６７に位置する部分には、熱酸化膜５８と絶縁膜
６６が形成されている。またエミッタ領域の取り出し電
極６４のコンタクト孔６８に位置する部分には、絶縁膜
６６が形成されている。これらのコンタクト孔６５、６
７、６８は、ドライエッチング等で開口され、ベース電
極７０、コレクタ電極７２、エミッタ電極７１が設けら
れている。

【００１３】図３は、他の実施の形態であるが、エミッ
タ領域の取り出し電極６４をサイドウォール６２で囲ま
れた開口部上に配置しているだけであり、他は同一であ
る。図２は、図１の構造を平面的に示したもので、２つ
の取り出し電極５７、６４、コンタクト孔６５、６８、
６７および電極７０、７１、７２を主に示した。本発明
の第１の特徴は、ベース領域の取り出し電極５７の下地
膜としてシリコン窒化膜ＳＮを用いた事にある。図２の
ように、取り出し電極５７は、パターンの都合によりＬ
ＯＣＯＳ酸化膜５２の上にまで配置されている。その結
果ベース抵抗分が発生するが、下地としてシリコン窒化
膜を採用したために、この増加を抑制させている。

【００１４】また本発明の第２の特徴は、エミッタ電極
７１のコンタクト孔６８をサイドウォール６２で囲まれ
た開口部の真上に載置せず、開口部の周囲、例えばＬＯ
ＣＯＳ酸化膜５２の上に載置する事にある。しかしＬＯ
ＣＯＳ酸化膜の上まで延在させるために抵抗分が上昇す
るが、シリコン窒化膜の下地ＳＮを配置させてこの増加
を抑制させている。下地の影響については、後述する。

【００１５】またコンタクト孔６８をずらすことで、取
り出し電極６４の凹み部は、エミッタ領域の真上に形成
されないため、不純物は取り出し電極６４で十分に確保
でき、この凹み部が形成されてもエミッタ領域は均一な
拡散深さで形成できる。以下、図面を参照しながら製造
方法を説明してゆく。まず、図４を参照する。Ｐ型半導
体基板５０の上にエピタキシャル成長法によってコレク
タとなるＮ型の半導体層５１を形成し、半導体層５１の
表面を選択酸化して素子分離用のＬＯＣＯＳ酸化膜５２
を形成する。ここでＬＯＣＯＳ酸化膜５２は、たんに厚
い絶縁膜に置き換えることもできる。５３はＮ＋型の埋
め込み層である。また、ＬＯＣＯＳ酸化膜５２の下部に
はＮ型エピタキシャル層を電気的に分離するトレンチ５
４が形成されているが、Ｐ＋型分離領域が形成されても
良い。

【００１６】このＬＯＣＯＳ酸化膜５２は、予定のトラ
ンジスタの形成領域を囲み、コレクタコンタクト領域５
５と予定のベース領域５９，６１となる半導体層５１を
露出している。またこのＬＯＣＯＳ酸化膜の上には、予
定のベース領域の取り出し電極５７の配置領域に下地膜
としてシリコン窒化膜ＳＮが設けられ、全面にａ−Ｓｉ
が約２０００Åの厚みでＣＶＤにより形成される。この
ａ−Ｓｉ膜にはＢＦ2がイオン注入されている。しかし
予め、ａ−Ｓｉ形成ガス（Ｈ2とシリコンより成るガ
ス、例えばシラン）に不純物を入れても良いし、不純物
をデポジーションしても良い。ここでは、このａ−Ｓｉ
を拡散源として使用すると共に、取り出し電極として活
用するため、抵抗値の制御や外部ベースの濃度制御を正
確に制御できるイオン注入が好ましい。

【００１７】ここで重要なことは、被着時にポリシリコ
ンが付着されるのではなく、Ｈ2とシリコンより成るガ
スでＬＰＣＶＤやプラズマＣＶＤを用い、その成膜温度
を低くしてａ−Ｓｉを被着することにある。最終工程の
段階では、この膜はａ−Ｓｉのままでも良いし、熱処理
が加えられた膜でも良い。（以上図４を参照）続いて、
全面に絶縁膜５６を形成する。この絶縁膜５６はＣＶＤ
により形成されたシリコン酸化膜で約２０００Åであ
る。その後、両膜をエッチングし、予定の外部ベース領
域５９に対応する部分およびこの領域と隣接するＬＯＣ
ＯＳ酸化膜５２上に取り出し電極５７を延在させる。ま
た延在されたａ−Ｓｉは、後の不純物導入により外部ベ
ースからの取り出し電極５７および拡散源として活用さ
れる。またこのエッチングの際、予定の活性ベース領域
に対応する半導体層表面は、ライトエッチングされる。

【００１８】ここでａ−Ｓｉ膜およびａ−Ｓｉを熱処理
した膜で成るため、取り出し電極５７および予定の活性
ベース領域表面は、なだらかな表面に形成される。もし
ａ−Ｓｉ膜がポリシリコンより成ると、グレインバンダ
リーやグレインのエッチングスピードの違いから取り出
し電極５７の表面が凸凹になる。また活性ベース領域６
１に対応する膜がエッチングされるが、エッチングが半
導体表面に近づくにつれ、グレインバンダリーはきれい
に無くなるが、グレインが残る状態を作る。その結果、
グレインの周囲に位置する半導体層が先にエッチングさ
れ、露出される半導体層５１表面は、凸凹な表面とな
る。これは以下の拡散領域の形成工程に於いてその形状
やコンタクト抵抗を増大させる。

【００１９】しかし、ａ−Ｓｉ膜やａ−Ｓｉを熱処理し
た膜を使用したため、この凸凹が抑制される。続いて全
面を熱酸化し、ａ−Ｓｉ表面や半導体層５１表面に１０
０〜２００Å程度の熱酸化膜５８を形成する。この時点
で、ａ−Ｓｉ中の不純物が若干拡散され、外部ベース領
域５９が若干形成される。更にイオン注入のマスクとし
てレジスト６０を使い、前記熱酸化膜５８を介して、ベ
ースの不純物であるＢＦ2がイオン注入される。この結
果、後の熱処理工程により、活性ベース領域６１が形成
される。（以上図５を参照） 前述したように、予定の活性ベース領域６１表面は、凸
凹が抑制されているため、ここの拡散スピードは全ての
面で実質均一となる。

【００２０】続いて、予定のエミッタ領域の取り出し電
極６４とベース領域の取り出し電極５７との絶縁を考慮
し、全面にＨＴＯ（Ｈｉｇｈ ｔｅｍｐｅｒａｔｕｒｅ
ｏｘｉｄｅ）がＬＰＣＶＤやプラズマＣＶＤで付着さ
れ、更に予定の活性ベース領域に対応する側壁にサイド
ウォール６２が形成される。このサイドウォール６２も
ａ−Ｓｉで成り、全面に形成されたａ−Ｓｉが異方性エ
ッチングによりエッチバックされて形成される。

【００２１】ここでサイドウォールを介してエミッタの
不純物をイオン注入しても良いが、ここでは固体拡散
（取り出し電極６４を使った拡散）を使用するため、活
性ベース領域６１表面の熱酸化膜５８をウェットエッチ
ングにより取り除いている。本工程は、前述したよう
に、ａ−Ｓｉ膜およびａ−Ｓｉを熱処理した膜でサイド
ウォール６２を構成するため、なだらかな表面のサイド
ウォールに形成することができる。ここで前者のイオン
注入では、このサイドウォールをマスクとしてイオン注
入される。また後者の固体拡散では、不純物導入孔を形
成するため絶縁膜５８がエッチングされる。どちらにし
ても、これら導入孔は、サイドウォール６２の形状に影
響されるが、本発明ではがなだらかであるため、凸凹を
抑制することができる。そのため、エミッタの面積、拡
散深さ等のバラツキが抑制されることになる。

【００２２】続いて予定のエミッタ領域の取り出し電極
６６の下地膜として、シリコン窒化膜ＳＮを選択的に配
置し、全面にポリシリコンまたはａ−Ｓｉで成るシリコ
ン膜が被着した後、レジスト６３を介してエミッタ領域
の取り出し電極６４をエッチングにより形成する。（以
上図６を参照） ここで、図６に示すように拡散源も兼ねたエミッタ領域
の取り出し電極６４は、シリコン膜の被着後、エミッタ
電極の抵抗値、エミッタ領域の不純物濃度が考慮され全
面にＡｓがイオン注入される。また予定のエミッタコン
タクト孔６８をサイドウォール６２で形成された開口部
の直上部からずらし周辺に配置する。ここでは取り出し
電極６４をＬＯＣＯＳ酸化膜５２の上にまで延在させて
いる。

【００２３】続いて、ベース領域の取り出し電極５７の
コンタクト６５を形成するために、絶縁膜５６の一部が
エッチングされ、更に絶縁膜６６が全面に形成される。
この絶縁膜６６は、シリコン酸化膜、シリコングラス
膜、シリコン窒化膜でも良い。更に前記コンタクト６
５′、コレクタコンタクト６７およびエミッタコンタク
ト６８を形成するためにエッチングが行われる。その後
イオン注入用のマスク６９を使い、露出されたコンタク
ト孔６５にＢＦ2がイオン注入される。これはベース領
域の取り出し電極５７とのコンタクト抵抗を低下させる
ために行っている。（以上図７を参照） ここでは、コンタクト孔６５を前もって形成せず、図１
のように絶縁膜６６と絶縁膜５６を一度にエッチングし
ても良い。ベースコンタクト孔に位置する絶縁膜５６、
６６の方が重なっている分他のコンタクト部分よりも厚
く形成されている。しかし、コレクタコンタクト６７が
ＬＯＣＯＳ酸化膜を介して露出されれば、コレクタコン
タクト６７方が、絶縁膜は厚くなる。どちらにしてもコ
レクタコンタクト６７およびベースコンタクト６５、６
５′が完全に開くまでには、エミッタコンタクト６８に
対応する取り出し電極６４は、エッチングされ凹み部が
形成される。しかしコンタクト孔６８は、エミッタ領域
（サイドウォールで囲まれた開口部）の周辺、ここでは
ＬＯＣＯＳ酸化膜の上で形成されているため、エミッタ
領域の不純物は十分確保でき、図１６のような凸凹なエ
ミッタ領域を抑制することができる。

【００２４】続いて、レジスト６９を除去し、基板全体
を熱処理する。この結果先にイオン注入したイオンを拡
散して活性ベース領域５９を形成し、同時にエミッタ領
域の取り出し電極６４からの固相拡散によりエミッタ領
域Ｅを形成する。エミッタ領域Ｅの拡散深さは０．５μ
程度で、エミッタ領域Ｅはサイドウォール６２によって
更に外側に形成される。

【００２５】その後、コンタクト孔のライトエッチング
を経て、ベース電極７０、エミッタ電極７１およびコレ
クタ電極７２が形成される。（以上図１または図３を参
照） よって、微細加工した高周波トランジスタを製造するこ
とができる。以上、本発明の実施の形態では、ベース領
域の取り出し電極５７とサイドウォール６２をａ−Ｓｉ
膜またはａ−Ｓｉを熱処理した膜で構成したが、一方が
ポリＳｉであっても効果はある。また下地膜は、取り出
し電極５７、６４の両方に形成されているが、どちらか
一方でも良い。

【００２６】以下にａ−Ｓｉ膜またはａ−Ｓｉを付けた
後熱処理された膜を用いた理由および下地膜を用いた理
由について説明する。図１７から図１９に示すものは、
膜の変換状態を示すもので、左側は従来の方法であり、
直接ポリシリコンからアニールされるものを示し、右側
には今回提案するアモルファスシリコンから熱処理後ま
での推移を示した。ここではａ−Ｓｉの抵抗体として用
いるために実験したが、取り出し電極も一種の抵抗体で
あることから同様の効果が望めると考え採用したもので
ある。

【００２７】この時の実験フローは、以下の通りであ
る。 Ａ：シリコン基板に約１０００Åのシリコン酸化膜を成
長させる。 Ｂ：ＬＰＣＶＤ装置に実装し、５４０度、５８０度、６
００度、６２０度で、それぞれ１００％シランガス（Ｓ
ｉＨ４）を供給する。またこの時の膜厚は、それぞれ２
０００Å、３０００Å、４０００Åである。

【００２８】Ｃ：全面にＢＦ2をイオン注入する。６０
ｅＶ、３×１０15 Ｄ：９００度、窒素雰囲気で１時間のアニール。 Ｅ：シート抵抗ＲSの測定。 前記Ｂまでの工程を図１７、Ｃの工程が完了した状態を
図１８に、Ｄの工程が完了した状態を図１９に、Ｅの測
定結果を図２０（シート抵抗Ｒs）および図２１（シー
ト抵抗のバラツキ）に示した。また図２０及び図２１の
横軸は、Ｂの工程の成膜温度を示している。

【００２９】更には、図１９の膜をパターニングして抵
抗体とし、この抵抗体の抵抗値のバラツキを測定したも
のが、図２２である。測定数は１６０である。三角印の
点は、下地がシリコン酸化膜で、上の線が高抵抗（Ｈｉ
ｇｈ Ｒで示し２ＫΩである）、下の線が低抵抗（Ｌｏ
ｗ Ｒで示し２００Ωである）で、菱形の点は、下地が
シリコン窒化膜で、上の線が前記高抵抗、下の線が前記
低抵抗である。

【００３０】測定結果を見ると、成膜温度の低い方が、
シート抵抗が低く且つバラツキも小さいことが判った。
またＢの工程での成膜時は、５２０度から５８０度程度
（以下低温領域と呼ぶ）では、ａ−Ｓｉに成っている事
も判った。また５９０度から６１０度の間を越えた領域
（以下高温領域と呼ぶ）は、表面状態が大きく変化し、
ポリシリコンに成っている。およそ５８０度程度から６
００度の間（以下中間領域と呼ぶ）は、ポリシリコンと
ａ−Ｓｉの遷移領域であると考えられる。

【００３１】シリコン膜の表面状態は、低温領域では、
電子顕微鏡（５万倍）で見る限り、図１７の右側に示す
ように表面の凸凹は殆ど観察できなく、ａ−Ｓｉ１が形
成されている。一方高温領域では、図１７の左に示すよ
うにやや大きいグレイン２として５００Å（径）のポリ
シリコン膜３が観察できる。またグレイン２間にはグレ
インバンダリー４が存在している。

【００３２】次にＣの工程のイオン注入では、図１８の
×印で示したようにフッ化ボロン（ＢＦ2＋）５がイオ
ン注入されており、右のａ−Ｓｉ膜と左のポリシリコン
膜の不純物分散状態は、実質同じであると考えられる。
ここでボロンをイオン注入すると、ａ−Ｓｉ膜やポリシ
リコン膜を突き抜けてしまうため、その表面近傍に入る
ようにサイズの大きなフッ化ボロンを採用した。またＡ
ｓイオンも、フッ化ボロンと同様に、深く入らないた
め、採用が可能である。

【００３３】更にＤの工程のアニール工程は、８００度
〜１０００度程度で、好ましくは９００度程度である。
ここでの結果は、予想と違う現象となった。図１９の左
側のポリシリコン膜３は、熱処理が加わるために若干グ
レインの径が異なるが、グレインが電子顕微鏡（５００
００倍の倍率）で観察された。しかし図１９の右側のａ
−Ｓｉは、電子顕微鏡（５００００倍の倍率）で観察し
ても、グレインがあるのかどうか判断できず平坦な膜で
あった。熱処理が加わっているのでａ−Ｓｉのままとは
考えずらく、つまり二桁または一桁のÅオーダーでポリ
シリコン膜が生成されているか、また実質見ている部分
が単結晶に近い状態であり、非常にグレインの大きな膜
であるかのどちからであると判断できる。またグレイン
バンダリーも観察できず、前者であればグレインバンダ
リーは非常に幅の狭い小さいものが細かく分散されてい
ると考えられ、後者であれば、グレインが大きく抵抗体
の殆どを１つのグレインで占め、実質グレインバンダリ
ーが無いと判断できる。

【００３４】概略、アニール後の膜は、高温領域で、５
００Å程度のグレインが存在しており、表面が荒れてい
るが、低温領域では、表面は高温領域よりも遙かに平坦
な面となっている。つまり、高温領域のポリシリコン膜
をエッチングすると、グレインバンダリーの方がエッチ
ングスピードが早いため、電子顕微鏡で観察すると、表
面が凸凹となって見える。また低温領域のａ−Ｓｉ膜表
面は、殆ど平坦である。これは、高温領域のポリシリコ
ン膜よりも更に細かく多結晶状態に成っていれば、グレ
インが選択エッチングされても実質平坦と見えるし、グ
レインの大きなものが１つか２つで抵抗体となっていれ
ば、グレインバンダリーはポリシリコンと比べ殆ど存在
しないため、エッチングしても、平坦であり、形の整っ
たきれいなパターンが形成できるためである。ここでエ
ッチングは異方性ドライエッチングである。

【００３５】つまり、ＬＰＣＶＤ装置内に設けられたウ
ェハに、低温領域でシランガスを流してａ−Ｓｉ膜を形
成し、これに熱処理を加えながら不純物を拡散させ、こ
の膜を抵抗体としてまた電極として活用すると、この膜
は、前述したようにシート抵抗のバラツキが少なく、し
かも表面状態が実質ａ−Ｓｉと区別付かない程の平坦な
膜になるため、所定の形状にエッチングしても表面に凸
凹のない精度の高いエッチング加工ができる。従ってシ
ート抵抗のバラツキが少ないこと、形状が正確にエッチ
ングできることの２点により、抵抗値のバラツキは、格
段に減少する。また図２０に示すように、低温領域では
シート抵抗の値を下げることができ、より電極に近い材
料として活用することができる。

【００３６】以上ａ−Ｓｉ膜またはａ−Ｓｉを熱処理し
た膜は、表面からなだらかにエッチングできる事、低温
で成膜した膜は、高温で成膜した膜よりも抵抗値を下げ
られる事、下地膜としてシリコン窒化膜を用いると更に
抵抗値を下げられることが判る。また一般にシリコン窒
化膜は平坦性が優れることから、この上にポリＳｉを成
膜しても抵抗値が下げられる。

【００３７】

【発明の効果】以上説明したように、第１の絶縁膜上に
シリコン窒化膜を設け、このシリコン窒化膜の上にシリ
コン膜から成る前記外部ベース領域の取り出し電極を設
けることで、この膜の抵抗値を下げることができる。ま
たａ−Ｓｉまたはａ−Ｓｉを熱処理した膜を外部ベース
領域の取り出し電極として採用すると、この取り出し電
極で露出された活性ベース領域をなだらかな状態にする
事ができる。従って前記露出された領域上に形成される
エミッタ領域の取り出し電極は、コンタクト抵抗が抑制
されて形成でき、更には下地膜を採用することで更に減
少させることができる。

【００３８】第２に、エミッタ領域の取り出し電極をサ
イドウォールで成る開口部の周囲（好ましくはＬＯＣＯ
Ｓ酸化膜の上）まで延在させ、この周囲にエミッタコン
タクトを形成すると、エミッタコンタクトの凹み部がず
れて形成されているため、エミッタ領域の拡散深さに差
を生ずることなく形成することができる。しかも、エミ
ッタコンタクトをＬＯＣＯＳ酸化膜の上までずらして配
置することで、エミッタ領域の取り出し電極の抵抗値が
高くなるが、第１の手段と同様に、シリコン窒化膜の下
地膜を介在させることでこの取り出し電極の抵抗値を低
下させている。

【００３９】ａ−Ｓｉを採用することで、エッチング後
の表面がなだらかになるため、エミッタ電極とのコンタ
クト抵抗を低下させることができる。従って、ｈFE等の
トランジスタ特性を当初の値で実現でき、そのバラツキ
も抑制でき、しかも特性自体を向上させることができ
る。

【図面の簡単な説明】

【図１】本発明の半導体集積回路装置を説明する断面図
である。

【図２】図１を説明する平面図である。

【図３】本発明の他の実施形態である半導体集積回路装
置の断面図である。

【図４】本発明の半導体集積回路装置の製造方法を説明
する断面図である。

【図５】本発明の半導体集積回路装置の製造方法を説明
する断面図である。

【図６】本発明の半導体集積回路装置の製造方法を説明
する断面図である。

【図７】本発明の半導体集積回路装置の製造方法を説明
する断面図である。

【図８】従来例の製造方法を説明する断面図である。

【図９】従来例の製造方法を説明する断面図である。

【図１０】従来例の製造方法を説明する断面図である。

【図１１】従来例の製造方法を説明する断面図である。

【図１２】従来例の製造方法を説明する断面図である。

【図１３】従来例の製造方法を説明する断面図である。

【図１４】従来例の製造方法を説明する断面図である。

【図１５】従来例の半導体集積回路装置を説明する断面
図である。

【図１６】図１５のエミッタ領域の形状を説明する概略
図である。

【図１７】本発明のａ−Ｓｉと従来のポリＳｉ膜が付い
た時の状態を説明する図である。

【図１８】図１７の２種類の膜にイオン注入をした時の
状態を説明する図である。

【図１９】図１８の２種類の膜をアニールしたときの状
態を説明する図である。

【図２０】ポリＳｉ成膜とａ−Ｓｉ成膜によるシート抵
抗を説明をする図である。

【図２１】図１９のシート抵抗のバラツキを説明する図
である。

【図２２】下地をシリコン酸化膜とシリコン窒化膜に分
け、抵抗体の抵抗値のバラツキを調べた図である。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 半導体層上の第１の絶縁膜により露出さ
   れたベース領域と、 前記ベース領域を構成しその中央に形成された活性ベー
   ス領域および前記活性ベース領域を囲んで成る外部ベー
   ス領域と、 前記活性ベース領域の中に形成されたエミッタ領域と、 前記活性ベース領域を露出し前記第１の絶縁膜上のシリ
   コン窒化膜を介して延在されたシリコン膜より成る前記
   外部ベース領域の取り出し電極と、 前記外部ベース領域の取り出し電極表面を覆い、前記活
   性ベース領域を露出した第２の絶縁膜と、 前記活性ベース領域を露出した前記第２の絶縁膜側面に
   設けられたサイドウォールで成り、前記エミッタ領域を
   露出した開口部と、 前記開口部を介して前記エミッタ領域とコンタクトした
   前記エミッタ領域の取り出し電極と、 前記エミッタ領域の取り出し電極および前記第２の絶縁
   膜上に被覆された第３の絶縁膜と、 前記外部ベース領域の取り出し電極を露出したベースコ
   ンタクトと、 前記開口部の周囲で前記エミッタ領域の取り出し電極を
   露出したエミッタコンタクトと、 前記ベースコンタクトおよび前記エミッタコンタクトに
   設けられたベース電極およびエミッタ電極とを有するこ
   とを特徴とした半導体集積回路装置。
2. 【請求項２】 半導体層上の第１の絶縁膜により露出さ
   れたベース領域と、 前記ベース領域を構成しその中央に形成された活性ベー
   ス領域および前記活性ベース領域を囲んで成る外部ベー
   ス領域と、 前記活性ベース領域の中に形成されたエミッタ領域と、 前記活性ベース領域を露出し前記第１の絶縁膜上に延在
   された前記外部ベース領域の取り出し電極と、 前記外部ベース領域の取り出し電極表面を覆い、前記活
   性ベース領域を露出した第２の絶縁膜と、 前記活性ベース領域を露出した前記第２の絶縁膜側面に
   設けられたサイドウォールで成り、前記エミッタ領域を
   露出した開口部と、 前記開口部を介して前記エミッタ領域とコンタクトし、
   前記第２の絶縁膜上のシリコン窒化膜を介して設けられ
   たシリコン膜から成る前記エミッタ領域の取り出し電極
   と、 前記エミッタ領域の取り出し電極および前記第２の絶縁
   膜上に被覆された第３の絶縁膜と、 前記外部ベース領域の取り出し電極を露出したベースコ
   ンタクトと、 前記開口部の周囲で前記エミッタ領域の取り出し電極を
   露出したエミッタコンタクトと、 前記ベースコンタクトおよび前記エミッタコンタクトに
   設けられたベース電極およびエミッタ電極とを有するこ
   とを特徴とした半導体集積回路装置。