JP2972425B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2972425B2 JP2972425B2 JP4014874A JP1487492A JP2972425B2 JP 2972425 B2 JP2972425 B2 JP 2972425B2 JP 4014874 A JP4014874 A JP 4014874A JP 1487492 A JP1487492 A JP 1487492A JP 2972425 B2 JP2972425 B2 JP 2972425B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply line
- circuit
- area
- internal cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 230000002093 peripheral effect Effects 0.000 claims description 19
- 239000004020 conductor Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路に関し、
特にマスタスライス方式で設計される半導体集積回路に
関する。
特にマスタスライス方式で設計される半導体集積回路に
関する。
【０００２】
【従来の技術】従来のマスタスライス方式で設計される
半導体集積回路は、図３に示すように、外部信号とのや
りとりを行う周辺回路領域９と、論理機能を実現する回
路（マクロ）即ち内部セル領域６とから構成され、周辺
回路領域９に配置されたＶＤＤ端子４とＧＮＤ端子５と
にそれぞれ接続された電源供給線１ａ，１ｂを経由し
て、内部セル領域６の電源供給線２ａ，２ｂにより全て
の内部セル領域６に電源が供給され駆動される。
半導体集積回路は、図３に示すように、外部信号とのや
りとりを行う周辺回路領域９と、論理機能を実現する回
路（マクロ）即ち内部セル領域６とから構成され、周辺
回路領域９に配置されたＶＤＤ端子４とＧＮＤ端子５と
にそれぞれ接続された電源供給線１ａ，１ｂを経由し
て、内部セル領域６の電源供給線２ａ，２ｂにより全て
の内部セル領域６に電源が供給され駆動される。
【０００３】
【発明が解決しようとする課題】従来のマスタスライス
方式の半導体集積回路では、論理機能を実現する内部セ
ル１０領域内に常に動作させる必要のある回路と、一時
的に動作させる必要のない回路を同時に搭載した場合、
全ての内部セル１０に電流が供給されているため、動作
させる必要のない回路においても電力が消費され、全体
の消費電力が小さくできないという問題点があった。
方式の半導体集積回路では、論理機能を実現する内部セ
ル１０領域内に常に動作させる必要のある回路と、一時
的に動作させる必要のない回路を同時に搭載した場合、
全ての内部セル１０に電流が供給されているため、動作
させる必要のない回路においても電力が消費され、全体
の消費電力が小さくできないという問題点があった。
【０００４】そのため、常に動作する必要のある回路を
別の半導体集積回路に分離したり、もしくは電源電圧の
電位をトランジスタの動作可能な電位まで下げて、回路
全体の消費電力を抑える必要があった。
別の半導体集積回路に分離したり、もしくは電源電圧の
電位をトランジスタの動作可能な電位まで下げて、回路
全体の消費電力を抑える必要があった。
【０００５】本発明の目的は、前記問題点を解決し、一
時的に動作させる必要のない回路には、電源供給をスト
ップするようにした半導体集積回路を提供することにあ
る。
時的に動作させる必要のない回路には、電源供給をスト
ップするようにした半導体集積回路を提供することにあ
る。
【０００６】
【課題を解決するための手段】本発明の半導体集積回路
の構成は、外部信号とのインターフェースを行う周辺回
路領域の電源供給線と論理機能を実現する内部セル領域
を駆動する電源供給線との間に、制御信号によって動作
するトランジスタを備えていることを特徴とし、特に前
記制御信号を発生する制御回路を設けたことを特徴とす
る。
の構成は、外部信号とのインターフェースを行う周辺回
路領域の電源供給線と論理機能を実現する内部セル領域
を駆動する電源供給線との間に、制御信号によって動作
するトランジスタを備えていることを特徴とし、特に前
記制御信号を発生する制御回路を設けたことを特徴とす
る。
【０００７】
【実施例】図１は本発明の一実施例の半導体集積回路の
平面図である。
平面図である。
【０００８】図１において、本実施例の半導体集積回路
は、周辺回路領域９に配置されたＶＤＤ端子４に接続さ
れる電源供給線１ａと、内部セル領域６の電源供給線３
との間に制御入力信号端子８の信号によってゲート動作
するＭＯＳトランジスタ７が接続されている。
は、周辺回路領域９に配置されたＶＤＤ端子４に接続さ
れる電源供給線１ａと、内部セル領域６の電源供給線３
との間に制御入力信号端子８の信号によってゲート動作
するＭＯＳトランジスタ７が接続されている。
【０００９】図１において、本実施例が従来例と異なる
点は、周辺回路領域９の電源供給線１ａと内部セル領域
６の電源供給線３とが直接接続されておらず、その間に
配置された多数のトランジスタ７のソース・ドレインを
経由して、接続されていることである。
点は、周辺回路領域９の電源供給線１ａと内部セル領域
６の電源供給線３とが直接接続されておらず、その間に
配置された多数のトランジスタ７のソース・ドレインを
経由して、接続されていることである。
【００１０】制御入力信号端子８の信号が“１”状態の
時ＭＯＳトランジスタ７は導通状態になり、周辺回路領
域９の電源供給線１ａと内部セル領域６の電源供給線３
とは、導通し内部セル領域６に電源が供給され駆動され
る。
時ＭＯＳトランジスタ７は導通状態になり、周辺回路領
域９の電源供給線１ａと内部セル領域６の電源供給線３
とは、導通し内部セル領域６に電源が供給され駆動され
る。
【００１１】制御入力信号端子８の信号が“０”状態の
時、ＭＯＳトランジスタ７は非導通状態になり、周辺回
路領域９の電源供給線１ａと内部セル領域６の電源供給
線３とは非導通状態となり、内部セル１０には電源が供
給されない。
時、ＭＯＳトランジスタ７は非導通状態になり、周辺回
路領域９の電源供給線１ａと内部セル領域６の電源供給
線３とは非導通状態となり、内部セル１０には電源が供
給されない。
【００１２】また、トランジスタ７が接続されていない
電源供給線２ａは制御入力信号に左右されず、常に周辺
回路領域９の電源供給線１ａと導通しており、内部セル
領域６に電源が供給されている。
電源供給線２ａは制御入力信号に左右されず、常に周辺
回路領域９の電源供給線１ａと導通しており、内部セル
領域６に電源が供給されている。
【００１３】一時的に動作させる必要のない回路を、Ｍ
ＯＳトランジスタ７によって電源の供給が停止できる内
部セル領域６に配置し、ＭＯＳトランジスタ７により電
源の供給を制御することにより動作していない時の電力
の消費を小さくできる。
ＯＳトランジスタ７によって電源の供給が停止できる内
部セル領域６に配置し、ＭＯＳトランジスタ７により電
源の供給を制御することにより動作していない時の電力
の消費を小さくできる。
【００１４】図２は本発明の他の実施例の半導体集積回
路を示す平面図である。
路を示す平面図である。
【００１５】図２において、本実施例は、制御回路１１
を備えている。
を備えている。
【００１６】ＭＯＳトランジスタ７を制御する信号を、
この制御回路１１により複数生成し、それぞれの制御信
号１２ａ，１２ｂ，１２ｃにより、内部セル１０への電
源電圧を供給することができる。その他の部分は、図１
と同様である。
この制御回路１１により複数生成し、それぞれの制御信
号１２ａ，１２ｂ，１２ｃにより、内部セル１０への電
源電圧を供給することができる。その他の部分は、図１
と同様である。
【００１７】
【発明の効果】以上説明したように、本発明は、周辺回
路領域の電源供給線と内部セル領域の電源供給線との間
に、制御信号によって動作するトランジスタを接続し、
このトランジスタを制御することにより、内部セル領域
への電源の供給を制御できる様にしたので、一時的に動
作させる必要のない回路への電源の供給を停止すること
ができ、常に動作させる必要のある回路と一時的に動作
させる必要のない回路とを同時に搭載した場合でも、半
導体集積回路の消費電力を小さくできるという効果を有
する。
路領域の電源供給線と内部セル領域の電源供給線との間
に、制御信号によって動作するトランジスタを接続し、
このトランジスタを制御することにより、内部セル領域
への電源の供給を制御できる様にしたので、一時的に動
作させる必要のない回路への電源の供給を停止すること
ができ、常に動作させる必要のある回路と一時的に動作
させる必要のない回路とを同時に搭載した場合でも、半
導体集積回路の消費電力を小さくできるという効果を有
する。
【図１】本発明の第１の実施例の半導体集積回路を示す
平面図である。
平面図である。
【図２】本発明の第２の実施例の半導体集積回路を示す
平面図である。
平面図である。
【図３】従来技術の半導体集積回路の平面図である。
【符号の説明】 １ａ 周辺回路領域ＶＤＤ電源供給線 １ｂ 周辺回路領域ＧＮＤ電源供給線 ２ａ 内部セル領域ＶＤＤ電源供給線 ２ｂ 内部セル領域ＧＮＤ電源供給線 ３ トランジスタで制御される電源供給線 ４ ＶＤＤ端子 ５ ＧＮＤ端子 ６ 内部セル領域 ７ 制御用ＭＯＳ型トランジスタ ８ 制御入力信号 ９ 周辺回路領域 １０ 内部セル １１ 制御回路 １２ａ，１２ｂ，１２ｃ 制御信号
Claims (3)
- 【請求項１】 常に動作させる必要のある第１の回路ブ
ロックと、一時的に動作させる必要のない複数の第２の
回路ブロックと、電源端子と、前記電源端子と前記第１
の回路ブロックとを接続する電源供給線と、前記電源供
給線と前記複数の第２の回路ブロックとの間にそれぞれ
設けられた複数のスイッチ手段と、前記複数のスイッチ
手段の導通／非導通をそれぞれ独立に制御する手段とを
備える半導体集積回路。 - 【請求項２】 前記制御する手段は、前記第１の回路ブ
ロック内に設けられて複数の制御信号を生成する制御回
路と、前記制御回路より生成された前記複数の制御信号
を前記複数のスイッチ手段にそれぞれ供給する複数の制
御信号線とからなることを特徴とする請求項１記載の半
導体集積回路。 - 【請求項３】 常に動作させる必要のある第１の回路ブ
ロック並びに時的に動作させる必要のない第２及び第３
の回路ブロックからなる内部セル領域と、前記内部セル
領域の周囲を取り囲んで設けられた周辺回路領域と、前
記周辺回路領域に設けられた複数の電源端子と、前記周
辺回路領域に設けられ前記複数の電源端子に共通に接続
されるとともに前記セル領域の周囲を取り囲んで設けら
れた周辺回路領域電源供給線と、前記第１の回路ブロッ
クを貫通するように設けられその両端がいずれも前記周
辺回路領域電源供給線に接続された第１の内部セル領域
電源供給線と、前記複数の第２及び第３の回路ブロック
を貫通するようにそれぞれ設けられた第２及び第３の内
部セル領域電源供給線と、前記第２の内部セル領域電源
供給線の一端に設けられ前記周辺回路領域電源供給線と
前記第２の内部セル領域電源供給線の前記一端との接続
を制御する第１のＭＯＳトランジスタと、前記第２の内
部セル領域電源供給線の他端に設けられ前記周辺回路領
域電源供給線と前記第２の内部セル領域電源供給線の前
記他端との接続を制御する第２のＭＯＳトランジスタ
と、前記第３の内部セル領域電源供給線の一端に設けら
れ前記周辺回路領域電源供給線と前記第３の内部セル領
域電源供給線の前記一端との接続を制御する第３のＭＯ
Ｓトランジスタと、前記第３の内部セル領域電源供給線
の他端に設けられ前記周辺回路領域電源供給線と前記第
３の内部セル領域電源供給線の前記他端との接続を制御
する第４のＭＯＳトランジスタと、前記第１ の回路ブロ
ック内に設けられ第１及び第２の制御信号を生成する制
御回路と、前記第１の制御信号を前記第１及び第２のＭ
ＯＳトランジスタのゲートに共通に供給する第１の制御
信号線と、前記第２の制御信号を前記第３及び第４のＭ
ＯＳトランジスタのゲートに共通に供給する第２の制御
信号線とを備える半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4014874A JP2972425B2 (ja) | 1992-01-30 | 1992-01-30 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4014874A JP2972425B2 (ja) | 1992-01-30 | 1992-01-30 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05206420A JPH05206420A (ja) | 1993-08-13 |
| JP2972425B2 true JP2972425B2 (ja) | 1999-11-08 |
Family
ID=11873164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4014874A Expired - Fee Related JP2972425B2 (ja) | 1992-01-30 | 1992-01-30 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2972425B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1324685C (zh) * | 2004-03-10 | 2007-07-04 | 索尼株式会社 | 半导体集成电路 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4366319B2 (ja) | 2005-01-31 | 2009-11-18 | パナソニック株式会社 | 半導体集積回路及びそのテスト方法 |
| WO2006114875A1 (ja) * | 2005-04-21 | 2006-11-02 | Renesas Technology Corp. | 半導体集積回路 |
| JP4621113B2 (ja) * | 2005-10-28 | 2011-01-26 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| JP5540910B2 (ja) * | 2010-06-08 | 2014-07-02 | 富士通セミコンダクター株式会社 | 集積回路、集積回路設計装置及び集積回路設計方法 |
| WO2021070367A1 (ja) * | 2019-10-11 | 2021-04-15 | 株式会社ソシオネクスト | 半導体装置 |
| WO2021070366A1 (ja) * | 2019-10-11 | 2021-04-15 | 株式会社ソシオネクスト | 半導体装置 |
| JP7306470B2 (ja) * | 2019-10-25 | 2023-07-11 | 株式会社ソシオネクスト | 半導体装置 |
| CN114762113B (zh) * | 2019-12-05 | 2024-11-01 | 株式会社索思未来 | 半导体装置 |
-
1992
- 1992-01-30 JP JP4014874A patent/JP2972425B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1324685C (zh) * | 2004-03-10 | 2007-07-04 | 索尼株式会社 | 半导体集成电路 |
| CN101060120B (zh) * | 2004-03-10 | 2010-06-23 | 索尼株式会社 | 半导体集成电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05206420A (ja) | 1993-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3080062B2 (ja) | 半導体集積回路 | |
| US5583454A (en) | Programmable input/output driver circuit capable of operating at a variety of voltage levels and having a programmable pullup/pulldown function | |
| US4363978A (en) | Reduced power tristate driver circuit | |
| JP2003188361A (ja) | ゲートアレイ構造の半導体集積回路 | |
| KR100232661B1 (ko) | 아날로그 스위치회로 | |
| JP2972425B2 (ja) | 半導体集積回路 | |
| JPH07118947B2 (ja) | 半導体装置 | |
| US5450356A (en) | Programmable pull-up buffer | |
| US4894558A (en) | Power saving input buffer for use with a gate array | |
| US6806757B2 (en) | Level shift circuit | |
| JPH10301680A (ja) | プル・アップ回路及び半導体装置 | |
| US6222397B1 (en) | Output circuit with switching function | |
| US6653693B1 (en) | Semiconductor integrated circuit device | |
| JP2679495B2 (ja) | 半導体回路 | |
| US5815029A (en) | Semiconductor circuit and semiconductor circuit device | |
| US6288586B1 (en) | Circuit for standby current reduction | |
| JPS5941205B2 (ja) | 電子回路 | |
| JP3214462B2 (ja) | 半導体集積回路 | |
| JPH06232349A (ja) | 半導体集積回路 | |
| US6304112B1 (en) | Integrated circuit provided with a fail-safe mode | |
| US6433594B1 (en) | Semiconductor integrated circuit and semiconductor integrated circuit system | |
| JP3769310B2 (ja) | 入力回路 | |
| JPH04288874A (ja) | マスタスライスｌｓｉ | |
| US6353239B1 (en) | Semiconductor integrated circuit device | |
| JPH0681339B2 (ja) | Ｍｏｓデイジタル空間スイツチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |