JP2976452B2 - 帰還形パルス幅変調回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、直流入力電圧に対応するパルス幅信号を送
出する回路の改良に関する。本発明は、アナログ・ディ
ジタル変換器の入力回路、あるいは自動制御装置、計測
装置、測定装置その他で直流電圧信号を遠方に伝送する
ために利用する。

〔概要〕

本発明は、積分回路の入力に加算する正負の基準電圧
源を一極性の電源により充電されたコンデンサを交互に
反転接続して与え、正負の基準電圧を１個の電源から発
生させるパルス幅変調回路において、 入力端子の電圧にしたがって変化する出力パルス幅に
かかわらず、１周期の中でこのコンデンサを充電するた
めの最小必要時間にわたり強制的にコンデンサと電源を
接続させることにより、 コンデンサの充電電圧が不十分で正負の基準電圧に誤
差が生じることを回避するものである。

〔従来の技術〕

第３図はパルス幅変調回路の従来例回路図である。第
３図において、伝送すべき変調入力である直流入力電圧
Ex、絶対値が等しく正負の極性が反転する基準電圧＋E
r、−Er、および一定周期で極性の反転するクロック信
号±Ecは、それぞれ抵抗器R₁、R₂およびR₃により加算さ
れて、積分回路Ｓの入力に与えられ、この積分回路Ｓの
出力電圧は比較回路COMPの入力に供給され、共通電位と
比較されてその出力E₀にはパルス幅信号を得る。このパ
ルス幅信号は前記基準電圧の極性を反転するスイッチSW
の制御に帰還接続される。

第４図はこの動作説明用のタイムチャートである。い
ま説明を簡単にするために、直流入力電圧Ex＝０である
とすると、クロック信号発生回路CLKは＋Ecおよび−Ec
を一定周期で交互に送出しているから、積分回路の出力
e₀は図の太線のようになり、出力端子の出力E₀は正の期
間と負の期間とが等しいパルス幅変調出力を送出する。
この出力端子の出力E₀は、基準電圧Erの極性切換スイッ
チSWに帰還接続されているから基準電圧±Erの波形と一
致する。この図では上述のように入力電圧Ex＝０である
が、入力電圧Exが負になるとそれに応じて出力E₀は正の
期間が長くなり、入力電圧Exが正になるとそれに応じて
出力E₀の正の期間が短くなる。

このような従来例回路では、基準電圧±Erを発生する
ために、絶対値の等しい２個の電源を必要とする。すな
わち、基準電圧源となる電源は誘導雑音その他からの影
響を受けず安定に動作させるために、一端が共通電位に
固定的に接続されていることが必要であり、１個の電源
を出力にしたがって反転接続させる構成とすることは現
実的な設計とはならない。また、２個の電源の絶対値の
相違はそのまま出力誤差となるから、２個の電源の絶対
値を高い精度で等しく設定することが必要であり、基準
電圧源が複雑高価になる。

これを改良するために、基準電圧源として、片側が共
通電位に固定的に接続された１個の一極性の電源と、こ
の電源により充電されるコンデンサとを備え、この基準
電圧源が前記一極性の電圧を送出する期間にはこの電源
から基準電圧を送出するとともにこのコンデンサをこの
電源に接続して充電し、反対極性の電圧を送出する期間
には電源を切り離してコンデンサを逆極性に接続してそ
のコンデンサに充電された電圧を送出する技術が考えら
れた。

〔発明が解決しようとする課題〕

この技術は一極性の電源により、正負の絶対値が等し
い基準電圧を発生できる優れた回路である。ところが、
変調信号である入力電圧の値によっては、一極性の電圧
を送出する期間のパルス幅が短くなって、このコンデン
サに十分な充電が行われる前に極性反転によりそのコン
デンサが放電される場合が発生する。この場合には、正
負の基準電圧の絶対値に誤差が生じて、これが出力パル
ス幅の誤差になり、出力パルス幅が入力電圧に対応しな
くなる欠点がある。

本発明はこれを改良するもので、入力信号の値に応じ
て変化する出力パルス幅が短くなっても、コンデンサに
十分な充電を行うことができ、正負の絶対値が等しい基
準電圧を発生することができ、誤差のないパルス幅変調
回路を提供することを目的とする。

〔課題を解決するための手段〕

本発明は、コンデンサの充電に必要な期間だけは入力
電圧の値にかかわらず強制的にコンデンサを電源に接続
させて充電させる構成を特徴とする。さらに、この基準
電圧源の出力回路にバッファ増幅器を設け、切換手段は
CMOS回路により構成する。コンデンサもCMOSを利用する
ことができる。

〔作用〕

片側が共通電位に固定的に接続された電源は安定であ
り、１個の電源であるから絶対値の違いを調整するなど
の操作は不要である。この１個の電源の極性に等しい極
性の電圧を発生する期間はこの電源から直接に基準電圧
を送出する。この期間にコンデンサをこの電源に接続し
て十分に充電させておく。つぎの反対極性の電圧を発生
する期間には、このコンデンサの共通電位に接続する端
子を逆転させてこのコンデンサの充電電圧を反対極性の
基準電圧として送出する。したがって反対極性の電圧を
発生する回路はいちじるしく簡単化される。

本発明の回路では、出力パルス幅が短くなることがあ
っても、コンデンサを充電するために最小必要時間だけ
は、コンデンサを電源に接続させておく。

〔実施例〕

第１図は本発明実施例装置の回路図である。この回路
は、変調信号である直流電圧Exの入力端子と、正負の基
準電圧±Erを発生する基準電圧源と、一定周期で正負の
電圧±Ecを交互に発生するクロック信号発生回路CLK
と、前記端子の電圧Ex、前記基準電圧源の出力電圧±E
r、および前記クロック信号発生回路の出力電圧±Ecを
加算する三つの抵抗器R₁R₂R₃からなる加算回路と、この
加算回路の加算電圧を入力とする積分する積分回路Ｓ
と、この積分回路Ｓの出力を基準電位（ここでは共通電
位）と比較する比較回路COMPと、この比較回路COMPの出
力にしたがって前記基準電圧源の出力極性を切換える切
換手段SWとを備えている。

ここで本発明の特徴として、前記基準電圧源は、一端
が共通電位に固定的に接続された一極性の電源Erと、両
端が前記切換手段に接続された１個のコンデンサC₀とを
含み、前記切換手段は、前記基準電圧源が前記一極性の
電圧を送出する期間にはこのコンデンサC₀を電源Erに接
続して充電させ、反対極性を送出する期間にはそのコン
デンサC₀を送出端子に反転接続して放電させる構成とな
っている。基準電圧±Erはバッファ回路BAを介して抵抗
器R₂から供給される。

さらに、クロック信号発生回路CLKの出力には、その
出力に同期して短いパルスを発生するパルス発生回路MM
を備え、前記切換手段は論理和回路ORを含み、このパル
ス発生回路MMの出力と出力電圧E₀の論理和をとることに
より、入力端子の電圧Exにしたがって変化する出力E₀の
パルス幅にかかわらず、パルス発生回路MMの出力期間に
はコンデンサC₀を電源Erに強制的に接続して十分に充電
させる構成となっている。

さらに詳しく説明する。第２図はこの実施例回路の動
作説明用のタイムチャートである。第２図（ａ）は変調
信号である入力電圧Exが零の場合である。クロック信号
発生回路CLKは周期的な電圧±Ecを発生しつづけ、これ
に基準電圧±Erが加算されて積分回路Ｓに入力される
と、その積分回路Ｓの出力e₀は第２図（ａ）の太線のよ
うになる。積分回路Ｓは負極性入力である。出力E₀は切
換手段SWに帰還されているから基準電圧±Erの波形と一
致する。このように入力電圧Ex＝０であるときには、出
力E₀の波形は正の期間と負の期間がほぼ等しくなる。

つぎに入力電圧Exが正の電圧になると、この出力E₀の
負の期間が長くなり正の期間が短くなる。第２図（ｂ）
は入力電圧Exがその正側の限界である＋Erにほぼ等しく
なった状態を示し、第２図（ｃ）は入力電圧Exがその負
側の限界である−Erに等しくなった状態を示す。

ここで切換手段SWについて説明すると、この切換手段
SWはCMOS回路により構成される。第１図の各スイッチの
状態は基準電圧として正の電圧を送出している状態であ
る。このときには電源Erの出力はバッファ回路BAの入力
に与えられ、その出力に等しい電圧＋Erが送出される。
比較回路COMPの出力にしたがってこの切換手段SWの各ス
イッチが一斉に反転すると、電源Erは開放された状態と
なり、コンデンサC₀に充電された電圧がバッファ回路BA
の入力に供給される。このときには、コンデンサC₀の正
側の端子が共通電位に接続されて負側の端子がバッファ
回路BAに与えられるから、その電位は−Erとなり、バッ
ファ回路BAの出力電圧も−Erとなる。

パルス発生回路MMの動作を説明すると、第２図（ａ）
あるいは同図（ｃ）のように出力E₀の正の期間が長いと
きにはこの正の期間にわたり、コンデンサC₀が電源Erに
接続されているからコンデンサC₀には十分に充電が行わ
れ、つぎに出力E₀が反転してこのコンデンサC₀が電源Er
から切り離されるときにはその端子電圧はErになってい
る。しかし、第２図（ｂ）に示すように入力電圧Exが正
になって、出力電圧E₀の正の期間が短くなるとコンデン
サC₀の充電時間が短くなり、その端子電圧がErに達する
前に切り離される場合が生じる。この実施例回路では、
これを防ぐためにパルス発生回路MMを設け、クロック信
号が電圧−Ecから＋Ecに立ち上がる直前に短い時間tpだ
けパルスを送出し、このパルスを論理和回路ORにより出
力E₀に重ねて、この時間tpについてはかりに出力E₀がな
くなっても、コンデンサC₀を強制的に電源Erに接続させ
るようにした。

時間tpをコンデンサC₀が充電するに要する十分な時間
になるようにコンデンサC₀の値およびスイッチ回路の導
通抵抗値を設定する。この構成により、コンデンサC₀が
十分に充電されないまま切り離されることがなくなる。
第２図からわかるように、この時間tpは第２図（ａ）ま
たは同図（ｃ）のようにコンデンサC₀が本来電源Erに接
続されている時間に含まれる場合には全く問題ないが、
第２図（ｂ）に示すように図示する時間T₁より長くなる
場合には、この時間T₁より長くなった時間は出力パルス
幅変調信号に利用できなくなる。すなわち、入力電圧Ex
が正の値でその値が＋Erに近い値のときには、伝送でき
る電圧範囲がわずかに狭くなる。

もっとも、入力電圧Exの利用範囲、コンデンサC₀の
値、バッファ回路BAの入力定数およびスイッチ回路の導
通抵抗値などから、コンデンサC₀を充電するに十分な時
間が１周期の間に必ず設定できるように設定すれば、パ
ルス発生回路MMおよび論理和回路ORは不要である。

〔発明の効果〕

以上説明したように、本発明によれば、基準電圧源を
構成する回路が、一端が共通電位に固定的に接続された
一極性の電源により実現できるので、動作が安定である
とともに簡単な構成とすることができる。電源を２個設
けるものに比べると、２個の電源の電圧誤差を調節する
必要がなく、製造工数を小さくできる。

【図面の簡単な説明】

第１図は本発明実施例回路図。 第２図はその実施例回路の動作説明用タイムチャート。 第３図は従来例回路図。 第４図は従来例回路図の動作タイムチャート。 Ex……変調信号である入力直流電圧、Ｓ……積分回路、
COMP……比較回路、CLK……クロック信号発生回路、SW
……切換手段。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】変調信号である直流電圧の入力端子と、絶
   対値が等しい正負の基準電圧源と、一定周期で正負の電
   圧を交互に発生するクロック信号発生回路と、前記端子
   の電圧、前記基準電圧源の出力電圧、および前記クロッ
   ク信号発生回路の出力電圧を加算する加算回路と、この
   加算回路の加算電圧を積分する積分回路と、この積分回
   路の出力を基準電位と比較する比較回路と、この比較回
   路の出力にしたがって前記基準電圧源の出力極性を切換
   える切換手段とを備え、 前記基準電圧源は、一端が共通電位に固定的に接続され
   た一極性の電源と、コンデンサとを含み、 前記切換手段は、前記基準電圧源が前記一極性の電圧を
   送出する期間に前記コンデンサを前記電源に接続して充
   電させ、反対極性を送出する期間にはそのコンデンサを
   送出端子に反転接続して放電させる回路を含む 帰還形パルス幅変調回路において、 前記クロック信号発生回路の出力に同期して短いパルス
   を発生するパルス発生回路を備え、 前記切換手段はこのパルス発生回路の出力期間には前記
   入力端子の電圧にかかわらず前記コンデンサを前記電源
   に強制的に接続して充電させる手段を含む ことを特徴とする帰還形パルス幅変調回路。