JP2980459B2 - 半導体素子製造方法およびその装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体素子内の１次元
特性を精度良く効率的に抽出し、１次元特性の解析によ
り決定される半導体素子製造条件を用いて半導体素子の
製造を行う半導体素子製造方法およびその装置に関す
る。

【０００２】

【従来の技術】半導体素子作成工程における多次元効果
として、例えば図３に示したような電界効果型トランジ
スタ（ＭＯＳＦＥＴ）の酸化の際に（ゲート）ポリシリ
コン１１の無い領域（ソース・ドレイン領域）のシリコ
ン基板１２の酸化する効果により、ポリシリコン１１で
覆われたシリコン基板１２（チャネル領域）の不純物分
布が影響を受ける（例えばM.Orlowski,et.al．1987IEDM
CONFERENCE,P.632-635に示されている）等の多次元
（この場合２次元）効果が知られている。

【０００３】従来の１次元シミュレーション方法では、
例えば図３の１次元直線ＡＡ′上のシミュレーション領
域を、図４に示した２次元平面と等価であるとみなすた
めに、上述の様な多次元効果を採り入れて計算する事が
できず、精度の良いシミュレーション結果が得られ難か
った。

【０００４】一方、多次元シミュレーションを行うこと
により多次元効果を取り入れた精度良い結果が得られる
が、計算時間が１次元計算に比べて膨大となり、半導体
素子設計の為の効果的なシミュレーションをおこなうこ
とが困難であった。

【０００５】半導体素子のシミュレーションには、多次
元シミュレーションが必要な部分と、１次元シミュレー
ションで十分良い精度が得られる部分とがある。

【０００６】従来、多次元シミュレーションで得られた
データを用いて継続的にシミュレーションしたい場合
は、同じ多次元シミュレーションによってシミュレーシ
ョンしなければならなかった。

【０００７】例えば、２次元プロセスシミュレーション
結果を用いてＭＯＳＦＥＴのしきい電圧を計算するに
は、図２０に示すように、２次元ディバイスシミュレー
ターに２次元プロセスシミュレーションで得られた２次
元素子形状および素子中の不純物濃度分布などを入力
し、２次元ディバイスシミュレーションを行う必要があ
った。

【０００８】

【発明が解決しようとする課題】以上のように、従来の
１次元シミュレーション方法では、多次元効果を取り入
れて計算する事ができず、精度の良いシミュレーション
結果を得ることができないとう問題があった。

【０００９】また、従来は多次元シミュレーション結果
を用いて１次元シミュレーションを行うことができなか
ったため、すべて多次元シミュレーションを行うことに
よって計算時間が膨大になるという欠点があった。

【００１０】第１の発明の目的は、実際の半導体素子製
造工程中に現れる多次元効果を１次元解析を実行する際
に考慮することにより、短い解析時間で高精度の１次元
特性抽出を可能にし、さらに、１次元特性の解析により
決定される半導体素子製造条件を用いて半導体素子の製
造を行うことにより、半導体素子製造プロセスを高効率
化する半導体素子製造方法およびその装置を提供するこ
とにある。

【００１１】また、第２の目的は、多次元解析結果を用
いて１次元特性の抽出を行うことにより、短い評価時間
で高精度の半導体素子特性を抽出し、さらに、半導体素
子特性により決定される半導体素子製造条件を用いて半
導体素子の製造を行うことにより、半導体素子製造プロ
セスを高効率化する半導体素子製造方法およびその装置
を提供することにある。

【００１２】

【課題を解決するための手段】上述した目的を達成する
ために、本発明の第１の特徴は、製造する半導体素子内
の任意の１次元領域における不純物の１次元分布状態を
不純物の拡散方程式を用いて抽出し、不純物の１次元分
布状態から半導体素子の製造条件を決定した後に、製造
条件を用いて半導体素子の製造を行う半導体素子製造装
置において、多次元領域からの多次元効果が拡散方程式
を構成する物理量に与える影響を定量的に見積もる手段
と、定量的に見積もられた多次元効果の影響の大きさに
基づいて、拡散方程式を構成する物理量の多次元効果に
よる変化量を抽出する手段と、変化量に基づいて、多次
元効果を考慮した不純物の１次元分布状態を抽出する手
段と、不純物の１次元分布状態から前記半導体素子の製
造条件を決定する手段とを有する半導体素子製造方法お
よびその装置であることにある。

【００１３】また、本発明の第２の特徴は、製造する半
導体素子が有する素子特性の１次元解析を行い、１次元
解析から当該半導体素子の製造条件を決定した後に、製
造条件を用いて半導体素子の製造を行う半導体素子製造
装置において、製造する半導体素子に対して多次元解析
を実行する手段と、多次元解析を実行した半導体素子領
域中から１次元解析を実行する１次元解析領域を指定す
る手段と、１次元解析領域上の素子特性を多次元解析結
果から抽出する手段と、１次元解析領域上の素子特性を
用いて１次元解析を実行する手段と、１次元解析から半
導体素子の製造条件を決定する手段とを有する半導体素
子製造方法およびその装置であることにある。

【００１４】

【作用】上記手段により、第１の発明は、半導体素子の
１次元シミュレーションを行う際に、まず多次元領域か
ら得られる多次元効果による、１次元シミュレーション
領域に与える影響力を初期物理量を用いて見積る。見積
られた影響力と、前記多次元領域と１次元シミュレーシ
ョン領域との物理的関係とから、１次元シミュレーショ
ン領域におけるシミュレーションパラメータの変化量を
決定する。

【００１５】そして、この変化量を基にして１次元シミ
ュレーションを実行し、１次元シミュレーション領域上
の物理量を決定している。

【００１６】また、第２の発明は、半導体素子の１次元
シミュレーションを行う際に、まず多次元シミュレーシ
ョンを行う。次に、多次元シミュレーション結果が得ら
れた多次元領域上の、１次元シミュレーションの実行を
希望する１次元領域を指定し、指定された１次元領域上
の物理量を、多次元シミュレーションによって得られた
結果から算出する。

【００１７】そして、算出された１次元領域上の物理量
を用いて１次元シミュレーションを行っている。

【００１８】

【実施例】以下、本発明の半導体素子シミュレーション
方法及び装置に関わる一実施例を図面を用いて説明す
る。

【００１９】第１の発明 まず、多次元効果の例として、ｎ型ＭＯＳＦＥＴの製造
工程の後酸化工程の際に、チャネル拡散層を形成する不
純物（ホウ素）がソース・ドレイン領域が酸化されるこ
とによる酸化増速拡散効果の影響を受ける２次元効果を
例により、そのシミュレーション方法及び結果を図面を
用いて説明する。

【００２０】尚、本実施例は上記２次元効果を例にとっ
て説明するが、例えば、ソース・ドレイン領域からだけ
でなく素子分離領域からの影響がチャネル領域の拡散に
及ぶ狭チャネルＭＯＳＦＥＴの場合などの３次元効果を
扱うことも同様の方法で可能である。

【００２１】図１は、第１の発明におけるシミュレーシ
ョン装置の一実施例の構成を示すブロック図である。

【００２２】同図において、初期値入力部１は、多次元
領域から得られる多次元効果による、１次元シミュレー
ション領域に与える影響力を見積る際の初期物理量を入
力するところである。

【００２３】２次元効果見積り部２は、初期値入力部１
から入力された初期物理量を用いて、１次元シミュレー
ション領域に与える影響力を見積るものである。

【００２４】１次元シミュレーション実行部３は、２次
元効果見積り部２によって見積られた影響力と、多次元
領域と１次元シミュレーション領域との物理的関係とか
ら、１次元シミュレーション領域におけるシミュレーシ
ョンパラメータの変化量を決定して１次元シミュレーシ
ョンを実行する。

【００２５】物理量決定部４は、１次元シミュレーショ
ン実行部３によって得られた１次元シミュレーション結
果から、１次元シミュレーション領域上の物理量を決定
する機能を有している。

【００２６】図３は後酸化工程の際の不純物拡散現象に
於ける２次元効果を示した模式図である。ソース・ドレ
イン領域が酸化されることにより生成する点欠陥がゲー
トポリシリコン１１直下のチャネル領域に回り込み１
３、これによりチャネル領域に於ける不純物（ホウ素）
の拡散係数が酸化増速拡散効果（ＯＥＤ）１４により増
大する。

【００２７】尚、この例では、ゲートポリシリコン１１
の厚さ（数千Å）は後酸化工程で生成される酸化膜厚
（１００Å程度）に比べ十分に厚く、またポリシリコン
１１とシリコン基板１２の間にゲート酸化膜１５が在る
ために、ゲートポリシリコン１１が酸化されることによ
るＯＥＤ効果がシリコン基板１２に達することはないと
しているが、ポリシリコン１１が酸化される効果がシリ
コン基板１２に及ぶ場合は上記のＯＥＤ効果と独立に扱
えば良い。

【００２８】いま、図３に示されるチャネル領域の１次
元直線ＡＡ′上に於ける上記の（後）酸化工程の１次元
シミュレーションを考える。従来法による１次元シミュ
レーションでは、この直線ＡＡ′上の層構造をシリコン
基板１２に酸化膜１５及びポリシリコン１１が２次元平
面状に形成された図４に示した構造と等価であるとして
シミュレーションを行う。従って、従来法による１次元
シミュレーションではシリコン基板１２内の不純物拡散
に前述のＯＥＤ効果は入らない。

【００２９】第１の発明の方法による１次元シミュレー
ション方法を以下で述べる。前述のように、ソース・ド
レイン領域が酸化されることにより、図３に示される１
次元直線ＡＡ′上のシリコン基板１２に於ける不純物
（ホウ素）の拡散係数はＯＥＤ効果により増大する。

【００３０】ホウ素のＯＥＤ効果を取り扱う１つのモデ
ルとして例えば非酸化性雰囲気での拡散係数（真性拡散
係数）（Ｄ₀ ）とＯＥＤ効果に依る拡散係数の増加分
（Ｄ_{OE D} ) とを用いて拡散係数ＤをＤ＝Ｄ₀ ＋Ｄ_OED の
ように表すモデルがある。ここで、Ｄ_OED の具体的な表
式は、例えば文献（A.M.Lin,D.A.Antoniadis,R.W.Dutto
n ，J.Electrochem.Soc.,128,1131(1981))等で提案され
ている。本実施例では、上記のモデルに基づいてＯＥＤ
効果を取り扱う。

【００３１】尚、本実施例で用いるＯＥＤ効果のモデル
以外にも、例えば点欠陥分布をあらわに取り入れた文献
(S.M.Hu,J.Appl.Phys.,57,1069(1985)）のモデル等が提
案されているが、これらのモデルを用いてもかまわな
い。

【００３２】また、本実施例ではソース・ドレイン領域
に於けるｎ⁺ 拡散層を形成するためのヒ素等のイオン注
入を行っていない場合を考えているが、この様なイオン
注入直後の酸化工程を考えるときには、イオン注入時に
ソーン・ドレイン領域に生成される点欠陥により拡散係
数が変更される効果や、ソース・ドレイン領域の不純物
濃度が高濃度になることにより酸化速度が変化しＯＥＤ
効果が変化する効果等を個別的に考えればよい。

【００３３】１次元直線ＡＡ′上のシリコン基板１２内
に於けるホウ素の拡散係数Ｄを考えるとＯＥＤ効果に依
る増加分（Ｄ_OED ^AA′）を決定する主な要因として、ソ
ース・ドレイン領域の酸化膜厚（ｔ_ox ^SD）、直線ＡＡ′
のゲートポリシリコン１１端からの距離（ｄ_AA′）等が
ある。

【００３４】上述のＯＥＤ効果のモデルを用いるとソー
ス・ドレイン領域が酸化されることによるホウ素の拡散
係数のＯＥＤ効果に依る増加分、すなわち２次元効果に
よる影響力（Ｄ_OED ^SD) を見積もることができる。

【００３５】Ｄ_OED ^AA′を評価する方法として例えば、
既知であるＤ_OED ^SD（Ｃ_B ^AA′）よりＯＥＤ効果の横方
向の減衰長（Ｌ_1at ）を用いて、 Ｄ_OED ^AA′（ＣB ^AA′）＝Ｄ_OED ^SD（Ｃ_B ^AA′）×exp （−ｄ_AA′／Ｌ_1at ） (1) とする方法が考えられる。

【００３６】Ｌ_1at の値としては、例えば文献(A.M.Lin
and R.W.Dutton,Appl.Phys.,35,799(1979))では２μ
ｍ、また文献(M.Orlowski,C.Mazure and F.Lan,1987EDM
CONFERENCE, P632-635)では１．４μｍ等の値が提唱さ
れている。本実施例ではＬ_1at＝２μｍとした。

【００３７】特にチャネル長（Ｌ_chan）の短い（Ｌ_chan
≦Ｌ_1at ）場合や、ｄ_AA′が十分に小さな場合等のよう
に、exp （−ｄ_AA′／Ｌ_1at ）がほぼ１とみなせるとき
は、 Ｄ_OED ^AA′＝（Ｃ_B ^AA′）Ｄ_OED ^SD（Ｃ_B ^AA′） …(2) を用いても構わない。

【００３８】尚、後述のシミュレーションの実施例で述
べるように、Ｌ_chanが小さい場合式(2) を用いた１次元
シミュレーションは精度良く２次元シミュレーションの
結果と一致することが分かる。さらに、Ｌ_chanが１０μ
ｍと長い場合でも、半導体素子の電気特性（本実施例で
はＭＯＳＦＥＴのしきい電圧）の評価を行う際に、式
(2) を用いた１次元シミュレーションが有効であること
が示される。

【００３９】以上示した実施例のフローチャートを図２
に示した。

【００４０】まずステップＳ１０１で初期不純物分布
（Ｃ_B ^AA′（t=0)）、ソース・ドレイン領域の初期酸化
膜厚（ｔ_ox ^SD）、図３に示した１次元シミュレーション
を行う１次元直線ＡＡ′とポリシリコン１１端との距離
（ｄ_AA′）等の入力を行う。

【００４１】また、この入力の際、多次元効果を取り入
れた計算を行うかどうかの指定や上記式(1) 及び式(2)
に示した拡散係数の変化量を見積もる方法のいずれかを
採用するかの指定も合わせて行う。

【００４２】ステップＳ１０２で初期時刻を設定し、ス
テップＳ１０３でΔｔだけ時間を進める。次に、ステッ
プＳ１０４で多次元効果を取り入れるかどうかの判定を
行う。多次元効果を取り入れた計算を行わない場合は、
従来法による計算同様に断面ＡＡ′におけるＯＥＤ効果
による拡散係数の増加分（Ｄ_OED ^AA′）はゼロとなる
（ステップＳ１１０）。

【００４３】他方、多次元効果を取り入れる場合には、
まずステップＳ１０５に示すようにｔ_ox ^SD等からＤ_OED
^SDの関数型を決定するためのパラメータ（例えばソース
・ドレイン領域の酸化速度）を求める。次に、ステップ
Ｓ１０６で時刻ｔ＋Δｔに対するｔ_ox ^SDを前記酸化速度
より求める。

【００４４】尚、本実施例で用いたＤ_OED ^AA′のモデル
があらわにｔ_ox ^SDには依らない（酸化速度に依る）為
に、Ｄ_OED ^AA′を決定するステップ以前にｔ_ox ^SDの更新
を行っても差し支えない。しかし、Ｄ_OED ^AA′があらわ
にｔ_ox ^SDに依る場合などは、ステップＳ１０６の工程を
ステップ１０８或いはＳ１０９の後で行ってもかまわな
い。

【００４５】次に、Ｄ_OED ^AA′をｄ_AA′に応じた減衰項
を含む式(1) を用いるか、減衰項を含まない式(2) を用
いるかを判定し、それぞれの場合に対し、ステップＳ１
０８或いはＳ１０９でＤ_OED ^AA′を決定する。その後、
以上で決定されたＤ_OED ^AA′から不純物の拡散係数（Ｄ
_B ＝Ｄ₀ ＋Ｄ_OED ^AA′）を決定し、ステップＳ１１１で
不純物拡散を記述した拡散方程式を解き時刻ｔにおける
不純物濃度（Ｃ_B ^AA′（ｔ））を決定する。

【００４６】次に、ステップＳ１１２で時刻ｔが酸化時
間（ｔ_end ）に達したかどうかの判定を行い、達してい
なければステップＳ１０３に戻り時間を進めて上記ステ
ップを繰り返し、ｔ_end に達していれば適宜の出力を行
い終了する。

【００４７】以下で、以上述べたシミュレーション方法
に基づくシミュレーションの実施例をチャネル長（Ｌ
_chan）１０μｍのｎ型ＭＯＳＦＥＴの場合について示
し、次にＬ_chan＝２μｍの場合を示す。

【００４８】図５に酸化工程前のシリコン基板１２上に
膜厚１００Åの酸化膜１５及び膜厚２０００Åのポリシ
リコン１１が形成されている２次元断面図を示す。シリ
コン基板１２には、チャネルを形成する為の不純物のホ
ウ素がイオン注入されている。この、シリコン基板１２
内の深さ方向の、酸化工程前のホウ素濃度分布を図６に
示した。

【００４９】引き続き、酸素雰囲気の下で９００℃４０
分間の酸化の２次元シミュレーションを行った後の状態
を図７に示した。ここでシリコン基板１２内の曲線は、
ホウ素等濃度線である。尚、本実施例では、ポリシリコ
ン１１の酸化は無視した。

【００５０】図７のｘ座標のｘ＝２，４，６μｍにおけ
る、深さ方向の１次元上のシリコン基板１２内のホウ素
濃度分布を、それぞれ図８〜１０の黒三角印で示した。
ここで、図７のｘ＝２，４，６μｍはそれぞれ前述のｄ
_AA′＝１，３，５μｍに対応する。特に、図１０のｘ＝
６μｍ（ｄ_AA′＝５μｍ）の場合は、図７のポリシリコ
ン１１の中央部における１次元を表す。

【００５１】図８〜１０には、図７で示した２次元シミ
ュレーションの結果（黒三角印）と、第１の発明による
１次元シミュレーションの結果（実線）及び、比較のた
め、従来法による１次元シミュレーションの結果（点
線）を示した。尚、本実施例では、式(1) で表される酸
化増速拡散の効果を取り入れた。

【００５２】図８〜１０により従来法による結果に比べ
て、第１の発明による１次元シミュレーション法による
結果が、２次元シミュレーション結果を全ての断面にお
いて精度良く再現できる事がわかる。特に、従来法の計
算では、ポリシリコン１１の中央部（ｘ＝６μｍの場
合）における結果と２次元シミュレーションとの差異は
比較的小さいが、ポリシリコン１１端に近づくほどこの
差異は増大する。

【００５３】図７に示した２次元シミュレーションの計
算時間は大型計算機を使用して約１５分であるのに対
し、図８〜１０に示した第１の発明による１次元シミュ
レーションの計算時間は約１秒である。

【００５４】本実施例では一度の酸化工程のみを考えた
が、実際の半導体素子を作成する工程では熱工程だけで
も数十回にのぼり、全工程のシミュレーションを実施す
る場合の２次元シミュレーションに要する計算時間が膨
大になることは明らかである。この点から、２次元シミ
ュレーションを精度良く再現する１次元シミュレーショ
ンは計算時間の点で素子設計効率の面の意義は大きい。

【００５５】以上の実施例では、式(1) に基づき各断面
におけるＤ_OED ^AA′を見積もり、計算を行ったが、式
(2) に示される減衰項を含まないＤ_OED ^AA′を用いる事
により、酸化増速拡散の２次元効果のチャネル領域のホ
ウ素濃度分布に及ぼす影響の最大値を見積もる事ができ
る。また、通常の１次元シミュレーション（これはＤ_OE
D ^AA′＝０とする事に対応する）を行う事により、上記
２次元効果の影響の最小値を見積もる事ができる。

【００５６】これらにより、例えば素子の電気特性の評
価の一例として、ＭＯＳＦＥＴのしきい電圧（Ｖ_TH）の
評価をする際に、１次元計算だけでＶ_THの最大値（Ｖ_TH
^MAX）及び最小値（Ｖ_TH ^MIN ）を見積もる事ができ、実
際に２次元プロファイルを用いて得られるＶ_THを求めな
くても、Ｖ_TH ^MAX 及びＶ_TH ^MIN を用いる事により実用的
な例えば集積回路等の設計を効果的に行う事ができる。

【００５７】次に、Ｌ_chan＝２μｍ（＝Ｌ_1at ）の場合
の実施例を述べる。図１１の断面図は、図５で示したＬ
_chan＝１０μｍの断面図に対応するものである。酸化膜
１５の膜厚及びポリシリコン１１の膜厚は先の実施例と
同じである。また、酸化前のシリコン基板コン１２内の
ホウ素濃度分布も先の例と同じで、図６で示される。図
１１に示される状態で先の実施例と同様の酸化工程（酸
素雰囲気の下で９００℃４０分間の酸化）の２次元シミ
ュレーションの結果を図１２に示した。尚、この２次元
シミュレーションに要する計算時間は先の実施例の場合
同様、大型計算機で約１５分である。

【００５８】図１２に示されるチャネル領域（１μｍ≦
ｘ≦３μｍ）のホウ素分布には、図７のチャネル領域
（１μｍ≦ｘ≦１１μｍ）に見られるチャネル方向の濃
度の斑がなく、チャネル領域の任意の断面のシリコン基
板１２内のホウ素分布形状が断面の位置に依らずほとん
ど等しい事がわかる。

【００５９】これはＬ_1at ＝２μｍとしたために、チャ
ネル領域全面に渡ってほぼ一様にＯＥＤ効果の影響が現
れる為であると解釈できる。即ちこの場合、式(2) のＤ
_OED ^AA′を用いる事によりチャネル領域内のホウ素濃度
分布が１次元シミュレーションでも２次元シミュレーシ
ョンの結果を精度良く求められることになる。

【００６０】図１３に、ｘ＝２μｍにおける１次元上の
シリコン基板１２内のホウ素濃度分布の結果（黒三角
印）を示した。また、図１３に、式(2) に基づく第１の
発明の１次元シミュレーションの結果（実線）、及び比
較のため従来法による１次元シミュレーションの結果
（点線）も併せて示した。

【００６１】図１３からわかるように、従来法による結
果と２次元シミュレーションとの結果が大きく異なり、
従来法に基づく１次元シミュレーションの素子評価の精
度に問題があることがわかる。他方、第１の発明の計算
法による結果が２次元シミュレーションの結果と精度良
く一致することがわかる。従って、第１の発明により１
次元シミュレーションの精度が大幅に改善される。

【００６２】第２の発明 次に、第２の発明における半導体素子シミュレーション
方法及び装置の詳細をＭＯＳＦＥＴシミュレーションを
例にとり図面を用いて説明する。尚、今回の実施例で
は、２次元シミュレーションについて説明するが、これ
に限らず第２の発明は、３次元シミュレーションなどの
多次元シミュレーションでも適応可能である。

【００６３】図１４は、第２の発明におけるシミュレー
ション装置の一実施例の構成を示すブロック図である。

【００６４】同図において、２次元シミュレーション実
行部２１は、２次元平面上の２次元シミュレーションを
行うところである。

【００６５】１次元シミュレーション位置指定部２２
は、２次元シミュレーション実行部２１によって２次元
シミュレーション結果が得られた２次元平面上の、１次
元シミュレーションの実行を希望する位置を指定する部
分である。

【００６６】物理量算出部２３は、１次元シミュレーシ
ョン位置指定部２２で指定された１次元領域上の物理量
を、２次元シミュレーション実行部２１によって得られ
た２次元シミュレーション結果から算出する機能を有し
ている。

【００６７】１次元シミュレーション実行部２４は、物
理量算出部２３で算出された１次元領域上の物理量を用
いて１次元シミュレーションを行うところである。

【００６８】表示部２５は、２次元シミュレーション実
行部２１によって得られた２次元シミュレーション結
果、物理量算出部２３で算出された１次元領域上の物理
量、あるいは１次元シミュレーション実行部２４で得ら
れた１次元シミュレーション結果などを表示するもので
ある。

【００６９】このシミュレーション装置は堆積、エッチ
ング、イオン注入、酸化、拡散などの半導体素子製造プ
ロセスを１次元および２次元シミュレーションする機能
と、拡散層抵抗、ＭＯＳＦＥＴのしきい電圧などの電気
的特性を１次元シミュレーション（ディバイスシミュレ
ーション）する機能と、素子形状、不純物分布、電気的
特性などを出力装置上に表示する機能を有する。

【００７０】具体的な装置としては、ＣＰＵ、このＣＰ
Ｕに接続された入力装置、ＲＯＭ、ＲＡＭ、磁気ディス
ク等の記憶装置およびＣＲＴ端末等の出力装置を備えた
通常のコンピューターが使用され、シミュレーションの
各ステップにおける演算処理等はＣＰＵの演算部で行わ
れると共に、各ステップで発生した数値情報等のデータ
格納はＲＡＭ等のメモリーや磁気ディスク等の記憶装置
に対して行われる。

【００７１】また、本実施例で用いたシミュレーション
装置は、１次元半導体素子シミュレーションに用いるサ
ブルーチンまたは関数の一部と、２次元半導体素子シミ
ュレーションに用いるサブルーチンまたは関数の一部を
共用するプログラム構造になってる。

【００７２】図１５は、第２の発明におけるシミュレー
ション方法のフローチャートであり、以下このフローチ
ャートにそって第２の発明の説明を行う。

【００７３】まず、ステップＳ２０１において本シミュ
レーターにＭＯＳＦＥＴ製造プロセスの２次元シミュレ
ーションを行うためのデータを入力する。次に、ステッ
プＳ２０２において堆積、エッチング、イオン注入、酸
化、拡散などのＭＯＳＦＥＴ製造プロセスの２次元シミ
ュレーションを行う。

【００７４】ステップＳ２０３において図１６に示すよ
うな、シリコン基板３１、ゲート酸化膜３２、ゲート電
極３３、チャネル領域３４、及びソース・ドレイン領域
３５からなる２次元素子形状と、素子中の不純物濃度分
布（図示せず）を例えばＣＲＴ端末に表示する。

【００７５】ステップＳ２０４において、図１６に示す
ようなＣＲＴ端末に表示された２次元素子形状と、１次
元シミュレーションの実行を希望する位置を指定するた
めのポインター３６を見ながら、マウスやキーボードな
どを用いて１次元シミュレーション位置を対話的に指定
する。

【００７６】ステップＳ２０５において、例えば図１６
のゲート電極３３の中央を通るポインター３６の位置
で、１次元シミュレーション用の節点を発生し、補間法
などを用いて２次元シミュレーション結果からそれぞれ
の１次元節点上の不純物濃度等の物理量を算出する。算
出されたポインター３６上の物理量を図１７に示す。

【００７７】ここで素子構造を確認するために、得られ
た１次元断面における物理量をＣＲＴ端末に表示しても
よい。図１７に示される１次元断面における物理量は、
ゲート電極層３３、ゲート酸化膜層３２、及びシリコン
基板３１内の不純物分布である。

【００７８】次に、ステップＳ２０５において得られた
１次元断面における物理量を初期値にして、ステップＳ
２０６において１次元シミュレーションを行うためのデ
ータを入力し、ステップＳ２０７で例えば１次元ポアッ
ソン方程式を解く１次元シミュレーションを行い、しき
い電圧を計算する。ステップＳ２０８において、得られ
たしきい電圧を図１８に示すようにＣＲＴ端末の一部に
表示する。

【００７９】ゲート長の短い通常のＭＯＳＦＥＴの場合
には、この方法で求めたしきい電圧は２次元ディバイス
シミュレーションで計算したしきい電圧と良い精度で一
致する。このように第２の発明によれば通常の２次元シ
ミュレーションより短い計算時間でしきい電圧を精度良
く計算することができる。

【００８０】ゲート長の長いＭＯＳＦＥＴの場合にはゲ
ート端の１次元物理量から計算したしきい電圧とゲート
中央部の１次元断面における物理量から計算したしきい
電圧が異なる場合がある。

【００８１】この場合にはステップＳ２０９においてシ
ミュレーションを継続する指示を行いステップＳ２０４
に戻って、１次元シミュレーションの実行を希望する位
置を変え、再び１次元シミュレーションを行う。このと
き図１９に示すように、ＣＲＴ端末上にポインター３６
としきい電圧を両方表示し、マウス等を用いて対話的に
ポインター３６の位置指定を行えば効率よくシミュレー
ションを行うことができる。

【００８２】このようにしてゲート長の長いＭＯＳＦＥ
Ｔの場合には第２の発明によってしきい電圧の上限値、
下限値を知ることができる。さらに、ＭＯＳＦＥＴのし
きい電圧を支配している領域を特定することができ、素
子設計上の重要な指針として用いることができる。

【００８３】上記実施例ではしきい電圧を計算するた
め、チャネル領域３４の１次元断面における物理量を算
出したが、ソース・ドレイン領域３５の拡散層抵抗が必
要な場合にはソース・ドレイン領域３５の１次元断面に
おける物理量を算出し、例えば１次元ポアッソン方程式
を解き拡散層抵抗を計算すれば良い。

【００８４】このとき必要な２次元プロセスシミュレー
ションは上記実施例のプロセスシミュレーションと同じ
であるから、新たにプロセスシミュレーションを行う必
要はなく、単にポインター３６の位置を変更するだけで
必要な１次元断面における物理量を得ることができる。

【００８５】あるいは単にソース・ドレイン領域３５の
接合深さが必要な場合には、ゲート電極３３形成までは
２次元プロセスシミュレーションを行ったのちソース・
ドレイン領域３５の１次元断面における物理量を算出
し、その後のプロセスシミュレーションを１次元で行え
ば短い計算時間で所望の接合深さを得ることができる。
前述したように、本実施例で用いたシミュレーション装
置は、１次元半導体素子シミュレーションに用いるサブ
ルーチンまたは関数の一部と、２次元半導体素子シミュ
レーションに用いるサブルーチンまたは関数の一部を共
用するプログラム構造になってる。

【００８６】したがって１次元半導体素子シミュレータ
ーと２次元半導体素子シミュレーターを個別に開発する
よりも短期間に効率よくプログラム開発を行うことがで
き、プログラムの維持作業も容易になる。また１次元お
よび２次元シミュレーション両方に用いているモデルを
改良すれば１次元および２次元シミュレーション精度が
同時に改良されるので改良作業も効率よく行うことがで
きる。

【００８７】

【発明の効果】以上述べたように第１の発明によれば、
従来、２次元シミュレーションでしか取り入れることが
できなかった２次元効果を、１次元シミュレーションに
有効に取り入れることができる。これにより、シミュレ
ーションの計算時間を大幅に短縮でき、その結果素子開
発効率が飛躍的に向上する。

【００８８】また、第２の発明によれば、多次元半導体
素子シミュレーション結果を用いて１次元半導体素子シ
ミュレーションを行うため、すべて多次元シミュレーシ
ョンを行う場合に比べ、大幅に計算時間を短縮すること
ができる。この結果、半導体素子設計、解析、評価を効
率よく行うことができる。

【図面の簡単な説明】

【図１】第１の発明におけるシミュレーション装置の一
実施例の構成を示すブロック図である。

【図２】第１の発明におけるシミュレーション方法のフ
ローチャートの一例である。

【図３】酸化工程の際に、ＯＥＤ効果により拡散係数が
２次元的な影響を受けることを示した２次元平面の模式
図である。

【図４】第１の発明に対する従来法による１次元シミュ
レーションの場合と等価な２次元構造である。

【図５】酸化工程シミュレーション前のＬ_chan＝１０μ
ｍの場合のＭＯＳＦＥＴの２次元断面図である。

【図６】酸化前のシリコン基板中の深さ方向のホウ素濃
度分布である。

【図７】酸化工程後の２次元シミュレーション結果であ
る。

【図８】第１の発明による酸化工程後の１次元シミュレ
ーション結果である。

【図９】図８と異なる位置における酸化工程後の１次元
シミュレーション結果である。

【図１０】図８，９と異なる位置における酸化工程後の
１次元シミュレーション結果である。

【図１１】酸化工程のシミュレーション前のＬ_chan＝２
μｍの場合の２次元断面図である。

【図１２】酸化工程の２次元シミュレーション結果であ
る。

【図１３】第１の発明による酸化工程の１次元シミュレ
ーション結果である。

【図１４】第２の発明におけるシミュレーション装置の
一実施例の構成を示すブロック図である。

【図１５】第２の発明におけるシミュレーション方法の
フローチャートである。

【図１６】第２の発明における２次元シミュレーション
で得られた２次元素子形状の断面図である。

【図１７】図１６で示したポインター上の１次元物理量
である。

【図１８】第２の発明における１次元シミュレーション
結果が表示された様子を示す図である。

【図１９】ゲート長が長い場合の２次元素子形状の断面
図と１次元シミュレーション結果が表示された様子を示
す図である。

【図２０】第２の発明に対する従来のシミュレーション
方法のフローチャートである。

【符号の説明】

１ 初期値入力部 ２ ２次元効果見積り部 ３ １次元シミュレーション実行部 ４ 物理量決定部 １１ ポリシリコン １２ 半導体基板 １３ 点欠陥拡散 １４ 酸化増速拡散 １５ 酸化膜 ２１ ２次元シミュレーション実行部 ２２ １次元シミュレーション位置指定部 ２３ 物理量算出部 ２４ １次元シミュレーション実行部 ２５ 表示部 ３１ シリコン基板 ３４ チャネル領域 ３５ ソース・ドレイン領域 ３２ ゲート酸化膜 ３３ ゲート電極 ３６ ポインター

フロントページの続き (56)参考文献 Ｕｌｒｉｃｈ Ｗｅｉｎｅｒｔ ｅｔ ａｌ．“Ａ Ｓｉｍｕｌａｔｉｏｎ Ｓｙｓｔｅｍ ｆｏｒ Ｄｉｆｆｕｓｉ ｖｅ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉ ｌｉｃｏｎ：Ｏｎｅ−Ｄｉｍｅｎｔｉｏ ｎａｌ Ａｍａｌｙｓｉｓ”Ｚｅｉｔｓ ｃｈｒｉｆｔ ｆ▲ｕ▼ｒ Ｎａｔｕｒ ｅｆｏｒｓｃｈｕｎｇ Ａ：Ｐｈｙｓｉ ｃａｌ Ｓｃｉｅｎｃｏｓ Ｖｏｌ. 46，Ｎｏ．11，ｐｐ．955−966（1991) Ｅ．Ｓｈｅｉｄ ｅｔ．ａｌ．“１Ｄ Ｓｉｍｕｌａｔｏｎ ｏｆ Ｏｘｉｄ ａｔｉｏｎ−Ｅｎｈａｎｃｅｄ ａｎｄ Ｏｘｕｄａｔｉｏｎ Ｒｏｌａｔｅｄ Ｄｉｆｆｕｓｉｏｎ ｉｎ Ｓｉｌｉ ｃｏｎ ａｎｄ Ｖａｌｉｄｉｔｕ ｏ ｆ ｔｈｅ Ｐｈｙｓｉｃａｌ Ｍｏｄ ｅｌ”，Ｐｈｉｓｉｃａ ｓｔａｔｕｓ ｓｏｌｉｄｉ（ａ）”，Ｖｏｌ．93, ＮＯ．２，ｐｐ．523−533（1986)

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 製造する半導体素子内の任意の１次元領
   域における不純物の１次元分布状態を不純物の拡散方程
   式を用いて抽出し、当該不純物の１次元分布状態から当
   該半導体素子の製造条件を決定した後に、当該製造条件
   を用いて半導体素子の製造を行う半導体素子製造方法に
   おいて、 多次元領域からの多次元効果が前記拡散方程式を構成す
   る物理量に与える影響を定量的に見積もるステップと、 定量的に見積もられた前記多次元効果の影響の大きさに
   基づいて、前記拡散方程式を構成する物理量の多次元効
   果による変化量を抽出するステップと、 前記変化量に基づいて、多次元効果を考慮した不純物の
   １次元分布状態を抽出するステップと、 前記不純物の１次元分布状態から前記半導体素子の製造
   条件を決定するステップととから成ることを特徴とする
   半導体素子製造方法。
2. 【請求項２】 製造する半導体素子内の任意の１次元領
   域における不純物の１次元分布状態を不純物の拡散方程
   式を用いて抽出し、当該不純物の１次元分布状態から当
   該半導体素子の製造条件を決定した後に、当該製造条件
   を用いて半導体素子の製造を行う半導体素子製造装置に
   おいて、 多次元領域からの多次元効果が前記拡散方程式を構成す
   る物理量に与える影響を定量的に見積もる手段と、 定量的に見積もられた前記多次元効果の影響の大きさに
   基づいて、前記拡散方程式を構成する物理量の多次元効
   果による変化量を抽出する手段と、 前記変化量に基づいて、多次元効果を考慮した不純物の
   １次元分布状態を抽出する手段と、 前記不純物の１次元分布状態から前記半導体素子の製造
   条件を決定する手段とを有することを特徴とする半導体
   素子製造装置。
3. 【請求項３】 製造する半導体素子が有する素子特性の
   １次元解析を行い、当該１次元解析から当該半導体素子
   の製造条件を決定した後に、当該製造条件を用いて当該
   半導体素子の製造を行う半導体素子製造方法において、 製造する半導体素子に対して多次元解析を実行するステ
   ップと、 前記多次元解析を実行した半導体素子領域中から１次元
   解析を実行する１次元解析領域を指定するステップと、 前記１次元解析領域上の素子特性を多次元解析結果から
   抽出するステップと、 前記１次元解析領域上の素子特性を用いて１次元解析を
   実行するステップと、 前記１次元解析から前記半導体素子の製造条件を決定す
   るステップとから成ることを特徴とする半導体素子製造
   方法。
4. 【請求項４】 製造する半導体素子が有する素子特性の
   １次元解析を行い、当該１次元解析から当該半導体素子
   の製造条件を決定した後に、当該製造条件を用いて当該
   半導体素子の製造を行う半導体素子製造装置において、 製造する半導体素子に対して多次元解析を実行する手段
   と、 前記多次元解析を実行した半導体素子領域中から１次元
   解析を実行する１次元解析領域を指定する手段と、 前記１次元解析領域上の素子特性を多次元解析結果から
   抽出する手段と、 前記１次元解析領域上の素子特性を用いて１次元解析を
   実行する手段と、 前記１次元解析から前記半導体素子の製造条件を決定す
   る手段とを有することを特徴とする半導体素子製造装
   置。