JP2996014B2 - Ｄｃ−ｄｃコンバータ - Google Patents
Ｄｃ−ｄｃコンバータInfo
- Publication number
- JP2996014B2 JP2996014B2 JP18394392A JP18394392A JP2996014B2 JP 2996014 B2 JP2996014 B2 JP 2996014B2 JP 18394392 A JP18394392 A JP 18394392A JP 18394392 A JP18394392 A JP 18394392A JP 2996014 B2 JP2996014 B2 JP 2996014B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- resonance
- period
- circuit
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 39
- 238000004804 winding Methods 0.000 claims description 25
- 238000007599 discharging Methods 0.000 claims description 6
- 238000009499 grossing Methods 0.000 claims description 6
- 230000001939 inductive effect Effects 0.000 claims 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000011084 recovery Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- Y02B70/1433—
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＤＣ−ＤＣコンバータに
関し、特に電圧共振型ＤＣ−ＤＣフォワードコンバータ
の主スイッチの電力損失特性の改良に関する。
関し、特に電圧共振型ＤＣ−ＤＣフォワードコンバータ
の主スイッチの電力損失特性の改良に関する。
【０００２】
【従来の技術】周知のように、ＤＣ−ＤＣコンバータの
ターンオン損失は、ゼロボルトスイッチング（ＺＶＳ）
法を電圧共振型または電流共振型ＤＣ−ＤＣコンバータ
に適用することにより著しく改良されてきている。特に
電圧共振型コンバータは主スイッチとして使用するＭＯ
ＳＦＥＴの出力容量を共振用コンデンサの一部として利
用できるのでスイッチング周波数の高周波化に適してい
る。そのため、電圧共振型ＤＣ−ＤＣコンバータを用
い、高い周波数で高い効率を得るために多くの研究が進
められている。
ターンオン損失は、ゼロボルトスイッチング（ＺＶＳ）
法を電圧共振型または電流共振型ＤＣ−ＤＣコンバータ
に適用することにより著しく改良されてきている。特に
電圧共振型コンバータは主スイッチとして使用するＭＯ
ＳＦＥＴの出力容量を共振用コンデンサの一部として利
用できるのでスイッチング周波数の高周波化に適してい
る。そのため、電圧共振型ＤＣ−ＤＣコンバータを用
い、高い周波数で高い効率を得るために多くの研究が進
められている。
【０００３】図６は１石式電圧共振ＤＣ−ＤＣフォワー
ドコンバータの従来例の回路図である。回路はＤＣ電源
１、主トランス５、主スイッチ３、主スイッチ３に並列
に接続されたコンデンサ４、電圧クランパ７０、整流ダ
イオード１１、電流スナバ回路７１、入力コンデンサ
２、出力コンデンサ１２、および主スイッチ３のスイッ
チングを制御するためのループ制御回路１４で成ってい
る。図中、コイル１５は主トランスのリーケージインダ
クタンスおよび必要な場合には外付けされたコイルのイ
ンダクタンスを表わす。
ドコンバータの従来例の回路図である。回路はＤＣ電源
１、主トランス５、主スイッチ３、主スイッチ３に並列
に接続されたコンデンサ４、電圧クランパ７０、整流ダ
イオード１１、電流スナバ回路７１、入力コンデンサ
２、出力コンデンサ１２、および主スイッチ３のスイッ
チングを制御するためのループ制御回路１４で成ってい
る。図中、コイル１５は主トランスのリーケージインダ
クタンスおよび必要な場合には外付けされたコイルのイ
ンダクタンスを表わす。
【０００４】主スイッチ３とコンデンサ４は主トランス
５に直列に接続され、主スイッチ３はループ制御回路１
４の制御によって駆動され、コンバータの出力を調節す
る。コンデンサ４は、主トランス５のインダクタンスＬ
P と共に直列共振回路を形成し、該共振回路は主スイッ
チ３のターンオン時にゼロボルトの電圧を主スイッチ３
に印加する。このようにしてターンオン時の電力損失、
すなわちターンオン損失を減少させることができる。
５に直列に接続され、主スイッチ３はループ制御回路１
４の制御によって駆動され、コンバータの出力を調節す
る。コンデンサ４は、主トランス５のインダクタンスＬ
P と共に直列共振回路を形成し、該共振回路は主スイッ
チ３のターンオン時にゼロボルトの電圧を主スイッチ３
に印加する。このようにしてターンオン時の電力損失、
すなわちターンオン損失を減少させることができる。
【０００５】電圧クランパ７０は、主スイッチ３のオン
期間に主トランス５のコアに蓄積された磁気エネルギー
をリセットし、該コアが磁気的に飽和することを防止す
る。電圧クランパ７０は、ダイオードと、互いに並列に
接続された抵抗およびコンデンサから成り、主トランス
５の１次巻線６に並列に接続されている。コアに蓄積さ
れた磁気エネルギーは、主スイッチ３のオフ期間中に電
圧クランパ７０中の抵抗によって消散され、ターンオフ
時のサージ電圧はコンデンサに吸収される。電流スナバ
回路７１は、主トランス５の２次電流のターンオフ時に
コイル１５によって誘導されるサージ電流を分路してダ
イオード１１を保護する。この回路は、抵抗とコンデン
サが直列に接続されて成り、抵抗は電流のエネルギーを
消散させ、コンデンサは電流を平滑する。
期間に主トランス５のコアに蓄積された磁気エネルギー
をリセットし、該コアが磁気的に飽和することを防止す
る。電圧クランパ７０は、ダイオードと、互いに並列に
接続された抵抗およびコンデンサから成り、主トランス
５の１次巻線６に並列に接続されている。コアに蓄積さ
れた磁気エネルギーは、主スイッチ３のオフ期間中に電
圧クランパ７０中の抵抗によって消散され、ターンオフ
時のサージ電圧はコンデンサに吸収される。電流スナバ
回路７１は、主トランス５の２次電流のターンオフ時に
コイル１５によって誘導されるサージ電流を分路してダ
イオード１１を保護する。この回路は、抵抗とコンデン
サが直列に接続されて成り、抵抗は電流のエネルギーを
消散させ、コンデンサは電流を平滑する。
【０００６】この電圧共振型ＤＣ−ＤＣフォワードコン
バータは次のように動作する。先ず、主スイッチ３がタ
ーンオフすると、１次巻線６に共振電流が流れ始め、主
スイッチ３の電圧ＶDSは０ボルトから立上る。半サイク
ル後電圧ＶDSが０に戻ったとき、主スイッチ３は、ルー
プ制御回路１４の制御によってオンに切換えられる。こ
のようにしてターンオン損失は防止される。オン期間の
長さはコンバータの出力電圧ＶO の設定値に比例し、設
定値からの偏差がある場合には、該偏差を補償するよう
に、オン期間の長さが調節される。
バータは次のように動作する。先ず、主スイッチ３がタ
ーンオフすると、１次巻線６に共振電流が流れ始め、主
スイッチ３の電圧ＶDSは０ボルトから立上る。半サイク
ル後電圧ＶDSが０に戻ったとき、主スイッチ３は、ルー
プ制御回路１４の制御によってオンに切換えられる。こ
のようにしてターンオン損失は防止される。オン期間の
長さはコンバータの出力電圧ＶO の設定値に比例し、設
定値からの偏差がある場合には、該偏差を補償するよう
に、オン期間の長さが調節される。
【０００７】図７は多出力１石式電圧共振型ＤＣ−ＤＣ
フォワードコンバータの従来例の構成図である。簡単の
ために、主出力回路７２と１つの補助出力回路７３のみ
が図示されている。通常は、最も高い出力が主出力に選
ばれ、その選択された主出力が主スイッチ３の電圧共振
スイッチングによって制御される。主出力の制御が補助
出力に影響しないように、補助出力回路７３は固有の出
力調節回路を備えている。図７に示されている電圧共振
スイッチング回路と主出力回路で成るコンバータは最も
通常のコンバータであって（例えば、電子情報通信学会
９０巻４３９号ＰＥ９０−６９参照）、補助出力回路７
３は、主トランスの補助２次巻線７７の出力電流を整流
ダイオード１１によって整流して出力する。出力電圧Ｖ
AOは、主出力回路７２から独立してシリーズドロッパ７
６によって調節される。
フォワードコンバータの従来例の構成図である。簡単の
ために、主出力回路７２と１つの補助出力回路７３のみ
が図示されている。通常は、最も高い出力が主出力に選
ばれ、その選択された主出力が主スイッチ３の電圧共振
スイッチングによって制御される。主出力の制御が補助
出力に影響しないように、補助出力回路７３は固有の出
力調節回路を備えている。図７に示されている電圧共振
スイッチング回路と主出力回路で成るコンバータは最も
通常のコンバータであって（例えば、電子情報通信学会
９０巻４３９号ＰＥ９０−６９参照）、補助出力回路７
３は、主トランスの補助２次巻線７７の出力電流を整流
ダイオード１１によって整流して出力する。出力電圧Ｖ
AOは、主出力回路７２から独立してシリーズドロッパ７
６によって調節される。
【０００８】
【発明が解決しようとする課題】図６に示されている従
来の電圧共振ＤＣ−ＤＣコンバータにおいては、正弦波
の共振電圧を主スイッチに印加するために必然的にピー
ク電圧をもスイッチ素子に印加する結果になり、その高
いピーク電圧によってスイッチ素子に電圧ストレスが生
じるという問題点がある。この電圧ストレスを防止する
ために高電圧スイッチを用いる必要があるけれど、通
常、高電圧スイッチは高いオン抵抗をもつのでオン抵抗
損失を生じ、そのことがコンバータの効率を下げる原因
になっている。さらに、高い電圧の印加による弊害を防
止するために電圧クランパ７０や電流スナバ回路７１を
用いると、これらの回路内で電力損失を生ずるばかりで
なく、これらの回路を注意深く使用しない場合には、共
振電圧波形そのものが変形し、そのことが主スイッチの
ターンオン損失の原因にもなる。
来の電圧共振ＤＣ−ＤＣコンバータにおいては、正弦波
の共振電圧を主スイッチに印加するために必然的にピー
ク電圧をもスイッチ素子に印加する結果になり、その高
いピーク電圧によってスイッチ素子に電圧ストレスが生
じるという問題点がある。この電圧ストレスを防止する
ために高電圧スイッチを用いる必要があるけれど、通
常、高電圧スイッチは高いオン抵抗をもつのでオン抵抗
損失を生じ、そのことがコンバータの効率を下げる原因
になっている。さらに、高い電圧の印加による弊害を防
止するために電圧クランパ７０や電流スナバ回路７１を
用いると、これらの回路内で電力損失を生ずるばかりで
なく、これらの回路を注意深く使用しない場合には、共
振電圧波形そのものが変形し、そのことが主スイッチの
ターンオン損失の原因にもなる。
【０００９】図７に示されている従来の多出力型ＤＣ−
ＤＣコンバータにおいては、補助出力回路の入力電圧の
変動をシリーズドロッパを用いて補償するとき不可避的
に電力損失を生ずるという問題点がある。補助出力回路
の入力電圧の変動は、通常、主出力回路の負荷電流が変
化し、または主出力回路への入力電圧が変動した場合
に、それに応答して主スイッチのオン期間が変化し、ス
イッチング周波数が変化したときに生じる。
ＤＣコンバータにおいては、補助出力回路の入力電圧の
変動をシリーズドロッパを用いて補償するとき不可避的
に電力損失を生ずるという問題点がある。補助出力回路
の入力電圧の変動は、通常、主出力回路の負荷電流が変
化し、または主出力回路への入力電圧が変動した場合
に、それに応答して主スイッチのオン期間が変化し、ス
イッチング周波数が変化したときに生じる。
【００１０】本発明の目的は低電圧、低オン抵抗の主ス
イッチを使用することができ、かつ、整流ダイオードの
電力損失を低減することができるスナバ回路付き電圧共
振型ＤＣ−ＤＣフォワードコンバータを提供することに
ある。
イッチを使用することができ、かつ、整流ダイオードの
電力損失を低減することができるスナバ回路付き電圧共
振型ＤＣ−ＤＣフォワードコンバータを提供することに
ある。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の電圧共振型ＤＣ−ＤＣフォワードコンバ
ータは、コンデンサと第１のダイオードが直列に接続さ
れて成り、主トランスの２次巻線の両端に接続されて該
２次巻線と共に第１のダイオードの順方向に共振電流を
導通する共振回路を形成する直列回路と、前記コンデン
サに蓄積されている電荷を前記第１のダイオードのオフ
期間に放電する放電手段とを有し、第１のダイオードの
順方向は、前記２次巻線から整流用の第２のダイオード
を経て平滑回路へ２次電流が供給されている期間には、
前記共振電流の導通が阻止されるように定められている
スナバ手段を有する。
めに、本発明の電圧共振型ＤＣ−ＤＣフォワードコンバ
ータは、コンデンサと第１のダイオードが直列に接続さ
れて成り、主トランスの２次巻線の両端に接続されて該
２次巻線と共に第１のダイオードの順方向に共振電流を
導通する共振回路を形成する直列回路と、前記コンデン
サに蓄積されている電荷を前記第１のダイオードのオフ
期間に放電する放電手段とを有し、第１のダイオードの
順方向は、前記２次巻線から整流用の第２のダイオード
を経て平滑回路へ２次電流が供給されている期間には、
前記共振電流の導通が阻止されるように定められている
スナバ手段を有する。
【００１２】
【作用】本発明の電圧共振型ＤＣ−ＤＣフォワードコン
バータの作用は３つの期間に分けて説明することができ
る。先ず、主スイッチがターンオフした時点以後、第２
のダイオードの順方向電圧が０になって負荷への２次電
流の供給が停止するまでの期間（期間Ｉ）、第１のダイ
オードに印加される電圧が順方向になって共振回路が導
通し、第１のダイオードの順方向への共振電流によって
コンデンサが充電され、コンデンサの充電電圧の上昇と
共に第１のダイオードの順方向電圧が低下し、最後に第
１のダイオードがターンオフする迄の期間（期間II）、
第１のダイオードのターンオフ後、主スイッチのオフ期
間が終了する迄の期間であって、コンデンサに蓄積され
ている電荷はこの期間中に放電手段を経て放電される
（期間III ）。
バータの作用は３つの期間に分けて説明することができ
る。先ず、主スイッチがターンオフした時点以後、第２
のダイオードの順方向電圧が０になって負荷への２次電
流の供給が停止するまでの期間（期間Ｉ）、第１のダイ
オードに印加される電圧が順方向になって共振回路が導
通し、第１のダイオードの順方向への共振電流によって
コンデンサが充電され、コンデンサの充電電圧の上昇と
共に第１のダイオードの順方向電圧が低下し、最後に第
１のダイオードがターンオフする迄の期間（期間II）、
第１のダイオードのターンオフ後、主スイッチのオフ期
間が終了する迄の期間であって、コンデンサに蓄積され
ている電荷はこの期間中に放電手段を経て放電される
（期間III ）。
【００１３】以下の記述においては、主トランスの１次
側および２次側に構成された共振回路をそれぞれ１次共
振回路、２次共振回路と記し、それぞれの共振回路に流
れる共振電流を１次共振電流、２次共振電流と記す。期
間Ｉにおいては２次共振回路における共振は阻止される
ので、主スイッチに印加される電圧は、１次共振回路の
共振周期Ｔ1 に対応する時定数で立上がる。期間IIで
は、２次共振回路が導通して共振が起り、それが主トラ
ンスを介して１次共振回路の共振に作用するので、１次
共振回路の共振は、１次側に換算された２次共振回路の
容量とインダクタンスが１次巻線の自己誘導に並列に接
続された等価共振回路の共振周期Ｔ2 で行われる。した
がって、期間IIにおいては、主スイッチに印加される電
圧は、Ｔ1に比べて大きな時定数Ｔ2 でゆっくりと変化
する。期間III では、２次共振回路の導通が再び阻止さ
れるので、主スイッチに印加される電圧は再び周期Ｔ1
の正弦波の波形を画いて０ボルト迄下降する。このよう
に、主スイッチに印加される電圧は、期間ＩおよびIII
では正弦波の波形で立上り、立下るけれど期間IIではゆ
っくり変化する。そのため、主スイッチの印加電圧は、
ピークの部分が切りとられた正弦波、すなわち截頭正弦
波になり、高いピーク電圧が主スイッチに印加されるこ
とが避けられる。
側および２次側に構成された共振回路をそれぞれ１次共
振回路、２次共振回路と記し、それぞれの共振回路に流
れる共振電流を１次共振電流、２次共振電流と記す。期
間Ｉにおいては２次共振回路における共振は阻止される
ので、主スイッチに印加される電圧は、１次共振回路の
共振周期Ｔ1 に対応する時定数で立上がる。期間IIで
は、２次共振回路が導通して共振が起り、それが主トラ
ンスを介して１次共振回路の共振に作用するので、１次
共振回路の共振は、１次側に換算された２次共振回路の
容量とインダクタンスが１次巻線の自己誘導に並列に接
続された等価共振回路の共振周期Ｔ2 で行われる。した
がって、期間IIにおいては、主スイッチに印加される電
圧は、Ｔ1に比べて大きな時定数Ｔ2 でゆっくりと変化
する。期間III では、２次共振回路の導通が再び阻止さ
れるので、主スイッチに印加される電圧は再び周期Ｔ1
の正弦波の波形を画いて０ボルト迄下降する。このよう
に、主スイッチに印加される電圧は、期間ＩおよびIII
では正弦波の波形で立上り、立下るけれど期間IIではゆ
っくり変化する。そのため、主スイッチの印加電圧は、
ピークの部分が切りとられた正弦波、すなわち截頭正弦
波になり、高いピーク電圧が主スイッチに印加されるこ
とが避けられる。
【００１４】前記したように、主トランスの１次回路に
は、期間IIにおいて主スイッチの印加電圧が截頭正弦波
になるように１次共振電流が流れる。その結果、２次巻
線には、期間IIにおいてゆっくりと変化する２次電圧が
発生する。周知のように、第２のダイオード（整流ダイ
オード）がオフ状態になった後には主トランスの２次電
圧が逆電圧として第２のダイオードに印加される。した
がって、第２のダイオードに逆回復電流が流れる期間II
の初期に、２次電圧の変化（２次電圧の逆方向の立上
り）が小さい場合には逆回復電流の２次電圧による電力
損失が小さくなる。本発明のスナバ回路は期間IIにおい
て２次電圧をゆっくり変化させるので、前記の電力損失
は低減する。
は、期間IIにおいて主スイッチの印加電圧が截頭正弦波
になるように１次共振電流が流れる。その結果、２次巻
線には、期間IIにおいてゆっくりと変化する２次電圧が
発生する。周知のように、第２のダイオード（整流ダイ
オード）がオフ状態になった後には主トランスの２次電
圧が逆電圧として第２のダイオードに印加される。した
がって、第２のダイオードに逆回復電流が流れる期間II
の初期に、２次電圧の変化（２次電圧の逆方向の立上
り）が小さい場合には逆回復電流の２次電圧による電力
損失が小さくなる。本発明のスナバ回路は期間IIにおい
て２次電圧をゆっくり変化させるので、前記の電力損失
は低減する。
【００１５】
【実施例】次に図面を参照して本発明の実施例を説明す
る。図１は本発明のスナバ回路を備えた電圧共振ＤＣ−
ＤＣフォワードコンバータの回路図である。コンバータ
の主要部分については前掲図６を参照して既に説明して
あるので、その説明を省略する。スナバ回路１８は、コ
ンデンサ８とダイオード９との直列接続とコイル１０と
から成っている。前記直列接続の両端は、主トランス５
の２次巻線７の両端に接続され、２次巻線７，ダイオー
ド９，コンデンサ８は、ダイオード９の順方向のみに導
通する直列共振回路を構成している。以下、この共振回
路を２次共振回路と記し、２次共振回路に生成される共
振電流を２次共振電流と記す。ダイオード９の順方向
は、２次巻線７が整流ダイオード１１を経て平滑回路１
２へ２次電流を供給している間は、ダイオード９が２次
共振電流の発生を阻止する方向へ向けられている。コイ
ル１０はコンデンサ８とダイオード９との接続部と整流
ダイオード１１のカソードとの間に接続され、コンデン
サ８に蓄積された電荷の放電路を形成する。その放電は
ダイオード９がオフのときに行われる。コイル１５は主
トランス５のリーケージインダクタンスと必要な場合に
外付けされたコイルのインダクタンスを表わす。コンデ
ンサ８の容量は、主スイッチ３がオフ状態にされたとき
該スイッチに印加される共振電圧の立上りを緩やかにす
ると共にピークを低くし、かつ、主スイッチ３のオフ期
間を所定値より長くしないように定められる。コイル１
０のインダクタンスは、コンバータの出力にリップルが
生ずることを防止することができる程度に大きくし、し
かし、電圧共振スイッチングの次のサイクルが始まる前
にコンデンサ８の電荷をリセットできる程度に小さく定
められる。したがって、コイル１０のインダクタンスは
コンデンサ８の容量とコイル１０のインダクタンスによ
る時定数が電圧共振スイッチングの平均周期と同程度に
なるように定められる。
る。図１は本発明のスナバ回路を備えた電圧共振ＤＣ−
ＤＣフォワードコンバータの回路図である。コンバータ
の主要部分については前掲図６を参照して既に説明して
あるので、その説明を省略する。スナバ回路１８は、コ
ンデンサ８とダイオード９との直列接続とコイル１０と
から成っている。前記直列接続の両端は、主トランス５
の２次巻線７の両端に接続され、２次巻線７，ダイオー
ド９，コンデンサ８は、ダイオード９の順方向のみに導
通する直列共振回路を構成している。以下、この共振回
路を２次共振回路と記し、２次共振回路に生成される共
振電流を２次共振電流と記す。ダイオード９の順方向
は、２次巻線７が整流ダイオード１１を経て平滑回路１
２へ２次電流を供給している間は、ダイオード９が２次
共振電流の発生を阻止する方向へ向けられている。コイ
ル１０はコンデンサ８とダイオード９との接続部と整流
ダイオード１１のカソードとの間に接続され、コンデン
サ８に蓄積された電荷の放電路を形成する。その放電は
ダイオード９がオフのときに行われる。コイル１５は主
トランス５のリーケージインダクタンスと必要な場合に
外付けされたコイルのインダクタンスを表わす。コンデ
ンサ８の容量は、主スイッチ３がオフ状態にされたとき
該スイッチに印加される共振電圧の立上りを緩やかにす
ると共にピークを低くし、かつ、主スイッチ３のオフ期
間を所定値より長くしないように定められる。コイル１
０のインダクタンスは、コンバータの出力にリップルが
生ずることを防止することができる程度に大きくし、し
かし、電圧共振スイッチングの次のサイクルが始まる前
にコンデンサ８の電荷をリセットできる程度に小さく定
められる。したがって、コイル１０のインダクタンスは
コンデンサ８の容量とコイル１０のインダクタンスによ
る時定数が電圧共振スイッチングの平均周期と同程度に
なるように定められる。
【００１６】次にこのスナバ回路の動作を説明する。図
２は、本発明のスナバ回路の動作を説明するための各部
の信号のタイムチャート、図３は、２次共振回路が導通
している期間における電圧共振ＤＣ−ＤＣフォワードコ
ンバータの２次側から見た等価回路を示す。主スイッチ
３が時刻ｔ0 にターンオンすると１次電流は１次巻線６
を通って、一定の勾配で立ち上り、それによって２次巻
線に一定の誘導起電力Ｅ2 が発生する（図２（ｂ）参
照）。誘導起電力Ｅ2 は一定の勾配で立上る２次電流を
生成する（図２（ｃ）参照）。そのとき勾配は (E2−VO
−VF)/Le である。ここで、Ｅ2 は２次側から見た等価
起電力であって、ＥをＤＣ電源１の起電力とし、n2/n1
を主トランスの巻線比とするとき E2＝(n2/n1)E であ
る。また、ＶO ，ＶF はそれぞれコンバータの出力電圧
およびダイオード１１に印加されている順電圧であり、
Ｌe はコイル１５のインダクタンスである。
２は、本発明のスナバ回路の動作を説明するための各部
の信号のタイムチャート、図３は、２次共振回路が導通
している期間における電圧共振ＤＣ−ＤＣフォワードコ
ンバータの２次側から見た等価回路を示す。主スイッチ
３が時刻ｔ0 にターンオンすると１次電流は１次巻線６
を通って、一定の勾配で立ち上り、それによって２次巻
線に一定の誘導起電力Ｅ2 が発生する（図２（ｂ）参
照）。誘導起電力Ｅ2 は一定の勾配で立上る２次電流を
生成する（図２（ｃ）参照）。そのとき勾配は (E2−VO
−VF)/Le である。ここで、Ｅ2 は２次側から見た等価
起電力であって、ＥをＤＣ電源１の起電力とし、n2/n1
を主トランスの巻線比とするとき E2＝(n2/n1)E であ
る。また、ＶO ，ＶF はそれぞれコンバータの出力電圧
およびダイオード１１に印加されている順電圧であり、
Ｌe はコイル１５のインダクタンスである。
【００１７】時刻ｔ1 で主スイッチ３がオフ状態になる
と、１次巻線６中に生成された共振電流（以下、１次共
振電流と記す）によって主スイッチ３に印加される電圧
ＶDSは周期T1＝２π(LPCP)1/2 の正弦関数の波形で立上
る。ここでＬP ，ＣP はそれぞれ１次巻線のインダクタ
ンスおよび共振コンデンサ４の容量である。同時に、２
次巻線７に、同じ周期Ｔ1 の誘導起電力が逆向き（主ス
イッチ３がオン状態のとき２次巻線７に生じる誘導起電
力の向きを正の向きとする。）に誘起され、その結果、
２次巻線７の両端間電圧Ｖ7 は図２（ｂ）に示されてい
るように低下する。電圧Ｖ7 の低下によってダイオード
１１の順方向電流ＩD が減少し、時刻ｔ2 で電流ＩD は
０になる。
と、１次巻線６中に生成された共振電流（以下、１次共
振電流と記す）によって主スイッチ３に印加される電圧
ＶDSは周期T1＝２π(LPCP)1/2 の正弦関数の波形で立上
る。ここでＬP ，ＣP はそれぞれ１次巻線のインダクタ
ンスおよび共振コンデンサ４の容量である。同時に、２
次巻線７に、同じ周期Ｔ1 の誘導起電力が逆向き（主ス
イッチ３がオン状態のとき２次巻線７に生じる誘導起電
力の向きを正の向きとする。）に誘起され、その結果、
２次巻線７の両端間電圧Ｖ7 は図２（ｂ）に示されてい
るように低下する。電圧Ｖ7 の低下によってダイオード
１１の順方向電流ＩD が減少し、時刻ｔ2 で電流ＩD は
０になる。
【００１８】時刻ｔ2 でダイオード１１がオフ状態にな
ると、２次共振回路は、コイル１０を経由する電路以外
は平滑回路１２から遮断される。この状態のもとで２次
巻線７中に逆向きに発生した起電力がダイオード９に印
加されている逆バイアスを越えるとダイオード９がオン
状態になり、その順方向に２次共振電流を導通する。図
３は、２次共振が起っている時の電圧共振ＤＣ−ＤＣフ
ォワードコンバータの等価回路を示す。共振はインダク
タンスＬP 、容量ＣP およびＣS （インダクダンスＬe
を無視する）を通して起り、共振周期Ｔ2 は２π[LP{CP
＋(n2/n1)2CS}]1/2 になる。このようにして図２のＶDS
およびＶ7 のタイムチャートに示されているような緩や
かな立上りと低いピーク値とが達成される。コンデンサ
８の電圧が最高値に達すると、逆向きの共振電流はダイ
オード９によって阻止されるので２次共振は停止する。
そしてコンデンサ８に充電されている電荷はコイル１０
を通って放電され、平滑回路１２に入力される。
ると、２次共振回路は、コイル１０を経由する電路以外
は平滑回路１２から遮断される。この状態のもとで２次
巻線７中に逆向きに発生した起電力がダイオード９に印
加されている逆バイアスを越えるとダイオード９がオン
状態になり、その順方向に２次共振電流を導通する。図
３は、２次共振が起っている時の電圧共振ＤＣ−ＤＣフ
ォワードコンバータの等価回路を示す。共振はインダク
タンスＬP 、容量ＣP およびＣS （インダクダンスＬe
を無視する）を通して起り、共振周期Ｔ2 は２π[LP{CP
＋(n2/n1)2CS}]1/2 になる。このようにして図２のＶDS
およびＶ7 のタイムチャートに示されているような緩や
かな立上りと低いピーク値とが達成される。コンデンサ
８の電圧が最高値に達すると、逆向きの共振電流はダイ
オード９によって阻止されるので２次共振は停止する。
そしてコンデンサ８に充電されている電荷はコイル１０
を通って放電され、平滑回路１２に入力される。
【００１９】以上の記述から明らかなように、２次共振
が阻止されている時刻ｔ1 から時刻ｔ2 までの期間（期
間Ｉ）においては、電圧ＶDSおよびＶ7 の曲線は短い周
期Ｔ1 の正弦波の波形で立上がり、２次共振が起ってい
る時刻ｔ2 から時刻ｔ3 までの期間（期間II）において
は、電圧ＶDSおよびＶ7 の曲線は、過渡期間を除き長い
周期Ｔ2 の正弦波の波形で変化し、２次共振が再び阻止
される時刻ｔ3 から時刻ｔ4 （主スイッチ３のオフ期間
の終了時刻）までの期間（期間III ）には電圧ＶDSおよ
びＶ7 の曲線は短い周期の正弦波の波形で立下がる。期
間ＩおよびIIIにおける電圧ＶDSの急峻な立上がり、立
下がりによって主スイッチ３のオフ期間を短縮すること
ができる（オフ期間が長すぎるとコンバータの出力にリ
ップルができる）。また、期間IIにおける電圧ＶDSのゆ
っくりした振舞いによって電圧ＶDSのピーク値を下げる
ことができ、その結果、低電圧、低オン抵抗のスイッチ
ング素子を主スイッチとして使用することができる。
が阻止されている時刻ｔ1 から時刻ｔ2 までの期間（期
間Ｉ）においては、電圧ＶDSおよびＶ7 の曲線は短い周
期Ｔ1 の正弦波の波形で立上がり、２次共振が起ってい
る時刻ｔ2 から時刻ｔ3 までの期間（期間II）において
は、電圧ＶDSおよびＶ7 の曲線は、過渡期間を除き長い
周期Ｔ2 の正弦波の波形で変化し、２次共振が再び阻止
される時刻ｔ3 から時刻ｔ4 （主スイッチ３のオフ期間
の終了時刻）までの期間（期間III ）には電圧ＶDSおよ
びＶ7 の曲線は短い周期の正弦波の波形で立下がる。期
間ＩおよびIIIにおける電圧ＶDSの急峻な立上がり、立
下がりによって主スイッチ３のオフ期間を短縮すること
ができる（オフ期間が長すぎるとコンバータの出力にリ
ップルができる）。また、期間IIにおける電圧ＶDSのゆ
っくりした振舞いによって電圧ＶDSのピーク値を下げる
ことができ、その結果、低電圧、低オン抵抗のスイッチ
ング素子を主スイッチとして使用することができる。
【００２０】本発明のスナバ回路は、もう１つの利点を
もっている。期間IIの初め、時刻ｔ2 においてダイオー
ド１１がオン状態からオフ状態に切換ったときに、ダイ
オード１１に逆回復電流が流れる。この電流は図２
（ｃ）に逆電流として示されている。逆回復電流は時刻
ｔ2 から時刻ｔ5 までの期間（期間IV）流れる。前記し
たように、ダイオード９は期間IVにおいてオン状態にあ
るので、電圧Ｖ7 はダイオード９，コイル１０を介して
ダイオード１１に逆方向に印加される。その結果、電圧
Ｖ7 と逆回復電流とは正の力率を作り、それによって電
力損失が発生する。この電力損失は、期間IVにおける電
圧Ｖ7 の勾配が緩やかである程少くなる。本発明のスナ
バ回路によって電圧Ｖ7 は、期間IVにおいて緩やかに立
上がる（逆方向）ので、本発明のスナバ回路を用いない
場合（この場合には周期Ｔ1 の正弦波の波形で立上が
る）に比べて電力の損失を低減することができる。
もっている。期間IIの初め、時刻ｔ2 においてダイオー
ド１１がオン状態からオフ状態に切換ったときに、ダイ
オード１１に逆回復電流が流れる。この電流は図２
（ｃ）に逆電流として示されている。逆回復電流は時刻
ｔ2 から時刻ｔ5 までの期間（期間IV）流れる。前記し
たように、ダイオード９は期間IVにおいてオン状態にあ
るので、電圧Ｖ7 はダイオード９，コイル１０を介して
ダイオード１１に逆方向に印加される。その結果、電圧
Ｖ7 と逆回復電流とは正の力率を作り、それによって電
力損失が発生する。この電力損失は、期間IVにおける電
圧Ｖ7 の勾配が緩やかである程少くなる。本発明のスナ
バ回路によって電圧Ｖ7 は、期間IVにおいて緩やかに立
上がる（逆方向）ので、本発明のスナバ回路を用いない
場合（この場合には周期Ｔ1 の正弦波の波形で立上が
る）に比べて電力の損失を低減することができる。
【００２１】本発明のスナバ回路の動作は、エネルギー
保存の視点から次のように要約される。主スイッチがタ
ーンオフすると、主トランスの残留磁気エネルギーによ
って１次共振電流が流れる。もし、本発明のスナバ回路
が設けられていない場合には、この１次共振電流のエネ
ルギーは、共振用コンデンサ４の充電電圧が図２（ａ）
の点線で表わされたピークを作る程度に大きい。しか
し、スナバ回路を設けると、残留磁気エネルギーの一部
は、２次共振電流を仲介としてコンデンサ８に静電エネ
ルギーとして蓄積される。したがって、１次共振電流の
エネルギーはコンデンサ８の静電エネルギーの分だけ減
少し、その結果、共振用コンデンサ４の電圧（＝ＶDS）
は上昇できなくなってピークの部分が切断された波形に
なる。一方、コンデンサ８中に静電エネルギーとして蓄
積された磁気エネルギーは、コイル１０を経由して負荷
に供給され、そこで有効に利用される。
保存の視点から次のように要約される。主スイッチがタ
ーンオフすると、主トランスの残留磁気エネルギーによ
って１次共振電流が流れる。もし、本発明のスナバ回路
が設けられていない場合には、この１次共振電流のエネ
ルギーは、共振用コンデンサ４の充電電圧が図２（ａ）
の点線で表わされたピークを作る程度に大きい。しか
し、スナバ回路を設けると、残留磁気エネルギーの一部
は、２次共振電流を仲介としてコンデンサ８に静電エネ
ルギーとして蓄積される。したがって、１次共振電流の
エネルギーはコンデンサ８の静電エネルギーの分だけ減
少し、その結果、共振用コンデンサ４の電圧（＝ＶDS）
は上昇できなくなってピークの部分が切断された波形に
なる。一方、コンデンサ８中に静電エネルギーとして蓄
積された磁気エネルギーは、コイル１０を経由して負荷
に供給され、そこで有効に利用される。
【００２２】本発明のスナバ回路は、図４および図５に
それぞれ示されているように、半波型および全波形電圧
共振ＤＣ−ＤＣフォワードコンバータに使用することが
できる。
それぞれ示されているように、半波型および全波形電圧
共振ＤＣ−ＤＣフォワードコンバータに使用することが
できる。
【００２３】
【発明の効果】以上説明したように本発明のＤＣ−ＤＣ
コンバータは次の効果をもつ。本発明の第１のＤＣ−Ｄ
Ｃコンバータであるスナバ回路付き電圧共振ＤＣ−ＤＣ
フォワードコンバータは、２次電流の負荷への供給が阻
止されている期間に主トランスの２次巻線を流れる誘導
電流のエネルギーをスナバ回路のコンデンサに静電エネ
ルギーとして蓄積することにより、 （ａ）主スイッチに印加される電圧の波形を截頭正弦波
形にすることができ、それによって、低電圧、低オン抵
抗のスイッチ素子を主スイッチとして用いることがで
き、 （ｂ）整流用ダイオードがオフ状態になったとき、該ダ
イオードに印加される逆電圧の立上がりの勾配を緩やか
にすることができ、それによって逆回復電流による電力
損失を低減することができ、 （ｃ）さらに、スナバ回路のコンデンサに蓄積された電
荷をコイルを通して負荷へ放電することにより、コンデ
ンサの静電エネルギーを有効に使用することができる。
コンバータは次の効果をもつ。本発明の第１のＤＣ−Ｄ
Ｃコンバータであるスナバ回路付き電圧共振ＤＣ−ＤＣ
フォワードコンバータは、２次電流の負荷への供給が阻
止されている期間に主トランスの２次巻線を流れる誘導
電流のエネルギーをスナバ回路のコンデンサに静電エネ
ルギーとして蓄積することにより、 （ａ）主スイッチに印加される電圧の波形を截頭正弦波
形にすることができ、それによって、低電圧、低オン抵
抗のスイッチ素子を主スイッチとして用いることがで
き、 （ｂ）整流用ダイオードがオフ状態になったとき、該ダ
イオードに印加される逆電圧の立上がりの勾配を緩やか
にすることができ、それによって逆回復電流による電力
損失を低減することができ、 （ｃ）さらに、スナバ回路のコンデンサに蓄積された電
荷をコイルを通して負荷へ放電することにより、コンデ
ンサの静電エネルギーを有効に使用することができる。
【図１】本発明のスナバ回路を備えた電圧共振ＤＣ−Ｄ
Ｃフォワードコンバータの回路図である。
Ｃフォワードコンバータの回路図である。
【図２】本発明のスナバ回路の動作を説明するための各
部の信号のタイムチャートである。
部の信号のタイムチャートである。
【図３】２次共振回路が導通している期間における電圧
共振ＤＣ−ＤＣフォワードコンバータの２次側から見た
等価回路である。
共振ＤＣ−ＤＣフォワードコンバータの２次側から見た
等価回路である。
【図４】本発明のスナバ回路を用いた半波形電圧共振Ｄ
Ｃ−ＤＣフォワードコンバータである。
Ｃ−ＤＣフォワードコンバータである。
【図５】本発明のスナバ回路を用いた全波形電圧共振Ｄ
Ｃ−ＤＣフォワードコンバータである。
Ｃ−ＤＣフォワードコンバータである。
【図６】１石式電圧共振ＤＣ−ＤＣフォワードコンバー
タの従来例の回路図である。
タの従来例の回路図である。
【図７】多出力１石式電圧共振ＤＣ−ＤＣフォワードコ
ンバータの従来例の構成図である。
ンバータの従来例の構成図である。
１ ＤＣ電源 ２ 入力コンデンサ ３ 主スイッチ ４ 共振用コンデンサ ５ 主トランス ６ １次巻線 ７ ２次巻線 ８ コンデンサ ９ ダイオード １０ コイル １１ 整流ダイオード １２ 出力コンデンサ １３ 負荷 １４ ループ制御回路 １５ リーケージインダクタンス
Claims (1)
- 【請求項１】 コンデンサと第１のダイオードとが直列
に接続されて成り、主トランスの２次巻線の両端に接続
されて該２次巻線と共に第１のダイオードの順方向に共
振電流を導通する共振回路を形成する直列回路と、前記
コンデンサに蓄積されている電荷を前記第１のダイオー
ドのオフ期間に放電する放電手段とを有し、第１のダイ
オードの順方向は、前記２次巻線から整流用の第２のダ
イオードを経て平滑回路へ２次電流が供給されている期
間には前記共振電流の導通が阻止されるように定めら
れ、前記放電手段は、前記コンデンサと第１のダイオー
ドの接続点と平滑回路との間に接続されている誘導素子
を備えている、スナバ手段を有する電圧共振型ＤＣ−Ｄ
Ｃフォワードコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18394392A JP2996014B2 (ja) | 1991-07-12 | 1992-07-10 | Ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-172703 | 1991-07-12 | ||
| JP17270391 | 1991-07-12 | ||
| JP21140191 | 1991-07-30 | ||
| JP3-211400 | 1991-07-30 | ||
| JP21140091 | 1991-07-30 | ||
| JP3-211401 | 1991-07-30 | ||
| JP18394392A JP2996014B2 (ja) | 1991-07-12 | 1992-07-10 | Ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05191973A JPH05191973A (ja) | 1993-07-30 |
| JP2996014B2 true JP2996014B2 (ja) | 1999-12-27 |
Family
ID=27474458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18394392A Expired - Lifetime JP2996014B2 (ja) | 1991-07-12 | 1992-07-10 | Ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2996014B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002027753A (ja) * | 2000-07-07 | 2002-01-25 | Matsushita Electric Ind Co Ltd | スイッチング電源回路 |
| JP3680747B2 (ja) * | 2001-03-09 | 2005-08-10 | ソニー株式会社 | スイッチング電源回路 |
| JP4577030B2 (ja) * | 2005-01-31 | 2010-11-10 | Ｔｄｋ株式会社 | スイッチング電源装置 |
| JP6531588B2 (ja) * | 2014-09-17 | 2019-06-19 | 株式会社リコー | インバータ装置 |
| US10033284B2 (en) * | 2016-06-10 | 2018-07-24 | Power Integrations, Inc. | Power supply with power factor correction and output-referenced energy reservoir |
| CN110098747B (zh) * | 2019-06-18 | 2024-06-18 | 杭州弘易科技有限公司 | 含输出电流补偿支路的反激式变换器 |
| JP7198163B2 (ja) * | 2019-06-24 | 2022-12-28 | 日本電産モビリティ株式会社 | スイッチング電源装置 |
-
1992
- 1992-07-10 JP JP18394392A patent/JP2996014B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05191973A (ja) | 1993-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5278748A (en) | Voltage-resonant DC-DC converter | |
| EP0404191B1 (en) | Switching power supply device | |
| US6388897B1 (en) | DC-to-DC converter and method for converting direct current to direct current | |
| US5991171A (en) | DC-to-DC converters | |
| US5430633A (en) | Multi-resonant clamped flyback converter | |
| US6469913B2 (en) | Switching power supply device having series capacitance | |
| CN101795076B (zh) | 功率变换器以及控制功率变换器的方法 | |
| US6018469A (en) | Low cost high efficiency power converter | |
| EP0610158A1 (en) | Fixed frequency converter switching at zero voltage | |
| US5508904A (en) | Switching regulator having superimposing chopping-wave voltage forming circuit | |
| JP2005160217A (ja) | スイッチング電源装置 | |
| US6778412B2 (en) | Synchronous converter with reverse current protection through variable inductance | |
| JP3475892B2 (ja) | スイッチング電源装置 | |
| US6377481B1 (en) | Power supply including diode recovery current suppression circuit | |
| JP3221185B2 (ja) | スイッチング電源装置 | |
| US6930896B2 (en) | Power regeneration circuit and power conversion system | |
| US5920473A (en) | Dc-to-Dc power converter with integrated magnetic power transformer | |
| JP3882809B2 (ja) | スイッチング電源装置 | |
| JPH05191973A (ja) | Ｄｃ−ｄｃコンバータ | |
| US5959856A (en) | DC-to-DC power converter | |
| JP3354454B2 (ja) | スイッチング電源装置 | |
| JPH07284271A (ja) | スイッチング電源装置 | |
| JP2715746B2 (ja) | 電源回路 | |
| JP2803176B2 (ja) | スイッチング電源装置 | |
| JPS62268361A (ja) | スイツチング電源回路 |