JPH05191973A - Ｄｃ−ｄｃコンバータ - Google Patents
Ｄｃ−ｄｃコンバータInfo
- Publication number
- JPH05191973A JPH05191973A JP18394392A JP18394392A JPH05191973A JP H05191973 A JPH05191973 A JP H05191973A JP 18394392 A JP18394392 A JP 18394392A JP 18394392 A JP18394392 A JP 18394392A JP H05191973 A JPH05191973 A JP H05191973A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- current
- output
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 49
- 238000004804 winding Methods 0.000 claims abstract description 38
- 238000009499 grossing Methods 0.000 claims abstract description 9
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 230000003247 decreasing effect Effects 0.000 claims description 6
- 238000007599 discharging Methods 0.000 claims description 5
- 230000001939 inductive effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- 239000008186 active pharmaceutical agent Substances 0.000 description 10
- 238000012886 linear function Methods 0.000 description 7
- 238000011084 recovery Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000004575 stone Substances 0.000 description 4
- 230000033228 biological regulation Effects 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 240000000220 Panda oleosa Species 0.000 description 1
- 235000016496 Panda oleosa Nutrition 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- Y02B70/1433—
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【目的】 電圧共振フォワードコンバータの主スイッチ
の電力損失特性の改善、および出力電圧調節回路の改良
を目的とする。 【構成】 前者の目的のために２次回路に、２次巻線，
コンデンサ，ダイオードでなる一方向共振回路（スナバ
回路）を設ける。主スイッチがオフのとき、主トランス
に残留した磁気エネルギーの一部がスナバ回路のコンデ
ンサに蓄積され、それによって主スイッチに高いピーク
電圧が印加されるのを防止する。後者の目的のために、
２次電流のオンオフ切換のうち、一方の切換は主スイッ
チに同期して行い、他方の切換は絶対値信号が、出力電
圧の偏差の減少関数として定まる閾値を越えるときに行
う。絶対値信号とは２つの時刻における２次電流値の差
の絶対値である。
の電力損失特性の改善、および出力電圧調節回路の改良
を目的とする。 【構成】 前者の目的のために２次回路に、２次巻線，
コンデンサ，ダイオードでなる一方向共振回路（スナバ
回路）を設ける。主スイッチがオフのとき、主トランス
に残留した磁気エネルギーの一部がスナバ回路のコンデ
ンサに蓄積され、それによって主スイッチに高いピーク
電圧が印加されるのを防止する。後者の目的のために、
２次電流のオンオフ切換のうち、一方の切換は主スイッ
チに同期して行い、他方の切換は絶対値信号が、出力電
圧の偏差の減少関数として定まる閾値を越えるときに行
う。絶対値信号とは２つの時刻における２次電流値の差
の絶対値である。
Description
【０００１】
【産業上の利用分野】本発明はＤＣ−ＤＣコンバータに
関し、特に電圧共振型ＤＣ−ＤＣフォワードコンバータ
の主スイッチの電力損失特性の改良、および多出力ＤＣ
−ＤＣコンバータの出力電圧の調節装置の改良に関す
る。
関し、特に電圧共振型ＤＣ−ＤＣフォワードコンバータ
の主スイッチの電力損失特性の改良、および多出力ＤＣ
−ＤＣコンバータの出力電圧の調節装置の改良に関す
る。
【０００２】
【従来の技術】周知のように、ＤＣ−ＤＣコンバータの
ターンオン損失は、ゼロボルトスイッチング（ＺＶＳ）
法を電圧共振型または電流共振型ＤＣ−ＤＣコンバータ
に適用することにより著しく改良されてきている。特に
電圧共振型コンバータは主スイッチとして使用するＭＯ
ＳＦＥＴの出力容量を共振用コンデンサの一部として利
用できるのでスイッチング周波数の高周波化に適してい
る。そのため、電圧共振型ＤＣ−ＤＣコンバータを用
い、高い周波数で高い効率を得るために多くの研究が進
められている。
ターンオン損失は、ゼロボルトスイッチング（ＺＶＳ）
法を電圧共振型または電流共振型ＤＣ−ＤＣコンバータ
に適用することにより著しく改良されてきている。特に
電圧共振型コンバータは主スイッチとして使用するＭＯ
ＳＦＥＴの出力容量を共振用コンデンサの一部として利
用できるのでスイッチング周波数の高周波化に適してい
る。そのため、電圧共振型ＤＣ−ＤＣコンバータを用
い、高い周波数で高い効率を得るために多くの研究が進
められている。
【０００３】図１２は１石式電圧共振ＤＣ−ＤＣフォワ
ードコンバータの従来例の回路図である。回路はＤＣ電
源１、主トランス５、主スイッチ３、主スイッチ３に並
列に接続されたコンデンサ４、電圧クランパ７０、整流
ダイオード１１、電流スナバ回路７１、入力コンデンサ
２、出力コンデンサ１２、および主スイッチ３のスイッ
チングを制御するためのループ制御回路１４で成ってい
る。図中、コイル１５は主トランスのリーケージインダ
クタンスおよび必要な場合には外付けされたコイルのイ
ンダクタンスを表わす。
ードコンバータの従来例の回路図である。回路はＤＣ電
源１、主トランス５、主スイッチ３、主スイッチ３に並
列に接続されたコンデンサ４、電圧クランパ７０、整流
ダイオード１１、電流スナバ回路７１、入力コンデンサ
２、出力コンデンサ１２、および主スイッチ３のスイッ
チングを制御するためのループ制御回路１４で成ってい
る。図中、コイル１５は主トランスのリーケージインダ
クタンスおよび必要な場合には外付けされたコイルのイ
ンダクタンスを表わす。
【０００４】主スイッチ３とコンデンサ４は主トランス
５に直列に接続され、主スイッチ３はループ制御回路１
４の制御によって駆動され、コンバータの出力を調節す
る。コンデンサ４は、主トランス５のインダクタンスＬ
P と共に直列共振回路を形成し、該共振回路は主スイッ
チ３のターンオン時にゼロボルトの電圧を主スイッチ３
に印加する。このようにしてターンオン時の電力損失、
すなわちターンオン損失を減少させることができる。
５に直列に接続され、主スイッチ３はループ制御回路１
４の制御によって駆動され、コンバータの出力を調節す
る。コンデンサ４は、主トランス５のインダクタンスＬ
P と共に直列共振回路を形成し、該共振回路は主スイッ
チ３のターンオン時にゼロボルトの電圧を主スイッチ３
に印加する。このようにしてターンオン時の電力損失、
すなわちターンオン損失を減少させることができる。
【０００５】電圧クランパ７０は、主スイッチ３のオン
期間に主トランス５のコアに蓄積された磁気エネルギー
をリセットし、該コアが磁気的に飽和することを防止す
る。電圧クランパ７０は、ダイオードと、互いに並列に
接続された抵抗およびコンデンサから成り、主トランス
５の１次巻線６に並列に接続されている。コアに蓄積さ
れた磁気エネルギーは、主スイッチ３のオフ期間中に電
圧クランパ７０中の抵抗によって消散され、ターンオフ
時のサージ電圧はコンデンサに吸収される。電流スナバ
回路７１は、主トランス５の２次電流のターンオフ時に
コイル１５によって誘導されるサージ電流を分路してダ
イオード１１を保護する。この回路は、抵抗とコンデン
サが直列に接続されて成り、抵抗は電流のエネルギーを
消散させ、コンデンサは電流を平滑する。
期間に主トランス５のコアに蓄積された磁気エネルギー
をリセットし、該コアが磁気的に飽和することを防止す
る。電圧クランパ７０は、ダイオードと、互いに並列に
接続された抵抗およびコンデンサから成り、主トランス
５の１次巻線６に並列に接続されている。コアに蓄積さ
れた磁気エネルギーは、主スイッチ３のオフ期間中に電
圧クランパ７０中の抵抗によって消散され、ターンオフ
時のサージ電圧はコンデンサに吸収される。電流スナバ
回路７１は、主トランス５の２次電流のターンオフ時に
コイル１５によって誘導されるサージ電流を分路してダ
イオード１１を保護する。この回路は、抵抗とコンデン
サが直列に接続されて成り、抵抗は電流のエネルギーを
消散させ、コンデンサは電流を平滑する。
【０００６】この電圧共振型ＤＣ−ＤＣフォワードコン
バータは次のように動作する。先ず、主スイッチ３がタ
ーンオフすると、１次巻線６に共振電流が流れ始め、主
スイッチ３の電圧ＶDSは０ボルトから立上る。半サイク
ル後電圧ＶDSが０に戻ったとき、主スイッチ３は、ルー
プ制御回路１４の制御によってオンに切換えられる。こ
のようにしてターンオン損失は防止される。オン期間の
長さはコンバータの出力電圧ＶO の設定値に比例し、設
定値からの偏差がある場合には、該偏差を補償するよう
に、オン期間の長さが調節される。
バータは次のように動作する。先ず、主スイッチ３がタ
ーンオフすると、１次巻線６に共振電流が流れ始め、主
スイッチ３の電圧ＶDSは０ボルトから立上る。半サイク
ル後電圧ＶDSが０に戻ったとき、主スイッチ３は、ルー
プ制御回路１４の制御によってオンに切換えられる。こ
のようにしてターンオン損失は防止される。オン期間の
長さはコンバータの出力電圧ＶO の設定値に比例し、設
定値からの偏差がある場合には、該偏差を補償するよう
に、オン期間の長さが調節される。
【０００７】図１３は多出力１石式電圧共振型ＤＣ−Ｄ
Ｃフォワードコンバータの従来例の構成図である。簡単
のために、主出力回路７２と１つの補助出力回路７３の
みが図示されている。通常は、最も高い出力が主出力に
選ばれ、その選択された主出力が主スイッチ３の電圧共
振スイッチングによって制御される。主出力の制御が補
助出力に影響しないように、補助出力回路７３は固有の
出力調節回路を備えている。図１３に示されている電圧
共振スイッチング回路と主出力回路で成るコンバータは
最も通常のコンバータであって（例えば、電子情報通信
学会９０巻４３９号ＰＥ９０−６９参照）、補助出力回
路７３は、主トランスの補助２次巻線７７の出力電流を
整流ダイオード１１によって整流して出力する。出力電
圧ＶAOは、主出力回路７２から独立してシリーズドロッ
パ７６によって調節される。
Ｃフォワードコンバータの従来例の構成図である。簡単
のために、主出力回路７２と１つの補助出力回路７３の
みが図示されている。通常は、最も高い出力が主出力に
選ばれ、その選択された主出力が主スイッチ３の電圧共
振スイッチングによって制御される。主出力の制御が補
助出力に影響しないように、補助出力回路７３は固有の
出力調節回路を備えている。図１３に示されている電圧
共振スイッチング回路と主出力回路で成るコンバータは
最も通常のコンバータであって（例えば、電子情報通信
学会９０巻４３９号ＰＥ９０−６９参照）、補助出力回
路７３は、主トランスの補助２次巻線７７の出力電流を
整流ダイオード１１によって整流して出力する。出力電
圧ＶAOは、主出力回路７２から独立してシリーズドロッ
パ７６によって調節される。
【０００８】
【発明が解決しようとする課題】図１２に示されている
従来の電圧共振ＤＣ−ＤＣコンバータにおいては、正弦
波の共振電圧を主スイッチに印加するために必然的にピ
ーク電圧をもスイッチ素子に印加する結果になり、その
高いピーク電圧によってスイッチ素子に電圧ストレスが
生じるという問題点がある。この電圧ストレスを防止す
るために高電圧スイッチを用いる必要があるけれど、通
常、高電圧スイッチは高いオン抵抗をもつのでオン抵抗
損失を生じ、そのことがコンバータの効率を下げる原因
になっている。さらに、高い電圧の印加による弊害を防
止するために電圧クランパ７０や電流スナバ回路７１を
用いると、これらの回路内で電力損失を生ずるばかりで
なく、これらの回路を注意深く使用しない場合には、共
振電圧波形そのものが変形し、そのことが主スイッチの
ターンオン損失の原因にもなる。
従来の電圧共振ＤＣ−ＤＣコンバータにおいては、正弦
波の共振電圧を主スイッチに印加するために必然的にピ
ーク電圧をもスイッチ素子に印加する結果になり、その
高いピーク電圧によってスイッチ素子に電圧ストレスが
生じるという問題点がある。この電圧ストレスを防止す
るために高電圧スイッチを用いる必要があるけれど、通
常、高電圧スイッチは高いオン抵抗をもつのでオン抵抗
損失を生じ、そのことがコンバータの効率を下げる原因
になっている。さらに、高い電圧の印加による弊害を防
止するために電圧クランパ７０や電流スナバ回路７１を
用いると、これらの回路内で電力損失を生ずるばかりで
なく、これらの回路を注意深く使用しない場合には、共
振電圧波形そのものが変形し、そのことが主スイッチの
ターンオン損失の原因にもなる。
【０００９】図１３に示されている従来の多出力型ＤＣ
−ＤＣコンバータにおいては、補助出力回路の入力電圧
の変動をシリーズドロッパを用いて補償するとき不可避
的に電力損失を生ずるという問題点がある。補助出力回
路の入力電圧の変動は、通常、主出力回路の負荷電流が
変化し、または主出力回路への入力電圧が変動した場合
に、それに応答して主スイッチのオン期間が変化し、ス
イッチング周波数が変化したときに生じる。
−ＤＣコンバータにおいては、補助出力回路の入力電圧
の変動をシリーズドロッパを用いて補償するとき不可避
的に電力損失を生ずるという問題点がある。補助出力回
路の入力電圧の変動は、通常、主出力回路の負荷電流が
変化し、または主出力回路への入力電圧が変動した場合
に、それに応答して主スイッチのオン期間が変化し、ス
イッチング周波数が変化したときに生じる。
【００１０】本発明の第１の目的は低電圧、低オン抵抗
の主スイッチを使用することができ、かつ、整流ダイオ
ードの電力損失を低減することができるスナバ回路付き
電圧共振型ＤＣ−ＤＣフォワードコンバータを提供する
ことにある。
の主スイッチを使用することができ、かつ、整流ダイオ
ードの電力損失を低減することができるスナバ回路付き
電圧共振型ＤＣ−ＤＣフォワードコンバータを提供する
ことにある。
【００１１】本発明の第２の目的は、電力損失の少ない
出力電圧調節回路を備えた出力回路を有する多出力ＤＣ
−ＤＣコンバータを提供することにある。
出力電圧調節回路を備えた出力回路を有する多出力ＤＣ
−ＤＣコンバータを提供することにある。
【００１２】
【課題を解決するための手段】上記の第１の目的を達成
するために、本発明の電圧共振型ＤＣ−ＤＣフォワード
コンバータは、コンデンサと第１のダイオードが直列に
接続されて成り、主トランスの２次巻線の両端に接続さ
れて該２次巻線と共に第１のダイオードの順方向に共振
電流を導通する共振回路を形成する直列回路と、前記コ
ンデンサに蓄積されている電荷を前記第１のダイオード
のオフ期間に放電する放電手段とを有し、第１のダイオ
ードの順方向は、前記２次巻線から整流用の第２のダイ
オードを経て平滑回路へ２次電流が供給されている期間
には、前記共振電流の導通が阻止されるように定められ
ているスナバ手段を有する。
するために、本発明の電圧共振型ＤＣ−ＤＣフォワード
コンバータは、コンデンサと第１のダイオードが直列に
接続されて成り、主トランスの２次巻線の両端に接続さ
れて該２次巻線と共に第１のダイオードの順方向に共振
電流を導通する共振回路を形成する直列回路と、前記コ
ンデンサに蓄積されている電荷を前記第１のダイオード
のオフ期間に放電する放電手段とを有し、第１のダイオ
ードの順方向は、前記２次巻線から整流用の第２のダイ
オードを経て平滑回路へ２次電流が供給されている期間
には、前記共振電流の導通が阻止されるように定められ
ているスナバ手段を有する。
【００１３】上記の第２の目的を達成するために、本発
明の多出力ＤＣ−ＤＣコンバータは、少くともその１つ
の出力回路に、ＤＣ−ＤＣコンバータの主トランスの２
次巻線から負荷へ供給される２次電流を切換えるスイッ
チ手段と、ＤＣ−ＤＣコンバータの主スイッチのスイッ
チング動作と所定の位相関係をもって前記スイッチ手段
が第１のスイッチ状態をとるように、該スイッチ手段を
制御する第１のスイッチング制御手段と、前記２次電流
と同じ変化をする電圧信号を発生する電流・電圧変換手
段と、出力回路の出力電圧の、設定値に対する偏差に対
応する偏差信号を出力する比較手段と、前記スイッチ手
段が第１のスイッチング状態に遷移したときの電圧信号
を第１の電圧信号とするとき、現在の電圧信号と第１の
電圧信号との差の絶対値を表わす絶対値信号が偏差信号
の減少関数として定まる閾値を越えるとき、前記スイッ
チ手段が第２のスイッチング状態をとるように該スイッ
チ手段を制御する第２のスイッチング制御手段とを有す
る出力電圧調節回路を備えている。
明の多出力ＤＣ−ＤＣコンバータは、少くともその１つ
の出力回路に、ＤＣ−ＤＣコンバータの主トランスの２
次巻線から負荷へ供給される２次電流を切換えるスイッ
チ手段と、ＤＣ−ＤＣコンバータの主スイッチのスイッ
チング動作と所定の位相関係をもって前記スイッチ手段
が第１のスイッチ状態をとるように、該スイッチ手段を
制御する第１のスイッチング制御手段と、前記２次電流
と同じ変化をする電圧信号を発生する電流・電圧変換手
段と、出力回路の出力電圧の、設定値に対する偏差に対
応する偏差信号を出力する比較手段と、前記スイッチ手
段が第１のスイッチング状態に遷移したときの電圧信号
を第１の電圧信号とするとき、現在の電圧信号と第１の
電圧信号との差の絶対値を表わす絶対値信号が偏差信号
の減少関数として定まる閾値を越えるとき、前記スイッ
チ手段が第２のスイッチング状態をとるように該スイッ
チ手段を制御する第２のスイッチング制御手段とを有す
る出力電圧調節回路を備えている。
【００１４】
【作用】本発明の電圧共振型ＤＣ−ＤＣフォワードコン
バータの作用は３つの期間に分けて説明することができ
る。先ず、主スイッチがターンオフした時点以後、第２
のダイオードの順方向電圧が０になって負荷への２次電
流の供給が停止するまでの期間（期間Ｉ）、第１のダイ
オードに印加される電圧が順方向になって共振回路が導
通し、第１のダイオードの順方向への共振電流によって
コンデンサが充電され、コンデンサの充電電圧の上昇と
共に第１のダイオードの順方向電圧が低下し、最後に第
１のダイオードがターンオフする迄の期間（期間II）、
第１のダイオードのターンオフ後、主スイッチのオフ期
間が終了する迄の期間であって、コンデンサに蓄積され
ている電荷はこの期間中に放電手段を経て放電される
（期間III ）。
バータの作用は３つの期間に分けて説明することができ
る。先ず、主スイッチがターンオフした時点以後、第２
のダイオードの順方向電圧が０になって負荷への２次電
流の供給が停止するまでの期間（期間Ｉ）、第１のダイ
オードに印加される電圧が順方向になって共振回路が導
通し、第１のダイオードの順方向への共振電流によって
コンデンサが充電され、コンデンサの充電電圧の上昇と
共に第１のダイオードの順方向電圧が低下し、最後に第
１のダイオードがターンオフする迄の期間（期間II）、
第１のダイオードのターンオフ後、主スイッチのオフ期
間が終了する迄の期間であって、コンデンサに蓄積され
ている電荷はこの期間中に放電手段を経て放電される
（期間III ）。
【００１５】以下の記述においては、主トランスの１次
側および２次側に構成された共振回路をそれぞれ１次共
振回路、２次共振回路と記し、それぞれの共振回路に流
れる共振電流を１次共振電流、２次共振電流と記す。期
間Ｉにおいては２次共振回路における共振は阻止される
ので、主スイッチに印加される電圧は、１次共振回路の
共振周期Ｔ1 に対応する時定数で立上がる。期間IIで
は、２次共振回路が導通して共振が起り、それが主トラ
ンスを介して１次共振回路の共振に作用するので、１次
共振回路の共振は、１次側に換算された２次共振回路の
容量とインダクタンスが１次巻線の自己誘導に並列に接
続された等価共振回路の共振周期Ｔ2 で行われる。した
がって、期間IIにおいては、主スイッチに印加される電
圧は、Ｔ1に比べて大きな時定数Ｔ2 でゆっくりと変化
する。期間III では、２次共振回路の導通が再び阻止さ
れるので、主スイッチに印加される電圧は再び周期Ｔ1
の正弦波の波形を画いて０ボルト迄下降する。このよう
に、主スイッチに印加される電圧は、期間ＩおよびIII
では正弦波の波形で立上り、立下るけれど期間IIではゆ
っくり変化する。そのため、主スイッチの印加電圧は、
ピークの部分が切りとられた正弦波、すなわち截頭正弦
波になり、高いピーク電圧が主スイッチに印加されるこ
とが避けられる。
側および２次側に構成された共振回路をそれぞれ１次共
振回路、２次共振回路と記し、それぞれの共振回路に流
れる共振電流を１次共振電流、２次共振電流と記す。期
間Ｉにおいては２次共振回路における共振は阻止される
ので、主スイッチに印加される電圧は、１次共振回路の
共振周期Ｔ1 に対応する時定数で立上がる。期間IIで
は、２次共振回路が導通して共振が起り、それが主トラ
ンスを介して１次共振回路の共振に作用するので、１次
共振回路の共振は、１次側に換算された２次共振回路の
容量とインダクタンスが１次巻線の自己誘導に並列に接
続された等価共振回路の共振周期Ｔ2 で行われる。した
がって、期間IIにおいては、主スイッチに印加される電
圧は、Ｔ1に比べて大きな時定数Ｔ2 でゆっくりと変化
する。期間III では、２次共振回路の導通が再び阻止さ
れるので、主スイッチに印加される電圧は再び周期Ｔ1
の正弦波の波形を画いて０ボルト迄下降する。このよう
に、主スイッチに印加される電圧は、期間ＩおよびIII
では正弦波の波形で立上り、立下るけれど期間IIではゆ
っくり変化する。そのため、主スイッチの印加電圧は、
ピークの部分が切りとられた正弦波、すなわち截頭正弦
波になり、高いピーク電圧が主スイッチに印加されるこ
とが避けられる。
【００１６】前記したように、主トランスの１次回路に
は、期間IIにおいて主スイッチの印加電圧が截頭正弦波
になるように１次共振電流が流れる。その結果、２次巻
線には、期間IIにおいてゆっくりと変化する２次電圧が
発生する。周知のように、第２のダイオード（整流ダイ
オード）がオフ状態になった後には主トランスの２次電
圧が逆電圧として第２のダイオードに印加される。した
がって、第２のダイオードに逆回復電流が流れる期間II
の初期に、２次電圧の変化（２次電圧の逆方向の立上
り）が小さい場合には逆回復電流の２次電圧による電力
損失が小さくなる。本発明のスナバ回路は期間IIにおい
て２次電圧をゆっくり変化させるので、前記の電力損失
は低減する。
は、期間IIにおいて主スイッチの印加電圧が截頭正弦波
になるように１次共振電流が流れる。その結果、２次巻
線には、期間IIにおいてゆっくりと変化する２次電圧が
発生する。周知のように、第２のダイオード（整流ダイ
オード）がオフ状態になった後には主トランスの２次電
圧が逆電圧として第２のダイオードに印加される。した
がって、第２のダイオードに逆回復電流が流れる期間II
の初期に、２次電圧の変化（２次電圧の逆方向の立上
り）が小さい場合には逆回復電流の２次電圧による電力
損失が小さくなる。本発明のスナバ回路は期間IIにおい
て２次電圧をゆっくり変化させるので、前記の電力損失
は低減する。
【００１７】本発明のＤＣ−ＤＣコンバータの出力回路
に備えられる出力電圧調節回路は、コンバータの負荷に
供給される２次電流、すなわち整流電流が時間に関して
単純な波形をもつことを利用してオン・オフ位相制御に
よって出力電圧を調節する。周知のように、ＤＣ−ＤＣ
フォワードコンバータの場合には、主スイッチのオン期
間中、整流電流は時間の線型関数として増加し、ＤＣ−
ＤＣフライバックコンバータの場合には、主スイッチの
オフ期間中、通常は時間の線型関数として減少し、電圧
共振型ＤＣ−ＤＣフライバックコンバータの場合には余
弦関数に近い三角関数波形で減少する。このように、Ｄ
Ｃ−ＤＣコンバータの整流電流は時間の単調増加関数、
または単調減少関数の波形をもつので、１スイッチング
周期中の、整流電流が出力されている各時刻または各位
相点は、整流電流の電流値、したがって電圧信号に対応
させることができる。その結果、２つの電圧信号の差の
絶対値すなわち絶対値信号は、それらの電圧信号に対応
する２つの時刻の間の時間に対応する。いま、スイッチ
素子の第１のスイッチング状態をオン状態とし、第１の
スイッチング制御回路の制御により、スイッチ素子が時
刻ｔ1 にターンオンしたとすると、負荷への電流の供給
が開始される。したがって時刻ｔまでの電流供給時間ｔ
−ｔ1 は絶対値信号ａｂｓΔｖに対応する。ここでａｂ
ｓは絶対値を表わし、Δｖはｖ−ｖ1 を表わし、ｖ，ｖ
1 はそれぞれ時刻ｔ，ｔ1 における電圧信号を表わす。
電圧信号ｖは整流電流と同じ変化をするから、ｖも時間
の単調関数である。したがってａｂｓΔｖは時間がたつ
につれて増大し、ある時刻ｔ2で閾値ΔｖTHに達する。
そのとき、第２のスイッチング制御回路はスイッチ素子
をターンオフする。したがって時間ｔ2 −ｔ1 は当該ス
イッチング周期において負荷に整流電流を供給した全時
間であって、それは絶対値信号の閾値ΔｖTHに対応す
る。
に備えられる出力電圧調節回路は、コンバータの負荷に
供給される２次電流、すなわち整流電流が時間に関して
単純な波形をもつことを利用してオン・オフ位相制御に
よって出力電圧を調節する。周知のように、ＤＣ−ＤＣ
フォワードコンバータの場合には、主スイッチのオン期
間中、整流電流は時間の線型関数として増加し、ＤＣ−
ＤＣフライバックコンバータの場合には、主スイッチの
オフ期間中、通常は時間の線型関数として減少し、電圧
共振型ＤＣ−ＤＣフライバックコンバータの場合には余
弦関数に近い三角関数波形で減少する。このように、Ｄ
Ｃ−ＤＣコンバータの整流電流は時間の単調増加関数、
または単調減少関数の波形をもつので、１スイッチング
周期中の、整流電流が出力されている各時刻または各位
相点は、整流電流の電流値、したがって電圧信号に対応
させることができる。その結果、２つの電圧信号の差の
絶対値すなわち絶対値信号は、それらの電圧信号に対応
する２つの時刻の間の時間に対応する。いま、スイッチ
素子の第１のスイッチング状態をオン状態とし、第１の
スイッチング制御回路の制御により、スイッチ素子が時
刻ｔ1 にターンオンしたとすると、負荷への電流の供給
が開始される。したがって時刻ｔまでの電流供給時間ｔ
−ｔ1 は絶対値信号ａｂｓΔｖに対応する。ここでａｂ
ｓは絶対値を表わし、Δｖはｖ−ｖ1 を表わし、ｖ，ｖ
1 はそれぞれ時刻ｔ，ｔ1 における電圧信号を表わす。
電圧信号ｖは整流電流と同じ変化をするから、ｖも時間
の単調関数である。したがってａｂｓΔｖは時間がたつ
につれて増大し、ある時刻ｔ2で閾値ΔｖTHに達する。
そのとき、第２のスイッチング制御回路はスイッチ素子
をターンオフする。したがって時間ｔ2 −ｔ1 は当該ス
イッチング周期において負荷に整流電流を供給した全時
間であって、それは絶対値信号の閾値ΔｖTHに対応す
る。
【００１８】出力回路の出力電圧を設定値に調節する場
合に、出力電圧が設定値より大きい場合には、１スイッ
チング周期当りの電流供給時間を短かくしなければなら
ない。換言すれば偏差信号が大きいときには閾値ΔｖTH
を小さくしなければならない。したがって、閾値ΔｖTH
は偏差信号の減少関数として定められなければならな
い。
合に、出力電圧が設定値より大きい場合には、１スイッ
チング周期当りの電流供給時間を短かくしなければなら
ない。換言すれば偏差信号が大きいときには閾値ΔｖTH
を小さくしなければならない。したがって、閾値ΔｖTH
は偏差信号の減少関数として定められなければならな
い。
【００１９】
【実施例】次に図面を参照して本発明の実施例を説明す
る。図１は本発明のスナバ回路を備えた電圧共振ＤＣ−
ＤＣフォワードコンバータの回路図である。コンバータ
の主要部分については前掲図１２を参照して既に説明し
てあるので、その説明を省略する。スナバ回路１８は、
コンデンサ８とダイオード９との直列接続とコイル１０
とから成っている。前記直列接続の両端は、主トランス
５の２次巻線７の両端に接続され、２次巻線７，ダイオ
ード９，コンデンサ８は、ダイオード９の順方向のみに
導通する直列共振回路を構成している。以下、この共振
回路を２次共振回路と記し、２次共振回路に生成される
共振電流を２次共振電流と記す。ダイオード９の順方向
は、２次巻線７が整流ダイオード１１を経て平滑回路１
２へ２次電流を供給している間は、ダイオード９が２次
共振電流の発生を阻止する方向へ向けられている。コイ
ル１０はコンデンサ８とダイオード９との接続部と整流
ダイオード１１のカソードとの間に接続され、コンデン
サ８に蓄積された電荷の放電路を形成する。その放電は
ダイオード９がオフのときに行われる。コイル１５は主
トランス５のリーケージインダクタンスと必要な場合に
外付けされたコイルのインダクタンスを表わす。コンデ
ンサ８の容量は、主スイッチ３がオフ状態にされたとき
該スイッチに印加される共振電圧の立上りを緩やかにす
ると共にピークを低くし、かつ、主スイッチ３のオフ期
間を所定値より長くしないように定められる。コイル１
０のインダクタンスは、コンバータの出力にリップルが
生ずることを防止することができる程度に大きくし、し
かし、電圧共振スイッチングの次のサイクルが始まる前
にコンデンサ８の電荷をリセットできる程度に小さく定
められる。したがって、コイル１０のインダクタンスは
コンデンサ８の容量とコイル１０のインダクタンスによ
る時定数が電圧共振スイッチングの平均周期と同程度に
なるように定められる。
る。図１は本発明のスナバ回路を備えた電圧共振ＤＣ−
ＤＣフォワードコンバータの回路図である。コンバータ
の主要部分については前掲図１２を参照して既に説明し
てあるので、その説明を省略する。スナバ回路１８は、
コンデンサ８とダイオード９との直列接続とコイル１０
とから成っている。前記直列接続の両端は、主トランス
５の２次巻線７の両端に接続され、２次巻線７，ダイオ
ード９，コンデンサ８は、ダイオード９の順方向のみに
導通する直列共振回路を構成している。以下、この共振
回路を２次共振回路と記し、２次共振回路に生成される
共振電流を２次共振電流と記す。ダイオード９の順方向
は、２次巻線７が整流ダイオード１１を経て平滑回路１
２へ２次電流を供給している間は、ダイオード９が２次
共振電流の発生を阻止する方向へ向けられている。コイ
ル１０はコンデンサ８とダイオード９との接続部と整流
ダイオード１１のカソードとの間に接続され、コンデン
サ８に蓄積された電荷の放電路を形成する。その放電は
ダイオード９がオフのときに行われる。コイル１５は主
トランス５のリーケージインダクタンスと必要な場合に
外付けされたコイルのインダクタンスを表わす。コンデ
ンサ８の容量は、主スイッチ３がオフ状態にされたとき
該スイッチに印加される共振電圧の立上りを緩やかにす
ると共にピークを低くし、かつ、主スイッチ３のオフ期
間を所定値より長くしないように定められる。コイル１
０のインダクタンスは、コンバータの出力にリップルが
生ずることを防止することができる程度に大きくし、し
かし、電圧共振スイッチングの次のサイクルが始まる前
にコンデンサ８の電荷をリセットできる程度に小さく定
められる。したがって、コイル１０のインダクタンスは
コンデンサ８の容量とコイル１０のインダクタンスによ
る時定数が電圧共振スイッチングの平均周期と同程度に
なるように定められる。
【００２０】次にこのスナバ回路の動作を説明する。図
２は、本発明のスナバ回路の動作を説明するための各部
の信号のタイムチャート、図３は、２次共振回路が導通
している期間における電圧共振ＤＣ−ＤＣフォワードコ
ンバータの２次側から見た等価回路を示す。主スイッチ
３が時刻ｔ0 にターンオンすると１次電流は１次巻線６
を通って、一定の勾配で立ち上り、それによって２次巻
線に一定の誘導起電力Ｅ2 が発生する（図２（ｂ）参
照）。誘導起電力Ｅ2 は一定の勾配で立上る２次電流を
生成する（図２（ｃ）参照）。そのとき勾配は (E2−VO
−VF)/Le である。ここで、Ｅ2 は２次側から見た等価
起電力であって、ＥをＤＣ電源１の起電力とし、n2/n1
を主トランスの巻線比とするとき E2＝(n2/n1)E であ
る。また、ＶO ，ＶF はそれぞれコンバータの出力電圧
およびダイオード１１に印加されている順電圧であり、
Ｌe はコイル１５のインダクタンスである。
２は、本発明のスナバ回路の動作を説明するための各部
の信号のタイムチャート、図３は、２次共振回路が導通
している期間における電圧共振ＤＣ−ＤＣフォワードコ
ンバータの２次側から見た等価回路を示す。主スイッチ
３が時刻ｔ0 にターンオンすると１次電流は１次巻線６
を通って、一定の勾配で立ち上り、それによって２次巻
線に一定の誘導起電力Ｅ2 が発生する（図２（ｂ）参
照）。誘導起電力Ｅ2 は一定の勾配で立上る２次電流を
生成する（図２（ｃ）参照）。そのとき勾配は (E2−VO
−VF)/Le である。ここで、Ｅ2 は２次側から見た等価
起電力であって、ＥをＤＣ電源１の起電力とし、n2/n1
を主トランスの巻線比とするとき E2＝(n2/n1)E であ
る。また、ＶO ，ＶF はそれぞれコンバータの出力電圧
およびダイオード１１に印加されている順電圧であり、
Ｌe はコイル１５のインダクタンスである。
【００２１】時刻ｔ1 で主スイッチ３がオフ状態になる
と、１次巻線６中に生成された共振電流（以下、１次共
振電流と記す）によって主スイッチ３に印加される電圧
ＶDSは周期T1＝２π(LPCP)1/2 の正弦関数の波形で立上
る。ここでＬP ，ＣP はそれぞれ１次巻線のインダクタ
ンスおよび共振コンデンサ４の容量である。同時に、２
次巻線７に、同じ周期Ｔ1 の誘導起電力が逆向き（主ス
イッチ３がオン状態のとき２次巻線７に生じる誘導起電
力の向きを正の向きとする。）に誘起され、その結果、
２次巻線７の両端間電圧Ｖ7 は図２（ｂ）に示されてい
るように低下する。電圧Ｖ7 の低下によってダイオード
１１の順方向電流ＩD が減少し、時刻ｔ 2 で電流ＩD は
０になる。
と、１次巻線６中に生成された共振電流（以下、１次共
振電流と記す）によって主スイッチ３に印加される電圧
ＶDSは周期T1＝２π(LPCP)1/2 の正弦関数の波形で立上
る。ここでＬP ，ＣP はそれぞれ１次巻線のインダクタ
ンスおよび共振コンデンサ４の容量である。同時に、２
次巻線７に、同じ周期Ｔ1 の誘導起電力が逆向き（主ス
イッチ３がオン状態のとき２次巻線７に生じる誘導起電
力の向きを正の向きとする。）に誘起され、その結果、
２次巻線７の両端間電圧Ｖ7 は図２（ｂ）に示されてい
るように低下する。電圧Ｖ7 の低下によってダイオード
１１の順方向電流ＩD が減少し、時刻ｔ 2 で電流ＩD は
０になる。
【００２２】時刻ｔ2 でダイオード１１がオフ状態にな
ると、２次共振回路は、コイル１０を経由する電路以外
は平滑回路１２から遮断される。この状態のもとで２次
巻線７中に逆向きに発生した起電力がダイオード９に印
加されている逆バイアスを越えるとダイオード９がオン
状態になり、その順方向に２次共振電流を導通する。図
３は、２次共振が起っている時の電圧共振ＤＣ−ＤＣフ
ォワードコンバータの等価回路を示す。共振はインダク
タンスＬP 、容量ＣP およびＣS （インダクダンスＬe
を無視する）を通して起り、共振周期Ｔ2 は２π[LP{CP
＋(n2/n1)2CS}] 1/2 になる。このようにして図２のＶDS
およびＶ7 のタイムチャートに示されているような緩や
かな立上りと低いピーク値とが達成される。コンデンサ
８の電圧が最高値に達すると、逆向きの共振電流はダイ
オード９によって阻止されるので２次共振は停止する。
そしてコンデンサ８に充電されている電荷はコイル１０
を通って放電され、平滑回路１２に入力される。
ると、２次共振回路は、コイル１０を経由する電路以外
は平滑回路１２から遮断される。この状態のもとで２次
巻線７中に逆向きに発生した起電力がダイオード９に印
加されている逆バイアスを越えるとダイオード９がオン
状態になり、その順方向に２次共振電流を導通する。図
３は、２次共振が起っている時の電圧共振ＤＣ−ＤＣフ
ォワードコンバータの等価回路を示す。共振はインダク
タンスＬP 、容量ＣP およびＣS （インダクダンスＬe
を無視する）を通して起り、共振周期Ｔ2 は２π[LP{CP
＋(n2/n1)2CS}] 1/2 になる。このようにして図２のＶDS
およびＶ7 のタイムチャートに示されているような緩や
かな立上りと低いピーク値とが達成される。コンデンサ
８の電圧が最高値に達すると、逆向きの共振電流はダイ
オード９によって阻止されるので２次共振は停止する。
そしてコンデンサ８に充電されている電荷はコイル１０
を通って放電され、平滑回路１２に入力される。
【００２３】以上の記述から明らかなように、２次共振
が阻止されている時刻ｔ1 から時刻ｔ2 までの期間（期
間Ｉ）においては、電圧ＶDSおよびＶ7 の曲線は短い周
期Ｔ 1 の正弦波の波形で立上がり、２次共振が起ってい
る時刻ｔ2 から時刻ｔ3 までの期間（期間II）において
は、電圧ＶDSおよびＶ7 の曲線は、過渡期間を除き長い
周期Ｔ2 の正弦波の波形で変化し、２次共振が再び阻止
される時刻ｔ3 から時刻ｔ4 （主スイッチ３のオフ期間
の終了時刻）までの期間（期間III ）には電圧ＶDSおよ
びＶ7 の曲線は短い周期の正弦波の波形で立下がる。期
間ＩおよびIIIにおける電圧ＶDSの急峻な立上がり、立
下がりによって主スイッチ３のオフ期間を短縮すること
ができる（オフ期間が長すぎるとコンバータの出力にリ
ップルができる）。また、期間IIにおける電圧ＶDSのゆ
っくりした振舞いによって電圧Ｖ DSのピーク値を下げる
ことができ、その結果、低電圧、低オン抵抗のスイッチ
ング素子を主スイッチとして使用することができる。
が阻止されている時刻ｔ1 から時刻ｔ2 までの期間（期
間Ｉ）においては、電圧ＶDSおよびＶ7 の曲線は短い周
期Ｔ 1 の正弦波の波形で立上がり、２次共振が起ってい
る時刻ｔ2 から時刻ｔ3 までの期間（期間II）において
は、電圧ＶDSおよびＶ7 の曲線は、過渡期間を除き長い
周期Ｔ2 の正弦波の波形で変化し、２次共振が再び阻止
される時刻ｔ3 から時刻ｔ4 （主スイッチ３のオフ期間
の終了時刻）までの期間（期間III ）には電圧ＶDSおよ
びＶ7 の曲線は短い周期の正弦波の波形で立下がる。期
間ＩおよびIIIにおける電圧ＶDSの急峻な立上がり、立
下がりによって主スイッチ３のオフ期間を短縮すること
ができる（オフ期間が長すぎるとコンバータの出力にリ
ップルができる）。また、期間IIにおける電圧ＶDSのゆ
っくりした振舞いによって電圧Ｖ DSのピーク値を下げる
ことができ、その結果、低電圧、低オン抵抗のスイッチ
ング素子を主スイッチとして使用することができる。
【００２４】本発明のスナバ回路は、もう１つの利点を
もっている。期間IIの初め、時刻ｔ 2 においてダイオー
ド１１がオン状態からオフ状態に切換ったときに、ダイ
オード１１に逆回復電流が流れる。この電流は図２
（ｃ）に逆電流として示されている。逆回復電流は時刻
ｔ2 から時刻ｔ5 までの期間（期間IV）流れる。前記し
たように、ダイオード９は期間IVにおいてオン状態にあ
るので、電圧Ｖ7 はダイオード９，コイル１０を介して
ダイオード１１に逆方向に印加される。その結果、電圧
Ｖ7 と逆回復電流とは正の力率を作り、それによって電
力損失が発生する。この電力損失は、期間IVにおける電
圧Ｖ7 の勾配が緩やかである程少くなる。本発明のスナ
バ回路によって電圧Ｖ7 は、期間IVにおいて緩やかに立
上がる（逆方向）ので、本発明のスナバ回路を用いない
場合（この場合には周期Ｔ1 の正弦波の波形で立上が
る）に比べて電力の損失を低減することができる。
もっている。期間IIの初め、時刻ｔ 2 においてダイオー
ド１１がオン状態からオフ状態に切換ったときに、ダイ
オード１１に逆回復電流が流れる。この電流は図２
（ｃ）に逆電流として示されている。逆回復電流は時刻
ｔ2 から時刻ｔ5 までの期間（期間IV）流れる。前記し
たように、ダイオード９は期間IVにおいてオン状態にあ
るので、電圧Ｖ7 はダイオード９，コイル１０を介して
ダイオード１１に逆方向に印加される。その結果、電圧
Ｖ7 と逆回復電流とは正の力率を作り、それによって電
力損失が発生する。この電力損失は、期間IVにおける電
圧Ｖ7 の勾配が緩やかである程少くなる。本発明のスナ
バ回路によって電圧Ｖ7 は、期間IVにおいて緩やかに立
上がる（逆方向）ので、本発明のスナバ回路を用いない
場合（この場合には周期Ｔ1 の正弦波の波形で立上が
る）に比べて電力の損失を低減することができる。
【００２５】本発明のスナバ回路の動作は、エネルギー
保存の視点から次のように要約される。主スイッチがタ
ーンオフすると、主トランスの残留磁気エネルギーによ
って１次共振電流が流れる。もし、本発明のスナバ回路
が設けられていない場合には、この１次共振電流のエネ
ルギーは、共振用コンデンサ４の充電電圧が図２（ａ）
の点線で表わされたピークを作る程度に大きい。しか
し、スナバ回路を設けると、残留磁気エネルギーの一部
は、２次共振電流を仲介としてコンデンサ８に静電エネ
ルギーとして蓄積される。したがって、１次共振電流の
エネルギーはコンデンサ８の静電エネルギーの分だけ減
少し、その結果、共振用コンデンサ４の電圧（＝ＶDS）
は上昇できなくなってピークの部分が切断された波形に
なる。一方、コンデンサ８中に静電エネルギーとして蓄
積された磁気エネルギーは、コイル１０を経由して負荷
に供給され、そこで有効に利用される。
保存の視点から次のように要約される。主スイッチがタ
ーンオフすると、主トランスの残留磁気エネルギーによ
って１次共振電流が流れる。もし、本発明のスナバ回路
が設けられていない場合には、この１次共振電流のエネ
ルギーは、共振用コンデンサ４の充電電圧が図２（ａ）
の点線で表わされたピークを作る程度に大きい。しか
し、スナバ回路を設けると、残留磁気エネルギーの一部
は、２次共振電流を仲介としてコンデンサ８に静電エネ
ルギーとして蓄積される。したがって、１次共振電流の
エネルギーはコンデンサ８の静電エネルギーの分だけ減
少し、その結果、共振用コンデンサ４の電圧（＝ＶDS）
は上昇できなくなってピークの部分が切断された波形に
なる。一方、コンデンサ８中に静電エネルギーとして蓄
積された磁気エネルギーは、コイル１０を経由して負荷
に供給され、そこで有効に利用される。
【００２６】本発明のスナバ回路は、図４および図５に
それぞれ示されているように、半波型および全波形電圧
共振ＤＣ−ＤＣフォワードコンバータに使用することが
できる。
それぞれ示されているように、半波型および全波形電圧
共振ＤＣ−ＤＣフォワードコンバータに使用することが
できる。
【００２７】次に、本発明の、多出力型ＤＣ−ＤＣコン
バータの出力電圧を調節するための調節回路について説
明する。図６は、出力回路の１つに設けられた調節回路
の第１の実施例を示す回路図である。出力回路は、通常
の出力回路と同様に、平滑回路１２と、主トランス５の
２次電流の電路に接続された整流ダイオード１１を備え
ている。本実施例においてはダイオード１１は２次電流
の正電位の電路に接続されている。調節回路２０は主ト
ランス５の２次電流のオン・オフをスイッチングするＮ
チャネルＭＯＳＦＥＴ２１、ＭＯＳＦＥＴ２１を制御す
るための抵抗２２（第１のスイッチング制御手段）、シ
リーズドロッパ抵抗２３（電流・電圧変換手段）、比較
回路２４（比較手段）、スイッチング制御回路２５（第
２のスイッチング制御手段）によって構成されている。
バータの出力電圧を調節するための調節回路について説
明する。図６は、出力回路の１つに設けられた調節回路
の第１の実施例を示す回路図である。出力回路は、通常
の出力回路と同様に、平滑回路１２と、主トランス５の
２次電流の電路に接続された整流ダイオード１１を備え
ている。本実施例においてはダイオード１１は２次電流
の正電位の電路に接続されている。調節回路２０は主ト
ランス５の２次電流のオン・オフをスイッチングするＮ
チャネルＭＯＳＦＥＴ２１、ＭＯＳＦＥＴ２１を制御す
るための抵抗２２（第１のスイッチング制御手段）、シ
リーズドロッパ抵抗２３（電流・電圧変換手段）、比較
回路２４（比較手段）、スイッチング制御回路２５（第
２のスイッチング制御手段）によって構成されている。
【００２８】ＭＯＳＦＥＴ２１のドレイン電流の導電路
は、２次電流の負電位の電路に負荷に直列に接続され、
ゲートは抵抗２２を経て２次電流の電路の正電位側に接
続されている。それによってＭＯＳＦＥＴ２１はコンバ
ータの主スイッチのスイッチ・オンに同期してオン状態
に切換えられる。以下、ＭＯＳＦＥＴ２１が主スイッチ
のスイッチ・オンに同期してオン状態に切換えられた時
刻をｔ0 と記す。抵抗値ＲD のシリーズドロッパ抵抗２
３は負荷に直列に接続され、負荷に供給される２次電流
値を検出するために用いられる。以下、２次電流によっ
てシリーズドロッパ抵抗２３の両端に生じた電圧を電圧
信号と記す。電圧信号は時刻ｔ0 で０で、フォワードコ
ンバータの場合には時刻の１次関数として増加するか
ら、現時刻ｔにおける電圧信号は前掲の絶対値信号に該
当する。比較回路２４はシャントレギュレータ素子２６
と抵抗２７の直列接続をもち、抵抗２７はシリーズドロ
ッパ抵抗２３の負荷側の点ａに接続され、シャントレギ
ュレータ素子２６は２次電流の負電位の電路上の点ｂに
接続されている。比較回路２４は、さらに、電圧分割抵
抗２８，２９を備え、該抵抗２８，２９は、２点ａ，ｂ
間の電圧、すなわち、その出力回路の出力電圧ＶO に対
応する出力信号Ｓをシャントレギュレータ素子２６に出
力する。シャントレギュレータ素子２６は、出力電圧Ｖ
O の設定値に対応する基準出力信号Ｓ0 を発生する定電
圧源を備え、出力信号Ｓと基準出力信号Ｓ0 を比較し、
基準出力信号Ｓ0 に対する出力信号Ｓの偏差に対応する
シャント電流ＩS を導通する。出力信号Ｓが基準出力信
号に一致した場合には、シャント電流ＩS はゼロ偏差値
ＩS0になる。シャント電流ＩS は抵抗値ＲS の抵抗２７
の両端間に電圧ＶS を生成する。したがって出力信号の
偏差Ｓ−Ｓ0 が大きくなる程電圧ＶS は高くなり、抵抗
２７とシャントレギュレータ素子２６との接続点ｄにお
ける電位Ｅは低くなる。以下、電圧ＶS を偏差信号と記
す。
は、２次電流の負電位の電路に負荷に直列に接続され、
ゲートは抵抗２２を経て２次電流の電路の正電位側に接
続されている。それによってＭＯＳＦＥＴ２１はコンバ
ータの主スイッチのスイッチ・オンに同期してオン状態
に切換えられる。以下、ＭＯＳＦＥＴ２１が主スイッチ
のスイッチ・オンに同期してオン状態に切換えられた時
刻をｔ0 と記す。抵抗値ＲD のシリーズドロッパ抵抗２
３は負荷に直列に接続され、負荷に供給される２次電流
値を検出するために用いられる。以下、２次電流によっ
てシリーズドロッパ抵抗２３の両端に生じた電圧を電圧
信号と記す。電圧信号は時刻ｔ0 で０で、フォワードコ
ンバータの場合には時刻の１次関数として増加するか
ら、現時刻ｔにおける電圧信号は前掲の絶対値信号に該
当する。比較回路２４はシャントレギュレータ素子２６
と抵抗２７の直列接続をもち、抵抗２７はシリーズドロ
ッパ抵抗２３の負荷側の点ａに接続され、シャントレギ
ュレータ素子２６は２次電流の負電位の電路上の点ｂに
接続されている。比較回路２４は、さらに、電圧分割抵
抗２８，２９を備え、該抵抗２８，２９は、２点ａ，ｂ
間の電圧、すなわち、その出力回路の出力電圧ＶO に対
応する出力信号Ｓをシャントレギュレータ素子２６に出
力する。シャントレギュレータ素子２６は、出力電圧Ｖ
O の設定値に対応する基準出力信号Ｓ0 を発生する定電
圧源を備え、出力信号Ｓと基準出力信号Ｓ0 を比較し、
基準出力信号Ｓ0 に対する出力信号Ｓの偏差に対応する
シャント電流ＩS を導通する。出力信号Ｓが基準出力信
号に一致した場合には、シャント電流ＩS はゼロ偏差値
ＩS0になる。シャント電流ＩS は抵抗値ＲS の抵抗２７
の両端間に電圧ＶS を生成する。したがって出力信号の
偏差Ｓ−Ｓ0 が大きくなる程電圧ＶS は高くなり、抵抗
２７とシャントレギュレータ素子２６との接続点ｄにお
ける電位Ｅは低くなる。以下、電圧ＶS を偏差信号と記
す。
【００２９】スイッチング制御回路２５はｐｎｐトラン
ジスタ３０とＮチャネルＭＯＳＦＥＴ３１を備えてい
る。ｐｎｐトランジスタのエミッタは、ダイオード１１
とシリーズドロッパ抵抗２３との接続点に接続され、ベ
ースは接続点ｄに接続され、コレクタはＭＯＳＦＥＴ３
１のゲートに接続されている。ＭＯＳＦＥＴ３１のソー
スは２次電流の負電位の電路に接続され、ドレインはＭ
ＯＳＦＥＴ２１のゲートに接続されている。さらに、ス
イッチング制御回路２５は抵抗３２，ダイオード３３で
成る放電回路を備えていることがのぞましい。この放電
回路は、トランジスタ３０がオン状態になったときＭＯ
ＳＦＥＴ３１の入力容量に充電される電荷を放電するた
めに設けられる。
ジスタ３０とＮチャネルＭＯＳＦＥＴ３１を備えてい
る。ｐｎｐトランジスタのエミッタは、ダイオード１１
とシリーズドロッパ抵抗２３との接続点に接続され、ベ
ースは接続点ｄに接続され、コレクタはＭＯＳＦＥＴ３
１のゲートに接続されている。ＭＯＳＦＥＴ３１のソー
スは２次電流の負電位の電路に接続され、ドレインはＭ
ＯＳＦＥＴ２１のゲートに接続されている。さらに、ス
イッチング制御回路２５は抵抗３２，ダイオード３３で
成る放電回路を備えていることがのぞましい。この放電
回路は、トランジスタ３０がオン状態になったときＭＯ
ＳＦＥＴ３１の入力容量に充電される電荷を放電するた
めに設けられる。
【００３０】次に本実施例の動作を説明する。主スイッ
チがオン状態になると１次電流が時間の１次関数として
立上がり、それによって、主スイッチのオン期間中、一
定の誘導起電力が２次巻線に誘起される。このようにし
て図２（ｂ）に示されているように、一定の電圧Ｖ7 が
発生する。ＭＯＳＦＥＴ２１のゲートは抵抗２２を経て
電圧Ｖ7 によってバイアスされているから、電圧Ｖ7 の
発生と共にＭＯＳＦＥＴ２１がターンオンし、整流ダイ
オード１１を通って２次電流ＩD （以下、電流ＩD と記
す）が流れ始める。ベース・エミッタ電圧は、次式
チがオン状態になると１次電流が時間の１次関数として
立上がり、それによって、主スイッチのオン期間中、一
定の誘導起電力が２次巻線に誘起される。このようにし
て図２（ｂ）に示されているように、一定の電圧Ｖ7 が
発生する。ＭＯＳＦＥＴ２１のゲートは抵抗２２を経て
電圧Ｖ7 によってバイアスされているから、電圧Ｖ7 の
発生と共にＭＯＳＦＥＴ２１がターンオンし、整流ダイ
オード１１を通って２次電流ＩD （以下、電流ＩD と記
す）が流れ始める。ベース・エミッタ電圧は、次式
【００３１】
【数１】ＶBE＝ＩD ＲD ＋ＩS ＲS （１） で与えられるから、式（１）の右辺がトランジスタ３０
のベース・エミッタスレショルド電圧ＶTHを超えるとト
ランジスタ３０はターンオンする。したがって、絶対値
信号ＩD ＲD の閾値は次式で与えられる。
のベース・エミッタスレショルド電圧ＶTHを超えるとト
ランジスタ３０はターンオンする。したがって、絶対値
信号ＩD ＲD の閾値は次式で与えられる。
【００３２】
【数２】（ＩD ＲD)TH＝ＶTH−ＩS ＲS （２） 式（２）から明らかなように、絶対値信号の閾値（ＩD
ＲD)THは偏差信号ＩS Ｒ S の減少関数である。式（２）
は次のように表わされる。
ＲD)THは偏差信号ＩS Ｒ S の減少関数である。式（２）
は次のように表わされる。
【００３３】
【数３】ＩDTH ＲD ＝ＶTH−ＩS ＲS （３） ここでＩDTH はトランジスタ３０がターンオンする時刻
ｔTHにおける電流ＩD の値を表わす。図２（ｃ）から明
らかなように、電流ＩD は主スイッチのオン期間中、時
刻ｔの１次関数として増加する。したがって電流ＩD は
次の形で表わすことができる。
ｔTHにおける電流ＩD の値を表わす。図２（ｃ）から明
らかなように、電流ＩD は主スイッチのオン期間中、時
刻ｔの１次関数として増加する。したがって電流ＩD は
次の形で表わすことができる。
【００３４】
【数４】ＩD ＝ＩO ＋ｋｔ （４） したがって、
【００３５】
【数５】ＩDTH ＝ＩO ＋ｋｔTH （５） 式（３），（５）から、時刻ｔTHの値は、偏差信号ＩS
ＲS が大きい程小さくなる。したがって、偏差信号が大
きいときにはトランジスタ３０は早くターンオンする。
トランジスタ３０がターンオンするとＭＯＳＦＥＴ３１
がターンオンし、それによってＭＯＳＦＥＴ２１のゲー
トとソースとの間がショートされ、ＭＯＳＦＥＴ２１が
ターンオフされる。このようにして、出力電圧ＶO の偏
差が大きい場合には、ＭＯＳＦＥＴ２１が早くターンオ
フし、その結果、偏差が補償される。
ＲS が大きい程小さくなる。したがって、偏差信号が大
きいときにはトランジスタ３０は早くターンオンする。
トランジスタ３０がターンオンするとＭＯＳＦＥＴ３１
がターンオンし、それによってＭＯＳＦＥＴ２１のゲー
トとソースとの間がショートされ、ＭＯＳＦＥＴ２１が
ターンオフされる。このようにして、出力電圧ＶO の偏
差が大きい場合には、ＭＯＳＦＥＴ２１が早くターンオ
フし、その結果、偏差が補償される。
【００３６】コイル１５は図６に示されている位置より
も図７に示されている位置に設けることがのぞましい。
その理由は、図７の場合には、ＭＯＳＦＥＴのゲート
は、コイル１５を経由しないで主トランス５の２次巻線
７に接続されているので高い電圧がゲートに印加され、
その結果、ＭＯＳＦＥＴ２１のオン抵抗が低減されるこ
とと、放電回路３２，３３が２次巻線７に直接接続され
ているので放電の時定数が短縮されるためである。
も図７に示されている位置に設けることがのぞましい。
その理由は、図７の場合には、ＭＯＳＦＥＴのゲート
は、コイル１５を経由しないで主トランス５の２次巻線
７に接続されているので高い電圧がゲートに印加され、
その結果、ＭＯＳＦＥＴ２１のオン抵抗が低減されるこ
とと、放電回路３２，３３が２次巻線７に直接接続され
ているので放電の時定数が短縮されるためである。
【００３７】図８は本発明の調節回路の第２の実施例を
示す。本実施例の調節回路４０においても図６の調節回
路と同様にＭＯＳＦＥＴ２１（スイッチ素子）、スイッ
チング制御回路４２（第１のスイッチング制御手段）、
電流・電圧変換回路４３（電流・電圧変換手段）、比較
回路２４（比較手段）、スイッチング制御回路４４（第
２のスイッチング制御手段）を備えている。スイッチン
グ制御回路４４は、さらに、スイッチング制御ユニット
２５と差動増幅器４５から成っている。このうち、ＭＯ
ＳＦＥＴ２１，比較回路２４，スイッチング制御ユニッ
ト２５は図６の対応する回路と同一である。図６の、抵
抗３２，ダイオード３３から成る放電回路は図８には示
されていない。
示す。本実施例の調節回路４０においても図６の調節回
路と同様にＭＯＳＦＥＴ２１（スイッチ素子）、スイッ
チング制御回路４２（第１のスイッチング制御手段）、
電流・電圧変換回路４３（電流・電圧変換手段）、比較
回路２４（比較手段）、スイッチング制御回路４４（第
２のスイッチング制御手段）を備えている。スイッチン
グ制御回路４４は、さらに、スイッチング制御ユニット
２５と差動増幅器４５から成っている。このうち、ＭＯ
ＳＦＥＴ２１，比較回路２４，スイッチング制御ユニッ
ト２５は図６の対応する回路と同一である。図６の、抵
抗３２，ダイオード３３から成る放電回路は図８には示
されていない。
【００３８】スイッチング制御回路４２は、パルストラ
ンス４１と、抵抗４９およびダイオード５０が直列に接
続されて成るリセット回路によって構成されている。リ
セット回路は、主トランス５の１次回路に設けられてい
るドライブトランジスタ中に生じるフライバック電圧を
減少させるためにサージエネルギーを消散させる目的で
設けられている。スイッチング制御回路４２によって、
ＭＯＳＦＥＴ２１は主スイッチのスイッチング動作に対
して所定の位相関係をもってＭＯＳＦＥＴ２１をターン
オンさせることができる。電流・電圧変換回路４３は、
電流トランス４６，ダイオード４７，コンデンサ４８か
ら成っている。コンデンサ４８と電流トランスの２次巻
線のインダクタンスは、ダイオード４７の順方向に一方
向共振回路を構成している。したがって、コンデンサ４
８の電圧は、時刻ｔの正弦関数として変化する。しか
し、共振周期が、主スイッチのスイッチング周期に比較
して充分に長いので、コンデンサ４８の電圧、すなわ
ち、電圧信号ＩV は、電流トランス４６の１次電流に対
応して時刻の１次関数として増加する。図６の実施例と
同様に、電流トランス４６の２次電流は時刻ｔ0 で０で
ある。したがって、現時刻ｔの電圧信号ＩV は、絶対値
信号を表わす。
ンス４１と、抵抗４９およびダイオード５０が直列に接
続されて成るリセット回路によって構成されている。リ
セット回路は、主トランス５の１次回路に設けられてい
るドライブトランジスタ中に生じるフライバック電圧を
減少させるためにサージエネルギーを消散させる目的で
設けられている。スイッチング制御回路４２によって、
ＭＯＳＦＥＴ２１は主スイッチのスイッチング動作に対
して所定の位相関係をもってＭＯＳＦＥＴ２１をターン
オンさせることができる。電流・電圧変換回路４３は、
電流トランス４６，ダイオード４７，コンデンサ４８か
ら成っている。コンデンサ４８と電流トランスの２次巻
線のインダクタンスは、ダイオード４７の順方向に一方
向共振回路を構成している。したがって、コンデンサ４
８の電圧は、時刻ｔの正弦関数として変化する。しか
し、共振周期が、主スイッチのスイッチング周期に比較
して充分に長いので、コンデンサ４８の電圧、すなわ
ち、電圧信号ＩV は、電流トランス４６の１次電流に対
応して時刻の１次関数として増加する。図６の実施例と
同様に、電流トランス４６の２次電流は時刻ｔ0 で０で
ある。したがって、現時刻ｔの電圧信号ＩV は、絶対値
信号を表わす。
【００３９】差動増幅器４５の反転および非反転入力
は、それぞれ IV および VO−ISRSである。ここでＶ
O ，ＩS ，ＲS は図６の回路と同様に定義された量であ
る。差動増幅器４５の出力は VO−(ISRS ＋IV) であ
る。したがって、トランジスタ３０のベース・エミッタ
間電圧は−(ISRS ＋IV) になり、図６の−(ISRS ＋R
DID)と同様である。したがって、トランジスタ３０は図
６の場合と全く同様に動作する。
は、それぞれ IV および VO−ISRSである。ここでＶ
O ，ＩS ，ＲS は図６の回路と同様に定義された量であ
る。差動増幅器４５の出力は VO−(ISRS ＋IV) であ
る。したがって、トランジスタ３０のベース・エミッタ
間電圧は−(ISRS ＋IV) になり、図６の−(ISRS ＋R
DID)と同様である。したがって、トランジスタ３０は図
６の場合と全く同様に動作する。
【００４０】図９は、図６，図８の調節回路から出力さ
れた電流ＩD のタイムチャートである。図９（ａ）は１
次回路における共振が１次巻線６のインダクタンスと共
振用コンデンサ４によって生じた場合（以下、ｃａｓｅ
（ａ）と記す）における電流ＩD を示し、図９（ｂ）は
１次回路における共振が外付けコイル２と共振用コンデ
ンサ４によって生じた場合（以下、ｃａｓｅ（ｂ）と記
す）における電流ＩDを表わす。図９の実線および点線
はそれぞれ調節回路２０および４０から出力された電流
を表わす。
れた電流ＩD のタイムチャートである。図９（ａ）は１
次回路における共振が１次巻線６のインダクタンスと共
振用コンデンサ４によって生じた場合（以下、ｃａｓｅ
（ａ）と記す）における電流ＩD を示し、図９（ｂ）は
１次回路における共振が外付けコイル２と共振用コンデ
ンサ４によって生じた場合（以下、ｃａｓｅ（ｂ）と記
す）における電流ＩDを表わす。図９の実線および点線
はそれぞれ調節回路２０および４０から出力された電流
を表わす。
【００４１】調節回路２０が用いられた場合には、２次
巻線の誘導起電力の立上がりに同期してＭＯＳＦＥＴ２
１がターンオンし、同時に電流ＩD が流れ始める。も
し、主トランス５の１次回路に備えられているすべての
コイルが主スイッチ３のオフ期間中にリセットされてい
るならば、すなわち、前のオン期間中に１次回路中のす
べてのコイルに蓄積された磁気エネルギーが現在のオフ
期間中に放散されるならば、次のオン期間には、図９
（ａ）に示されているように、電流ＩD は０から立上が
る。しかし、逆に、もし直前のオン期間に蓄積された磁
気エネルギーが、現オフ期間が終了する迄に消散されな
いで残留するならば、１次電流は次のオン期間に急に立
上がり、そのために２次電流も図９（ｂ）に示されてい
るように急激に立上がる。さらに、コイル２とコンデン
サ４によって１次回路に生ずる共振によって、２次電流
の立上がり、したがって整流された電流ＩD の立上がり
も、図９（ｂ）に示されているように正弦波の波形で立
上がる。
巻線の誘導起電力の立上がりに同期してＭＯＳＦＥＴ２
１がターンオンし、同時に電流ＩD が流れ始める。も
し、主トランス５の１次回路に備えられているすべての
コイルが主スイッチ３のオフ期間中にリセットされてい
るならば、すなわち、前のオン期間中に１次回路中のす
べてのコイルに蓄積された磁気エネルギーが現在のオフ
期間中に放散されるならば、次のオン期間には、図９
（ａ）に示されているように、電流ＩD は０から立上が
る。しかし、逆に、もし直前のオン期間に蓄積された磁
気エネルギーが、現オフ期間が終了する迄に消散されな
いで残留するならば、１次電流は次のオン期間に急に立
上がり、そのために２次電流も図９（ｂ）に示されてい
るように急激に立上がる。さらに、コイル２とコンデン
サ４によって１次回路に生ずる共振によって、２次電流
の立上がり、したがって整流された電流ＩD の立上がり
も、図９（ｂ）に示されているように正弦波の波形で立
上がる。
【００４２】調節回路４０が用いられる場合には、電流
ＩD はスイッチング制御回路４２によって、図９の点線
で示されているように、任意の同期信号に同期して流れ
始め、差動増幅器４５の出力がトランジスタ３０のベー
ス・エミッタスレショルド電圧を越えたとき、スイッチ
ング制御ユニット２５の優先的な制御により電流ＩDが
阻止される。ここで優先的な制御とは、図８において、
トランジスタ３０がオン状態になると、ＭＯＳＦＥＴ２
１のゲート・ソース間が短絡される。したがって、ＭＯ
ＳＦＥＴ２１はスイッチング制御回路４２の制御から遮
断され、スイッチング制御ユニット２５の制御によりオ
フ状態になるという意味である。
ＩD はスイッチング制御回路４２によって、図９の点線
で示されているように、任意の同期信号に同期して流れ
始め、差動増幅器４５の出力がトランジスタ３０のベー
ス・エミッタスレショルド電圧を越えたとき、スイッチ
ング制御ユニット２５の優先的な制御により電流ＩDが
阻止される。ここで優先的な制御とは、図８において、
トランジスタ３０がオン状態になると、ＭＯＳＦＥＴ２
１のゲート・ソース間が短絡される。したがって、ＭＯ
ＳＦＥＴ２１はスイッチング制御回路４２の制御から遮
断され、スイッチング制御ユニット２５の制御によりオ
フ状態になるという意味である。
【００４３】周知のように、ＤＣ−ＤＣフォワードコン
バータにおいては、主スイッチ３のオン期間中、電流Ｉ
D は時刻ｔの１次関数として変化する。いま、Ｉ0 を初
期電流、すなわち、主スイッチ３がターンオンした時に
おける電流ＩD の値であるとし、ｋを電流ＩD の時刻ｔ
に関する勾配であるとすると、次式が成立つ。
バータにおいては、主スイッチ３のオン期間中、電流Ｉ
D は時刻ｔの１次関数として変化する。いま、Ｉ0 を初
期電流、すなわち、主スイッチ３がターンオンした時に
おける電流ＩD の値であるとし、ｋを電流ＩD の時刻ｔ
に関する勾配であるとすると、次式が成立つ。
【００４４】
【数６】ＩD ＝ＩO ＋ｋｔ （６） 図２（ｃ）について既に述べたように、ｋは次式で表わ
される。
される。
【００４５】
【数７】ｋ＝（Ｅ2 −ＶO −ＶF ）／Ｌe （７） 調節回路から負荷に供給される電力は次式で与えられ
る。
る。
【００４６】
【数８】Ｐ＝ｆ∫ＩD ＶO ｄｔ （８）
ここでｆはスイッチング周波数であり、積分は図９に示
されている時刻ｔ1 からｔ2 まで行われる。出力電圧Ｖ
O はほぼ一定であるから電力Ｐは次式で与えられる。
ここでｆはスイッチング周波数であり、積分は図９に示
されている時刻ｔ1 からｔ2 まで行われる。出力電圧Ｖ
O はほぼ一定であるから電力Ｐは次式で与えられる。
【００４７】
【数９】 Ｐ＝（ＴON＋ＴOFF ）-1ＶO Ａ （９） ＝［２（ＴON＋ＴOFF ）］-1（ＩD1＋ＩD2）（ｔ2 −ｔ1 ）（１０） ここでＡはＩD −ｔ平面の、時刻ｔ1 とｔ2 の間の面積
を表わす。式（１０）において、ＩD2およびｔ2 はスイ
ッチング制御回路２５，４４によって偏差信号に依存し
て自動的に選択され、ＩD1は時刻ｔ1 から式（６）によ
って定まる。したがって電力Ｐは出力ＶO の偏差を最小
にするように調節される。
を表わす。式（１０）において、ＩD2およびｔ2 はスイ
ッチング制御回路２５，４４によって偏差信号に依存し
て自動的に選択され、ＩD1は時刻ｔ1 から式（６）によ
って定まる。したがって電力Ｐは出力ＶO の偏差を最小
にするように調節される。
【００４８】図１０は本発明の応用例を示す。この実施
例は、本発明のスナバ回路と調節回路２０または４０を
適用した多出力電圧共振ＤＣ−ＤＣフォワードコンバー
タの回路である。コンバータは２つの出力をもつ１石式
電圧共振ＤＣ−ＤＣフォワードコンバータである。主出
力回路６０は図１のスナバ回路を備え、主出力回路の出
力はループ制御回路１４を経て主スイッチ３のスイッチ
ングを制御するために帰還される。補助出力回路６１は
図６および図８に示されている調節回路２０または４０
を備え、この調節回路によって補助出力は主出力から独
立に調節される。
例は、本発明のスナバ回路と調節回路２０または４０を
適用した多出力電圧共振ＤＣ−ＤＣフォワードコンバー
タの回路である。コンバータは２つの出力をもつ１石式
電圧共振ＤＣ−ＤＣフォワードコンバータである。主出
力回路６０は図１のスナバ回路を備え、主出力回路の出
力はループ制御回路１４を経て主スイッチ３のスイッチ
ングを制御するために帰還される。補助出力回路６１は
図６および図８に示されている調節回路２０または４０
を備え、この調節回路によって補助出力は主出力から独
立に調節される。
【００４９】図１１には本発明の他の応用例が示されて
いる。この実施例においては、主スイッチ３を駆動する
駆動回路６３が多出力回路から独立して主トランスの１
次回路に設けられている。多出力回路の各々は、固有の
調節回路２０または４０を有し、他の回路から独立して
調節された出力をそれぞれ負荷に供給する。
いる。この実施例においては、主スイッチ３を駆動する
駆動回路６３が多出力回路から独立して主トランスの１
次回路に設けられている。多出力回路の各々は、固有の
調節回路２０または４０を有し、他の回路から独立して
調節された出力をそれぞれ負荷に供給する。
【００５０】
【発明の効果】以上説明したように本発明のＤＣ−ＤＣ
コンバータは次の効果をもつ。 １．本発明の第１のＤＣ−ＤＣコンバータであるスナバ
回路付き電圧共振ＤＣ−ＤＣフォワードコンバータは、
２次電流の負荷への供給が阻止されている期間に主トラ
ンスの２次巻線を流れる誘導電流のエネルギーをスナバ
回路のコンデンサに静電エネルギーとして蓄積すること
により、（ａ）主スイッチに印加される電圧の波形を截
頭正弦波形にすることができ、それによって、低電圧、
低オン抵抗のスイッチ素子を主スイッチとして用いるこ
とができ、（ｂ）整流用ダイオードがオフ状態になった
とき、該ダイオードに印加される逆電圧の立上がりの勾
配を緩やかにすることができ、それによって逆回復電流
による電力損失を低減することができ、（ｃ）さらに、
スナバ回路のコンデンサに蓄積された電荷をコイルを通
して負荷へ放電することにより、コンデンサの静電エネ
ルギーを有効に使用することができる。 ２．本発明の第２のＤＣ−ＤＣコンバータである出力電
圧の調節回路を有する多出力ＤＣ−ＤＣコンバータは、
負荷へ供給する２次電流のオンおよびオフスイッチング
のうち、第１のスイッチングは主スイッチの動作と所定
の位相関係をもって行い、第２のスイッチングは、絶対
値信号の値が偏差信号の減少関数として定まる閾値を越
えるとき行うことにより、電力を損失することなく、負
荷への電流供給時間を各スイッチング周期毎に制御する
ことができ、それによって出力電圧の偏差を補償するこ
とができる。
コンバータは次の効果をもつ。 １．本発明の第１のＤＣ−ＤＣコンバータであるスナバ
回路付き電圧共振ＤＣ−ＤＣフォワードコンバータは、
２次電流の負荷への供給が阻止されている期間に主トラ
ンスの２次巻線を流れる誘導電流のエネルギーをスナバ
回路のコンデンサに静電エネルギーとして蓄積すること
により、（ａ）主スイッチに印加される電圧の波形を截
頭正弦波形にすることができ、それによって、低電圧、
低オン抵抗のスイッチ素子を主スイッチとして用いるこ
とができ、（ｂ）整流用ダイオードがオフ状態になった
とき、該ダイオードに印加される逆電圧の立上がりの勾
配を緩やかにすることができ、それによって逆回復電流
による電力損失を低減することができ、（ｃ）さらに、
スナバ回路のコンデンサに蓄積された電荷をコイルを通
して負荷へ放電することにより、コンデンサの静電エネ
ルギーを有効に使用することができる。 ２．本発明の第２のＤＣ−ＤＣコンバータである出力電
圧の調節回路を有する多出力ＤＣ−ＤＣコンバータは、
負荷へ供給する２次電流のオンおよびオフスイッチング
のうち、第１のスイッチングは主スイッチの動作と所定
の位相関係をもって行い、第２のスイッチングは、絶対
値信号の値が偏差信号の減少関数として定まる閾値を越
えるとき行うことにより、電力を損失することなく、負
荷への電流供給時間を各スイッチング周期毎に制御する
ことができ、それによって出力電圧の偏差を補償するこ
とができる。
【図１】本発明のスナバ回路を備えた電圧共振ＤＣ−Ｄ
Ｃフォワードコンバータの回路図である。
Ｃフォワードコンバータの回路図である。
【図２】本発明のスナバ回路の動作を説明するための各
部の信号のタイムチャートである。
部の信号のタイムチャートである。
【図３】２次共振回路が導通している期間における電圧
共振ＤＣ−ＤＣフォワードコンバータの２次側から見た
等価回路である。
共振ＤＣ−ＤＣフォワードコンバータの２次側から見た
等価回路である。
【図４】本発明のスナバ回路を用いた半波形電圧共振Ｄ
Ｃ−ＤＣフォワードコンバータである。
Ｃ−ＤＣフォワードコンバータである。
【図５】本発明のスナバ回路を用いた全波形電圧共振Ｄ
Ｃ−ＤＣフォワードコンバータである。
Ｃ−ＤＣフォワードコンバータである。
【図６】本発明の調節回路の第１の実施例の回路図であ
る。
る。
【図７】図６の調節回路の変形例の回路図である。
【図８】本発明の調節回路の第２の実施例の回路図であ
る。
る。
【図９】図６，図８の調節回路から出力された電流ＩD
のタイムチャートである。
のタイムチャートである。
【図１０】本発明のスナバ回路と調節回路を適用した多
出力電圧共振ＤＣ−ＤＣフォワードコンバータの構成図
である。
出力電圧共振ＤＣ−ＤＣフォワードコンバータの構成図
である。
【図１１】本発明の調節回路を各出力回路に備え、主ス
イッチは出力回路から独立に駆動される多出力型電圧共
振ＤＣ−ＤＣフォワードコンバータである。
イッチは出力回路から独立に駆動される多出力型電圧共
振ＤＣ−ＤＣフォワードコンバータである。
【図１２】１石式電圧共振ＤＣ−ＤＣフォワードコンバ
ータの従来例の回路図である。
ータの従来例の回路図である。
【図１３】多出力１石式電圧共振ＤＣ−ＤＣフォワード
コンバータの従来例の構成図である。
コンバータの従来例の構成図である。
１ ＤＣ電源 ２ 入力コンデンサ ３ 主スイッチ ４ 共振用コンデンサ ５ 主トランス ６ １次巻線 ７ ２次巻線 ８ コンデンサ ９ ダイオード １０ コイル １１ 整流ダイオード １２ 出力コンデンサ １３ 負荷 １４ ループ制御回路 １５ リーケージインダクタンス ２０，４０ 調節回路 ２１，３１ ＭＯＳＦＥＴ ２３ シリーズドロッパ抵抗 ２４，４４ 比較回路 ２５ スイッチング制御回路（スイッチング制御ユニ
ット） ２６ シャントレギュレータ素子 ２７，２８，２９，３２ 抵抗 ３０ トランジスタ ４１ パルストランス ４２ スイッチング制御回路 ４３ 電流・電圧変換回路 ４５ 差動増幅器 ４６ 電流トランス
ット） ２６ シャントレギュレータ素子 ２７，２８，２９，３２ 抵抗 ３０ トランジスタ ４１ パルストランス ４２ スイッチング制御回路 ４３ 電流・電圧変換回路 ４５ 差動増幅器 ４６ 電流トランス
Claims (7)
- 【請求項１】 コンデンサと第１のダイオードが直列に
接続されて成り、主トランスの２次巻線の両端に接続さ
れて該２次巻線と共に第１のダイオードの順方向に共振
電流を導通する共振回路を形成する直列回路と、 前記コンデンサに蓄積されている電荷を前記第１のダイ
オードのオフ期間に放電する放電手段とを有し、第１の
ダイオードの順方向は、前記２次巻線から整流用の第２
のダイオードを経て平滑回路へ２次電流が供給されてい
る期間には、前記共振電流の導通が阻止されるように定
められているスナバ手段を有する電圧共振型ＤＣ−ＤＣ
フォワードコンバータ。 - 【請求項２】 放電手段は、コンデンサと第１のダイオ
ードの接続点と平滑回路との間に接続される誘導素子を
有する請求項１に記載のコンバータ。 - 【請求項３】 ＤＣ−ＤＣコンバータの主トランスの２
次巻線から負荷へ供給される２次電流を切換えるスイッ
チ手段と、 ＤＣ−ＤＣコンバータの主スイッチのスイッチング動作
と所定の位相関係をもって前記スイッチ手段が第１のス
イッチ状態をとるように、該スイッチ手段を制御する第
１のスイッチング制御手段と、 前記２次電流と同じ変化をする電圧信号を発生する電流
・電圧変換手段と、 出力回路の出力電圧の、設定値に対する偏差に対応する
偏差信号を出力する比較手段と、 前記スイッチ手段が第１のスイッチング状態に遷移した
ときの電圧信号を第１の電圧信号とするとき、現在の電
圧信号と第１の電圧信号との差の絶対値を表わす絶対値
信号が偏差信号の減少関数として定まる閾値を越えると
き、前記スイッチ手段が第２のスイッチング状態をとる
ように該スイッチ手段を制御する第２のスイッチング制
御手段とを有する出力電圧調節手段を備えている少くと
も１つの出力回路を有する多出力ＤＣ−ＤＣコンバー
タ。 - 【請求項４】 絶対値信号の閾値は、該閾値と偏差信号
の和が所定の定数であるように定められる請求項３に記
載の多出力ＤＣ−ＤＣコンバータ。 - 【請求項５】 第２のスイッチング制御手段がトランジ
スタを有し、絶対値信号と偏差信号の和が該トランジス
タのベース・エミッタ間に印加され、所定の定数がベー
ス・エミッタスレショルド電圧である請求項４に記載の
多出力ＤＣ−ＤＣコンバータ。 - 【請求項６】 主スイッチが、どの出力回路に対しても
独立に動作する駆動手段によって駆動される請求項３に
記載の多出力ＤＣ−ＤＣコンバータ。 - 【請求項７】 コンバータが電圧共振型フォワードコン
バータであり、出力回路の１つが請求項１に記載のスナ
バ手段を備えた主出力回路である請求項３に記載の多出
力ＤＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18394392A JP2996014B2 (ja) | 1991-07-12 | 1992-07-10 | Ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17270391 | 1991-07-12 | ||
| JP3-172703 | 1991-07-12 | ||
| JP3-211400 | 1991-07-30 | ||
| JP21140191 | 1991-07-30 | ||
| JP3-211401 | 1991-07-30 | ||
| JP21140091 | 1991-07-30 | ||
| JP18394392A JP2996014B2 (ja) | 1991-07-12 | 1992-07-10 | Ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05191973A true JPH05191973A (ja) | 1993-07-30 |
| JP2996014B2 JP2996014B2 (ja) | 1999-12-27 |
Family
ID=27474458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18394392A Expired - Lifetime JP2996014B2 (ja) | 1991-07-12 | 1992-07-10 | Ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2996014B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002027753A (ja) * | 2000-07-07 | 2002-01-25 | Matsushita Electric Ind Co Ltd | スイッチング電源回路 |
| WO2002073784A1 (en) * | 2001-03-09 | 2002-09-19 | Sony Corporation | Switching power source circuit |
| JP2006211880A (ja) * | 2005-01-31 | 2006-08-10 | Tdk Corp | スイッチング電源装置 |
| JP2016067198A (ja) * | 2014-09-17 | 2016-04-28 | 株式会社リコー | インバータ装置 |
| JP2017221101A (ja) * | 2016-06-10 | 2017-12-14 | パワー・インテグレーションズ・インコーポレーテッド | 力率補正付き電源および出力参照型エネルギー蓄積器 |
| CN110098747A (zh) * | 2019-06-18 | 2019-08-06 | 杭州弘易科技有限公司 | 含输出电流补偿支路的反激式变换器 |
| CN112134447A (zh) * | 2019-06-24 | 2020-12-25 | 尼得科智动株式会社 | 开关电源装置 |
-
1992
- 1992-07-10 JP JP18394392A patent/JP2996014B2/ja not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002027753A (ja) * | 2000-07-07 | 2002-01-25 | Matsushita Electric Ind Co Ltd | スイッチング電源回路 |
| WO2002073784A1 (en) * | 2001-03-09 | 2002-09-19 | Sony Corporation | Switching power source circuit |
| JP2006211880A (ja) * | 2005-01-31 | 2006-08-10 | Tdk Corp | スイッチング電源装置 |
| JP2016067198A (ja) * | 2014-09-17 | 2016-04-28 | 株式会社リコー | インバータ装置 |
| JP2017221101A (ja) * | 2016-06-10 | 2017-12-14 | パワー・インテグレーションズ・インコーポレーテッド | 力率補正付き電源および出力参照型エネルギー蓄積器 |
| CN110098747A (zh) * | 2019-06-18 | 2019-08-06 | 杭州弘易科技有限公司 | 含输出电流补偿支路的反激式变换器 |
| CN112134447A (zh) * | 2019-06-24 | 2020-12-25 | 尼得科智动株式会社 | 开关电源装置 |
| CN112134447B (zh) * | 2019-06-24 | 2023-07-25 | 尼得科智动株式会社 | 开关电源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2996014B2 (ja) | 1999-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5278748A (en) | Voltage-resonant DC-DC converter | |
| US6288920B1 (en) | Drive compensation circuit for synchronous rectifier and method of operating the same | |
| US5420777A (en) | Switching type DC-DC converter having increasing conversion efficiency at light load | |
| US5424933A (en) | Resonant forward converter circuit with control circuit for controlling switching transistor on and off times | |
| US6501193B1 (en) | Power converter having regulated dual outputs | |
| JP2845188B2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| US6366474B1 (en) | Switching power supplies incorporating power factor correction and/or switching at resonant transition | |
| US5781419A (en) | Soft switching DC-to-DC converter with coupled inductors | |
| Xi et al. | A forward converter topology with independently and precisely regulated multiple outputs | |
| US5508904A (en) | Switching regulator having superimposing chopping-wave voltage forming circuit | |
| US7272021B2 (en) | Power converter with isolated and regulated stages | |
| WO2016127176A1 (en) | Soft switching flyback converter | |
| US20100220500A1 (en) | Power converter and method for controlling power converter | |
| US6188588B1 (en) | Switching controller and method for operating a flyback converter in a critically continuous conduction mode | |
| US11418121B2 (en) | Auxiliary converter to provide operating power for a controller | |
| JP3475892B2 (ja) | スイッチング電源装置 | |
| US20250364911A1 (en) | Power converter controller with branch switch | |
| US7872879B2 (en) | Switched mode power converter and method of operation thereof | |
| US20060274559A1 (en) | Multi-output DC-DC converter with increased power efficiency and power density | |
| US6407934B1 (en) | DC/DC switching power supply with optimally timed synchronous rectifier | |
| US20240186903A1 (en) | Power converter controller with bias drive circuit for bias supply | |
| US5831838A (en) | Resonant fly-forward converter circuit | |
| US5920473A (en) | Dc-to-Dc power converter with integrated magnetic power transformer | |
| JPH05191973A (ja) | Ｄｃ−ｄｃコンバータ | |
| KR20070039077A (ko) | 수 개의 출력 전압을 제공하는 컨버터 |