JP3003282B2 - 回路検査装置 - Google Patents
回路検査装置Info
- Publication number
- JP3003282B2 JP3003282B2 JP3156714A JP15671491A JP3003282B2 JP 3003282 B2 JP3003282 B2 JP 3003282B2 JP 3156714 A JP3156714 A JP 3156714A JP 15671491 A JP15671491 A JP 15671491A JP 3003282 B2 JP3003282 B2 JP 3003282B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- diode bridge
- data
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、例えばＬＳＩ等の負荷
特性を検査する回路検査装置に関し、更に詳しくは、負
荷特性を精度よく測定することができる回路検査装置に
関する。
特性を検査する回路検査装置に関し、更に詳しくは、負
荷特性を精度よく測定することができる回路検査装置に
関する。
【０００２】
【従来の技術】図３は、従来の回路検査装置の構成ブロ
ック図である。図中、１０はリファレンス電圧発生器
で、アンプ２０を介してアクティブロ−ド３０に接続さ
れている。 アクティブロ−ド３０は、ダイオ−ドブリ
ッジ３１のアノ−ド側の共通接続点に第１の定電流源Ｃ
Ｃ1 が接続されていて、カソ−ド側の共通接続点に第２
の定電流源ＣＣ2 が接続されている。
ック図である。図中、１０はリファレンス電圧発生器
で、アンプ２０を介してアクティブロ−ド３０に接続さ
れている。 アクティブロ−ド３０は、ダイオ−ドブリ
ッジ３１のアノ−ド側の共通接続点に第１の定電流源Ｃ
Ｃ1 が接続されていて、カソ−ド側の共通接続点に第２
の定電流源ＣＣ2 が接続されている。
【０００３】４０はアクティブロ−ド３０の出力端子に
接続された被検査対象物（以下、ＤＵＴという）であ
る。第１、第２の定電流源ＣＣ1,2 は、外部から印加さ
れる電圧によって電流値が制御できるようになってい
て、リファレンス電圧発生器１０がアクティブロ−ド３
０に印加するコミュテ−ション電圧ＶCOM に基づいて、
ＤＵＴ４０に電流ＩOLを供給したり、ＤＵＴ４０から電
流ＩOHを流出したりする。
接続された被検査対象物（以下、ＤＵＴという）であ
る。第１、第２の定電流源ＣＣ1,2 は、外部から印加さ
れる電圧によって電流値が制御できるようになってい
て、リファレンス電圧発生器１０がアクティブロ−ド３
０に印加するコミュテ−ション電圧ＶCOM に基づいて、
ＤＵＴ４０に電流ＩOLを供給したり、ＤＵＴ４０から電
流ＩOHを流出したりする。
【０００４】
【発明が解決しようとする課題】このような従来の回路
検査装置は、ダイオ−ドブリッジを構成するダイオ−ド
の特性にバラツキがあるために、ＤＵＴの負荷試験を行
う電圧ＶDUT とリファレンス電圧発生器から印加される
コミュテ−ション電圧ＶCOM との間に誤差を生じるとい
う問題点があった。
検査装置は、ダイオ−ドブリッジを構成するダイオ−ド
の特性にバラツキがあるために、ＤＵＴの負荷試験を行
う電圧ＶDUT とリファレンス電圧発生器から印加される
コミュテ−ション電圧ＶCOM との間に誤差を生じるとい
う問題点があった。
【０００５】本発明は、このような点に鑑みてなされた
もので、直流モジュ−ルによってダイオ−ドブリッジの
出力端子側から基準電圧を印加し、コミュテ−ション電
圧ＶCOM を補正するようにしたもので、ＤＵＴの負荷特
性を精度よく測定することができる回路検査装置を提供
すること目的とする。
もので、直流モジュ−ルによってダイオ−ドブリッジの
出力端子側から基準電圧を印加し、コミュテ−ション電
圧ＶCOM を補正するようにしたもので、ＤＵＴの負荷特
性を精度よく測定することができる回路検査装置を提供
すること目的とする。
【０００６】
【課題を解決するための手段】このような目的を達成す
るために、本発明は、ダイオ−ドブリッジのアノ−ド側
の共通接続点に第１の定電流源を接続するとともに、カ
ソ−ド側の共通接続点に第２の定電流源を接続し、前記
ダイオ−ドブリッジの出力端子に接続した被検査対象物
に一定電流を供給及び流出するアクティブロ−ドと、前
記ダイオ−ドブリッジの入力端子に、前記被検査対象物
に流す電流のスレッショルドとなるコミュテ−ション電
圧を印加する基準電圧発生器と、前記ダイオ−ドブリッ
ジの出力端子にスイッチ手段を介して接続され、任意の
電圧を設定するとともに、電流を測定することができる
直流モジュ−ルと、を設け、第１、第２の電流源の電流
値が等しい状態で、前記直流モジュ−ルが印加した電圧
に対し、前記直流モジュ−ルが検出する電流がゼロとな
るよう前記基準電圧発生器の電圧を可変し、この時のデ
−タに基づいてコミュテ−ション電圧の補正係数を求
め、正確なコミュテ−ション電圧で前記被検査対象物に
検査電流を供給及び流出することを特徴としている。
るために、本発明は、ダイオ−ドブリッジのアノ−ド側
の共通接続点に第１の定電流源を接続するとともに、カ
ソ−ド側の共通接続点に第２の定電流源を接続し、前記
ダイオ−ドブリッジの出力端子に接続した被検査対象物
に一定電流を供給及び流出するアクティブロ−ドと、前
記ダイオ−ドブリッジの入力端子に、前記被検査対象物
に流す電流のスレッショルドとなるコミュテ−ション電
圧を印加する基準電圧発生器と、前記ダイオ−ドブリッ
ジの出力端子にスイッチ手段を介して接続され、任意の
電圧を設定するとともに、電流を測定することができる
直流モジュ−ルと、を設け、第１、第２の電流源の電流
値が等しい状態で、前記直流モジュ−ルが印加した電圧
に対し、前記直流モジュ−ルが検出する電流がゼロとな
るよう前記基準電圧発生器の電圧を可変し、この時のデ
−タに基づいてコミュテ−ション電圧の補正係数を求
め、正確なコミュテ−ション電圧で前記被検査対象物に
検査電流を供給及び流出することを特徴としている。
【０００７】
【作用】本発明の回路検査装置は、ＤＣモジュ−ルから
アクティブロ−ドに印加した電圧に対し、コミュテ−シ
ョン電圧を変化させながらアクティブロ−ドのアンバラ
ンスを補正し、正確な電圧のもとで負荷特性が測定する
ことができる。
アクティブロ−ドに印加した電圧に対し、コミュテ−シ
ョン電圧を変化させながらアクティブロ−ドのアンバラ
ンスを補正し、正確な電圧のもとで負荷特性が測定する
ことができる。
【０００８】
【実施例】以下、図面を用いて本発明の一実施例を詳細
に説明する。図１は、本発明の一実施例を示す回路検査
装置の構成ブロック図である。図中、図２と同一作用を
するものは同一符号を付けて説明する。以下、図面にお
いては同様とする。
に説明する。図１は、本発明の一実施例を示す回路検査
装置の構成ブロック図である。図中、図２と同一作用を
するものは同一符号を付けて説明する。以下、図面にお
いては同様とする。
【０００９】１１はアクティブロ−ド３０に設定するコ
ミュテ−ション電圧ＶCOM の電圧デ−タを補正するデ−
タ補正部である。デ−タ補正部１１において、１１1 は
ＣＰＵ５０にアドレスバス５１、デ−タバス５２を介し
て接続されているデ−タセレクタで、ＣＰＵ５０からコ
ミュテ−ション電圧ＶCOM の電圧デ−タＤＡ1 と、この
電圧デ−タＤＡ1 のゲイン及びオフセットを補正する補
正デ−タＤＡ2,3 が入力される。
ミュテ−ション電圧ＶCOM の電圧デ−タを補正するデ−
タ補正部である。デ−タ補正部１１において、１１1 は
ＣＰＵ５０にアドレスバス５１、デ−タバス５２を介し
て接続されているデ−タセレクタで、ＣＰＵ５０からコ
ミュテ−ション電圧ＶCOM の電圧デ−タＤＡ1 と、この
電圧デ−タＤＡ1 のゲイン及びオフセットを補正する補
正デ−タＤＡ2,3 が入力される。
【００１０】デ−タセレクタ１１1 は、電圧デ−タＤＡ
1 を第１のレジスタ１１2 に出力するとともに、ゲイン
補正デ−タＤＡ2 を第２のレジスタ１１3 に出力し、オ
フセット補正デ−タＤＡ3 を第３のレジスタ１１4 に出
力する。
1 を第１のレジスタ１１2 に出力するとともに、ゲイン
補正デ−タＤＡ2 を第２のレジスタ１１3 に出力し、オ
フセット補正デ−タＤＡ3 を第３のレジスタ１１4 に出
力する。
【００１１】１１5 は各レジスタ１１1,2,3 から入力さ
れたデ−タＤ1,2,3 に基づいて補正演算を行う補正演算
器で、例えば、ＤＡ1 ＊ＤＡ2 ＋ＤＡ3 のような演算を
行いその結果をＤＡ変換器１２に出力する。ＤＡ変換器
１２は、アナログ変換したデ−タを増幅器１３を介して
ダイオ−ドブリッジ３１の入力端子ａにコミュテ−ショ
ン電圧ＶCOMとして印加する。１４は電流調節手段で、
アクティブロ−ド３０内の第１、第２の電流源ＣＣ1,2
が出力する電流ＩOL,OH の大きさを調節する。
れたデ−タＤ1,2,3 に基づいて補正演算を行う補正演算
器で、例えば、ＤＡ1 ＊ＤＡ2 ＋ＤＡ3 のような演算を
行いその結果をＤＡ変換器１２に出力する。ＤＡ変換器
１２は、アナログ変換したデ−タを増幅器１３を介して
ダイオ−ドブリッジ３１の入力端子ａにコミュテ−ショ
ン電圧ＶCOMとして印加する。１４は電流調節手段で、
アクティブロ−ド３０内の第１、第２の電流源ＣＣ1,2
が出力する電流ＩOL,OH の大きさを調節する。
【００１２】６０は直流モジュ−ル（以下ＤＣモジュ−
ルと省略する）で、ＤＵＴ４０の負荷試験を行う電圧Ｖ
DUT とリファレンス電圧発生器１０から印加されるコミ
ュテ−ション電圧ＶCOM との間の誤差を補正するために
もので、リレ−６１を介してダイオ−ドブリッジ３１の
出力端子ｂに接続されている。ＤＣモジュ−ル６０は、
アドレスバス５１、デ−タバス５２を介してＣＰＵ５０
に接続されていて、ＣＰＵ５０の制御によって電圧ＶDC
を出力端子ｂに設定し、出力端子ｂ間に流れる電流測定
ＩDCを測定する。
ルと省略する）で、ＤＵＴ４０の負荷試験を行う電圧Ｖ
DUT とリファレンス電圧発生器１０から印加されるコミ
ュテ−ション電圧ＶCOM との間の誤差を補正するために
もので、リレ−６１を介してダイオ−ドブリッジ３１の
出力端子ｂに接続されている。ＤＣモジュ−ル６０は、
アドレスバス５１、デ−タバス５２を介してＣＰＵ５０
に接続されていて、ＣＰＵ５０の制御によって電圧ＶDC
を出力端子ｂに設定し、出力端子ｂ間に流れる電流測定
ＩDCを測定する。
【００１３】ＤＣモジュ−ル６０は、ＤＵＴ４０を切り
離した状態でリレ−６１がオンされると、ＣＰＵ５０の
命令に基づいて任意の電圧ＶDCを出力端子ｂ印加すると
ともに、入力端子ａに印加されるコミュテ−ション電圧
ＶCOMとの関係によって変化する電流値ＩDCを連続的に
測定する。ＣＰＵ５０は、このＤＣモジュ−ル６０が得
た電流値ＩDCに基づいて第２、３のレジスタ１１3,4 の
デ−タＤＡ2,3 を変化させて、コミュテ−ション電圧Ｖ
COM を補正する。
離した状態でリレ−６１がオンされると、ＣＰＵ５０の
命令に基づいて任意の電圧ＶDCを出力端子ｂ印加すると
ともに、入力端子ａに印加されるコミュテ−ション電圧
ＶCOMとの関係によって変化する電流値ＩDCを連続的に
測定する。ＣＰＵ５０は、このＤＣモジュ−ル６０が得
た電流値ＩDCに基づいて第２、３のレジスタ１１3,4 の
デ−タＤＡ2,3 を変化させて、コミュテ−ション電圧Ｖ
COM を補正する。
【００１４】次に、このように構成された回路検査装置
の動作について説明する。先ず、検査するＤＵＴを取り
外した状態で、第１の定電流源ＣＣ1 と第２の定電流源
ＣＣ2 の電流値を等しい状態（ＩOL＝ＩOH）に設定し、
リレ−６１をオンにする。次に、ＣＰＵ５０は、ＤＣモ
ジュ−ル６０に０Ｖを印加する命令を与えるとともに、
コミュテ−ション電圧ＶCOM の補正にともなって変化す
る電流値ＩDCを測定する命令を与える。
の動作について説明する。先ず、検査するＤＵＴを取り
外した状態で、第１の定電流源ＣＣ1 と第２の定電流源
ＣＣ2 の電流値を等しい状態（ＩOL＝ＩOH）に設定し、
リレ−６１をオンにする。次に、ＣＰＵ５０は、ＤＣモ
ジュ−ル６０に０Ｖを印加する命令を与えるとともに、
コミュテ−ション電圧ＶCOM の補正にともなって変化す
る電流値ＩDCを測定する命令を与える。
【００１５】一方、ＣＰＵ５０は、第１のレジスタ１１
2 にコミュテ−ション電圧ＶCOM を実際に０Ｖするデ−
タＤＡ1 を設定するとともに、第２のレジスタ１１3 に
ゲイン×１となるデ−タＤＡ2 を設定する。そして、Ｄ
Ｃモジュ−ル６０の測定する電流値ＩDCが０ｍＡになる
ように第３のレジスタ１１4 のオフセットのデ−タＤＡ
3 の設定を変化させ、コミュテ−ション電圧ＶCOM を補
正する。そして、ＣＰＵ５０は、電流値ＩDCが０ｍＡに
なった時のオフセットのデ−タＤＡ3 をメモリに記憶す
る。
2 にコミュテ−ション電圧ＶCOM を実際に０Ｖするデ−
タＤＡ1 を設定するとともに、第２のレジスタ１１3 に
ゲイン×１となるデ−タＤＡ2 を設定する。そして、Ｄ
Ｃモジュ−ル６０の測定する電流値ＩDCが０ｍＡになる
ように第３のレジスタ１１4 のオフセットのデ−タＤＡ
3 の設定を変化させ、コミュテ−ション電圧ＶCOM を補
正する。そして、ＣＰＵ５０は、電流値ＩDCが０ｍＡに
なった時のオフセットのデ−タＤＡ3 をメモリに記憶す
る。
【００１６】オフセットの設定が完了すると、ＤＣモジ
ュ−ル６０は、ＣＰＵ５０の命令に基づいて、５Ｖの電
圧をダイオ−ドブリッジ３１の出力端子ｂに印加する。
次に、ＣＰＵ５０は、第１のレジスタ１１2 にコミュテ
−ション電圧ＶCOM を実際に５Ｖにするデ−タＤＡ1 を
設定するとともに、ＤＣモジュ−ル６０の測定する電流
値ＩDCが０ｍＡとなるように第２のレジスタ１１3 のゲ
インのデ−タＤＡ2 の設定を変化させる。そして、ＣＰ
Ｕ５０は、電流値Ｉが０ｍＡになった時のゲインのデ−
タＤＡ2をメモリに記憶する。
ュ−ル６０は、ＣＰＵ５０の命令に基づいて、５Ｖの電
圧をダイオ−ドブリッジ３１の出力端子ｂに印加する。
次に、ＣＰＵ５０は、第１のレジスタ１１2 にコミュテ
−ション電圧ＶCOM を実際に５Ｖにするデ−タＤＡ1 を
設定するとともに、ＤＣモジュ−ル６０の測定する電流
値ＩDCが０ｍＡとなるように第２のレジスタ１１3 のゲ
インのデ−タＤＡ2 の設定を変化させる。そして、ＣＰ
Ｕ５０は、電流値Ｉが０ｍＡになった時のゲインのデ−
タＤＡ2をメモリに記憶する。
【００１７】以上のようにして得たゲイン及びオフセッ
トの補正デ−タＤ2,3 によって、ＣＰＵ５０は、例え
ば、０〜５Ｖの間のコミュテ−ション電圧ＶCOM を補正
し、アクティブロ−ド３０に出力する。尚、本実施例に
おいては、ゲインとオフセットデ−タＤＡ2,3 を求めて
コミュテ−ション電圧ＶCOM を補正するようにしている
が、ＤＵＴ４０の負荷試験を行う電圧ＶDUT 毎に補正を
行うこともできる。
トの補正デ−タＤ2,3 によって、ＣＰＵ５０は、例え
ば、０〜５Ｖの間のコミュテ−ション電圧ＶCOM を補正
し、アクティブロ−ド３０に出力する。尚、本実施例に
おいては、ゲインとオフセットデ−タＤＡ2,3 を求めて
コミュテ−ション電圧ＶCOM を補正するようにしている
が、ＤＵＴ４０の負荷試験を行う電圧ＶDUT 毎に補正を
行うこともできる。
【００１８】図２は、アクティブロ−ドを抽出して示し
た回路図で、第１の定電流源ＣＣ1と第２の定電流源Ｃ
Ｃ2 の電流値が等しい状態で補正することの妥当性につ
いてこの図を用いて説明する。図中、Ｄ1 〜4 はダイオ
−ドで、それぞれに流れる電流をＩ1 〜4 とすると、各
ダイオ−ドには次式（１）に示すような電流が流れる。
尚、ＩS はダイオ−ドの逆方向飽和電流、ｋはボルトマ
ン定数、ｑは電荷、ＶD はダイオ−ドに印加される順方
向の電圧である。
た回路図で、第１の定電流源ＣＣ1と第２の定電流源Ｃ
Ｃ2 の電流値が等しい状態で補正することの妥当性につ
いてこの図を用いて説明する。図中、Ｄ1 〜4 はダイオ
−ドで、それぞれに流れる電流をＩ1 〜4 とすると、各
ダイオ−ドには次式（１）に示すような電流が流れる。
尚、ＩS はダイオ−ドの逆方向飽和電流、ｋはボルトマ
ン定数、ｑは電荷、ＶD はダイオ−ドに印加される順方
向の電圧である。
【数１】
【００１９】第１、２の定電流源ＣＣ1,2 の電流値が等
しい場合（ＩOL＝ＩOH） ダイオ−ドＤ1 に流れる電流Ｉ1 とダイオ−ドＤ3 に流
れる電流Ｉ3 が等しく、ダイオ−ドＤ2 に流れる電流Ｉ
2 とダイオ−ドＤ4 に流れる電流Ｉ4 が等しくなる。
しい場合（ＩOL＝ＩOH） ダイオ−ドＤ1 に流れる電流Ｉ1 とダイオ−ドＤ3 に流
れる電流Ｉ3 が等しく、ダイオ−ドＤ2 に流れる電流Ｉ
2 とダイオ−ドＤ4 に流れる電流Ｉ4 が等しくなる。
【数２】 それぞれの式の自然対数をとって、（２）式から（３）
式を減算すると（４）式が得られる。
式を減算すると（４）式が得られる。
【数３】 ＶDUT に加算されている部分がＩOL＝ＩOHの時のオフセ
ット電圧を示す項である。しかしながら、ＩOL、ＩOHの
一方が非常に大きな場合は、次のような結果になる。
ット電圧を示す項である。しかしながら、ＩOL、ＩOHの
一方が非常に大きな場合は、次のような結果になる。
【００２０】第１の電流源ＣＣ1 の電流値ＩOLが第２の
電流源ＣＣ2 に対して非常に大きな場合（ＩOL》ＩOH） ダイオ−ドＤ3,4 に流れる電流は無視でき、ダイオ−ド
Ｄ1,2 には、次式（５）に示すような電流が流れること
になる。
電流源ＣＣ2 に対して非常に大きな場合（ＩOL》ＩOH） ダイオ−ドＤ3,4 に流れる電流は無視でき、ダイオ−ド
Ｄ1,2 には、次式（５）に示すような電流が流れること
になる。
【数４】 式（５）の自然対数をとってＶCOM について整理すると
次式（６）に示すようになる。
次式（６）に示すようになる。
【数５】 ＶDUT に加算されている部分がＩOL》ＩOHの時のオフセ
ット電圧を示す項である。
ット電圧を示す項である。
【００２１】第２の電流源ＣＣ2 の電流値ＩOHが第１の
電流源ＣＣ1 に対して非常に大きな場合（ＩOL《ＩOH） ダイオ−ドＤ1,2 に流れる電流は無視でき、ダイオ−ド
Ｄ3,4 には、次式（７）に示すような電流が流れること
になる。
電流源ＣＣ1 に対して非常に大きな場合（ＩOL《ＩOH） ダイオ−ドＤ1,2 に流れる電流は無視でき、ダイオ−ド
Ｄ3,4 には、次式（７）に示すような電流が流れること
になる。
【数６】 式（７）の自然対数をとってＶCOM について整理すると
次式（８）に示すようになる。
次式（８）に示すようになる。
【数７】 ＶDUT に加算されている部分がＩOL《ＩOHの時のオフセ
ット電圧を示す項である。式（４）、（６）、（８）か
ら分かるように、式（４）で示されたオフセットは、式
（６）と（８）のオフセットの中心値であることが分か
る。以上のように、本発明の回路検査装置は、オフセッ
トが最大変化する範囲の中心でオフセットを補正するの
で、逆特性にならない限り補正誤差が小さいことが分か
る。
ット電圧を示す項である。式（４）、（６）、（８）か
ら分かるように、式（４）で示されたオフセットは、式
（６）と（８）のオフセットの中心値であることが分か
る。以上のように、本発明の回路検査装置は、オフセッ
トが最大変化する範囲の中心でオフセットを補正するの
で、逆特性にならない限り補正誤差が小さいことが分か
る。
【００２２】
【発明の効果】以上詳細に説明したように、本発明の回
路検査装置は、ＤＣモジュ−ルによってアクティブロ−
ドに印加した電圧に対し、第１、第２の電流源の電流値
が等しい状態で、コミュテ−ション電圧ＶCOM を変化さ
せながらアクティブロ−ドのアンバランスを補正するよ
うにしたものであるため補正誤差が少なく、精度よくＤ
ＵＴの負荷特性を測定することができる。
路検査装置は、ＤＣモジュ−ルによってアクティブロ−
ドに印加した電圧に対し、第１、第２の電流源の電流値
が等しい状態で、コミュテ−ション電圧ＶCOM を変化さ
せながらアクティブロ−ドのアンバランスを補正するよ
うにしたものであるため補正誤差が少なく、精度よくＤ
ＵＴの負荷特性を測定することができる。
【図１】本発明の一実施例を示す回路検査装置の構成ブ
ロック図である。
ロック図である。
【図２】アクティブロ−ドを抽出して示した回路図であ
る。
る。
【図３】従来の回路検査装置の構成ブロック図である。
１０ リファレンス電圧発生器 ５０ ＣＰＵ ６０ ＤＣモジュ−ル
Claims (1)
- 【請求項１】 ダイオ−ドブリッジのアノ−ド側の共通
接続点に第１の定電流源を接続するとともに、カソ−ド
側の共通接続点に第２の定電流源を接続し、前記ダイオ
−ドブリッジの出力端子に接続した被検査対象物に一定
電流を供給及び流出するアクティブロ−ドと、前記ダイ
オ−ドブリッジの入力端子に、前記被検査対象物に流す
電流のスレッショルドとなるコミュテ−ション電圧を印
加する基準電圧発生器と、前記ダイオ−ドブリッジの出
力端子にスイッチ手段を介して接続され、任意の電圧を
設定するとともに、電流を測定することができる直流モ
ジュ−ルと、を設け、前記第１、第２の電流源の電流値
が等しい状態で、前記直流モジュ−ルが印加した電圧に
対し、前記直流モジュ−ルが検出する電流がゼロとなる
よう前記基準電圧発生器の電圧を可変し、この時のデ−
タに基づいてコミュテ−ション電圧の補正係数を求め、
正確なコミュテ−ション電圧で前記被検査対象物に検査
電流を供給及び流出する回路検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3156714A JP3003282B2 (ja) | 1991-06-27 | 1991-06-27 | 回路検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3156714A JP3003282B2 (ja) | 1991-06-27 | 1991-06-27 | 回路検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH055770A JPH055770A (ja) | 1993-01-14 |
| JP3003282B2 true JP3003282B2 (ja) | 2000-01-24 |
Family
ID=15633736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3156714A Expired - Fee Related JP3003282B2 (ja) | 1991-06-27 | 1991-06-27 | 回路検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3003282B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1491905B1 (en) * | 2003-06-27 | 2008-08-20 | Verigy (Singapore) Pte. Ltd. | Sampling active-load circuit |
-
1991
- 1991-06-27 JP JP3156714A patent/JP3003282B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH055770A (ja) | 1993-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4119060B2 (ja) | 試験装置 | |
| US6566857B1 (en) | Testing of digital-to-analog converters | |
| CN107145182A (zh) | 输入电压型模拟电阻器及电阻控制方法 | |
| JP2000295102A (ja) | Ａｄ変換器又はｄａ変換器のためのデジタルキャリブレーション方法及び装置 | |
| US5448173A (en) | Triple-probe plasma measuring apparatus for correcting space potential errors | |
| JP3119335B2 (ja) | Ｉｃ試験装置 | |
| JP3508489B2 (ja) | プログラマブル比較器のキャリブレーション装置 | |
| JP3003282B2 (ja) | 回路検査装置 | |
| JP2006525513A (ja) | 精度を高めた測定回路 | |
| JPH09113545A (ja) | 電流測定装置 | |
| JP4040908B2 (ja) | インピーダンス測定装置 | |
| JPH05273299A (ja) | 回路検査方法 | |
| CN117040458B (zh) | 一种多重跨导放大器 | |
| TWI912677B (zh) | 高精度量測系統及校正方法 | |
| JPH1138067A (ja) | 回路基板の検査装置および検査方法 | |
| JP2565866Y2 (ja) | Ｉｃテスタの並列接続デバイス電源 | |
| JP2876844B2 (ja) | Ｉｃテスタ用ドライバの出力電圧補正回路 | |
| JP2001144614A (ja) | Ｄ／ａ変換器の診断方法およびアナログ出力装置 | |
| JP2015148472A (ja) | 酸素濃度センサの素子インピーダンス検出装置 | |
| JPH04370769A (ja) | Ａ／ｄ変換器を用いた電圧・電流信号の補正方法 | |
| CN110716503A (zh) | 一种高精度推力伺服控制器 | |
| JPS6138469A (ja) | 低電圧電流源の負荷テスト回路 | |
| JP2002168902A (ja) | 直流試験装置及びこの試験装置を使用する直流試験方法 | |
| JP2794050B2 (ja) | Ａｄ変換器試験装置 | |
| JP2000304623A (ja) | Ｉｃのジャンクション温度測定回路、及びその測定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |