JP3017882B2 - 表示制御システム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はポータブルコンピュー
タの表示制御装置に関し、特に種々のフラットパネルデ
ィスプレイに対応した表示制御を行うことができる表示
制御装置に関する。

【０００２】

【従来の技術】近年、携帯可能なラップトップタイプま
たはノートタイプのポータブルコンピュータが種々開発
されている。

【０００３】この種の典型的なポータブルコンピュータ
は、例えばプラズマディスプレイ（ＰＤＰ）や液晶ディ
スプレイ（ＬＣＤ）のようなフラットパネルディスプレ
イを標準装備している。このフラットパネルディスプレ
イは、コンピュータ本体に対して閉塞位置と解放位置間
の範囲を回動自在に設けられている。フラットパネルデ
ィスプレイが閉塞位置に設定された場合、そのフラット
パネルディスプレイはコンピュータ本体と一体のキーボ
ードを覆うように位置設定され、これによりコンピュー
タは携帯し易くなる。このため、フラットパネルディス
プレイは、その携帯性を向上させる点でポータブルコン
ピュータに好適である。

【０００４】さらに、最近のポータブルコンピュータ
は、カラーＣＲＴディスプレイも必要に応じて接続でき
るように、カラーＣＲＴディスプレイへのビデオ出力端
子を備えている。カラーＣＲＴディスプレイはデスクト
ップタイプのパーソナルコンピュータのモニタとして従
来より広く使用されているので、カラーＣＲＴディスプ
レイを対象とした多くのアプリケーションプログラムが
開発されている。このため、カラーＣＲＴディスプレイ
を使用できるポータブルコンピュータは、既存のソフト
ウェア資源を有効に利用することができ、デスクトップ
タイプのパーソナルコンピュータと同様の運用を行なう
ことができる。

【０００５】ところで、フラットパネルディスプレイと
カラーＣＲＴディスプレイとでは、それぞれ別個の表示
制御が必要とされる。特に、フラットパネルディスプレ
イの場合には、その種類が豊富であり、各フラットパネ
ルディスプレイの仕様｛解像度、カラー／階調、表示カ
ラー数／階調数、パネルの種類（ＴＦＴ−ＬＣＤ，ＳＴ
Ｎ−ＬＣＤ，ＰＤＰ等）、タイミング（水平／垂直同期
信号）、極性（水平／垂直同期信号、ビデオデータ、ク
ロック等｝に適した表示制御が必要である。

【０００６】このため、従来のディスプレイコントロー
ラは、各種フラットパネルディスプレイに対応した表示
制御を行うために、表示タイミング等を、使用されるフ
ラットパネルディスプレイに合わせて切り替えられる様
に構成されている。従来、この切替えは、ディスプレイ
コントローラに設けられているディップスイッチ等で、
使用されるフラットパネルディスプレイに合わせてオン
／オフ設定することによって行なわれていた。

【０００７】しかしながら、このようなディップスイッ
チによるオン／オフ設定では、ハードウェア構成の増大
等の問題を招くことから、判別できるディスプレイの種
類に限界がある。このため、今後益々増加されるフラッ
トパネルディスプレイの種類に対応することができなく
なることは、明白である。

【０００８】

【発明が解決しようとする課題】従来では、ディップス
イッチのオン／オフ設定等によってフラットパネルディ
スプレイの種類を判別するように構成されていたため、
判別可能なフラットパネルディスプレイの種類が少ない
欠点があった。

【０００９】この発明はこのような点に鑑みてなされた
もので、簡単な構成で種々のフラットパネルディスプレ
イの仕様を自動的に判別できるようにし、使用されるフ
ラットパネルディスプレイに応じた表示制御を行なうこ
とができる表示制御システムを提供することを目的とす
る。

【００１０】

【課題を解決するための手段および作用】この発明の表
示制御システムは、フラットパネルディスプレイと、こ
のフラットパネルディスプレイ内に設けられ、そのフラ
ットパネルディスプレイの表示制御に必要な各種制御情
報を記憶するメモリ装置と、前記フラットパネルディス
プレイに表示する表示データおよびその表示タイミング
を制御するための表示タイミング制御信号を発生する表
示制御装置と、前記フラットパネルディスプレイと前記
表示制御装置間に設けられ、前記表示制御装置から発生
された前記表示データまたは前記メモリ装置から読み出
された前記制御情報が転送される双方向データ線と、前
記表示データが前記表示制御装置から前記フラットパネ
ルディスプレイに転送され前記制御情報が前記フラット
パネルディスプレイから前記表示制御装置に転送される
ように、前記双方向データ線のデータ転送方向を切り替
える転送方向切り替え手段と、前記表示制御装置内に設
けられ、前記制御情報を前記フラットパネルディスプレ
イから前記表示制御装置に転送する際に、前記メモリ装
置から前記制御情報を読み出すための読み出し制御信号
を生成し、前記表示タイミング制御信号を前記フラット
パネルディスプレイに供給するための信号線を介して前
記フラットパネルディスプレイに供給する手段と、前記
フラットパネルディスプレイ内に設けられ、前記読み出
し制御信号に同期して、前記メモリ装置に供給する読み
出しアドレスの値を順次増分するアドレス発生回路とを
具備することを特徴とする。

【００１１】この表示制御システムにおいては、パネル
内にメモリ装置が設けられており、そのメモリ装置に表
示制御に必要な各種制御情報が記憶されているので、そ
の制御情報を読み出すことによって種々のフラットパネ
ルディスプレイを自動的に判別できるようになり、各種
フラットパネルディスプレイの仕様に応じた表示制御を
行なうことができる。また、表示データが転送されるデ
ータ線を双方向データ線とし、その双方向データ線の方
向を切替えることによって制御情報の読み出しを行なっ
ているので、表示制御装置とフラットパネルディスプレ
イ間の信号線の数の増大を招くこともない。したがっ
て、簡単な構成でフラットパネルディスプレイの判別を
行なうことができる。さらに、アドレス発生回路をフラ
ットパネルディスプレイ内に設けて、読み出し制御信号
だけを、表示タイミング制御信号を供給するための信号
線を介してフラットパネルディスプレイに供給するとい
う構成を採用しており、メモリ装置にアドレスを供給す
るための専用のアドレス信号線についても不要となる。

【００１２】

【実施例】以下、図面を参照して、この発明の実施例を
説明する。

【００１３】図１にはこの発明の一実施例に係わる表示
制御装置の全体の構成が示されている。この表示制御シ
ステム４は、例えば、１０２４×７６８ドット、２５６
色同時表示の表示モードを持つＸＧＡ（ eＸtended Ｇ
raphics Ａrray）仕様の表示制御システムであり、ポ
ータブルコンピュータのシステムバス３に接続される。
この表示制御システム４は、ポータブルコンピュータ本
体に標準装備されるフラットパネルディスプレイ４０お
よびオプション接続されるカラーＣＲＴディスプレイ５
０双方に対する表示制御を行なう。フラットパネルディ
スプレイ４０としては、解像度、カラー／階調、表示カ
ラー数／階調数、パネルの種類（ＴＦＴ−ＬＣＤ，ＳＴ
Ｎ−ＬＣＤ，ＰＤＰ等）、タイミング（水平／垂直同期
信号）、極性（水平／垂直同期信号、ビデオデータ、ク
ロック等）の点で、仕様の異なる種々のタイプのものが
使用可能である。この場合、これらパネルは交換が可能
であり、例えば低解像度のものから高解像度のものへ、
あるいは階調表示からカラー表示のものに交換すること
ができる。

【００１４】フラットパネルディスプレイ４０には、そ
のパネルの表示制御に必要な各種ステータス情報が記憶
されたＲＯＭ４０１が設けられている。ステータス情報
は、前述したように、解像度、カラー／階調、表示カラ
ー数／階調数、パネルの種類（ＴＦＴ−ＬＣＤ，ＳＴＮ
−ＬＣＤ，ＰＤＰ等）、タイミング（水平／垂直同期信
号）、極性（水平／垂直同期信号、ビデオデータ、クロ
ック等）を示すものである。このフラットパネルディス
プレイ４０のＲＯＭ４０１の周辺の構成については、図
２を参照して後述する。

【００１５】表示制御システム４には、ディスプレイコ
ントローラ１０、デュアルポート画像メモリ（ＶＲＡ
Ｍ）３０、およびＤＡＣ（Ｄ／Ａコンバータ）３５が設
けられている。これらディスプレイコントローラ１０、
デュアルポート画像メモリ（ＶＲＡＭ）３０、およびＤ
ＡＣ３５は、図示しない回路基板上に搭載されている。

【００１６】ディスプレイコントローラ１０はゲートア
レイによって実現されるＬＳＩであり、この表示制御シ
ステム４の主要部を成す。このディスプレイコントロー
ラ１０は、ＣＰＵ１からの指示に従い、デュアルポート
画像メモリ（ＶＲＡＭ）３０およびＤＡＣ３５を利用し
て、フラットパネルディスプレイ４０およびカラーＣＲ
Ｔディスプレイ５０に対する表示制御を実行する。ま
た、このディスプレイコントローラ１０は、バスマスタ
として機能し、システムメモリ２を直接アクセスするこ
とができる。

【００１７】デュアルポート画像メモリ（ＶＲＡＭ）３
０は、シリアルアクセスに使用されるシリアルポート
（シリアルＤＡＴＡ）とランダムアクセスのためのパラ
レルポート（ＤＡＴＡ）を備えている。シリアルポート
（シリアルＤＡＴＡ）は表示画面リフレッシュのための
データ読み出しに使用され、またパラレルポート（ＤＡ
ＴＡ）は表示データの更新に使用される。このデュアル
ポート画像メモリ（ＶＲＡＭ）３０は、複数のデュアル
ポートＤＲＡＭから構成されており、１Ｍバイト乃至４
Ｍバイトの記憶容量を有している。このデュアルポート
画像メモリ（ＶＲＡＭ）３０には、フラットパネルディ
スプレイ４０またはカラーＣＲＴディスプレイ５０に表
示するための表示データが描画される。

【００１８】この場合、ＸＧＡ仕様に適合したアプリケ
ーションプログラム等で作成されたＸＧＡ仕様の描画デ
ータは、パックドピクセル方式によってデュアルポート
画像メモリ（ＶＲＡＭ）３０に格納される。このパック
ドピクセル方式は、メモリ上の連続するビットで１画素
を表す色情報マッピング形式であり、例えば、１画素を
１，２，４，８，または１６ビットで表す方式が採用さ
れている。一方、ＶＧＡ仕様の描画データは、ＶＧＡ仕
様に適合した従来のアプリケーションプログラム等で作
成されるものであり、メモリプレーン方式によってデュ
アルポート画像メモリ（ＶＲＡＭ）３０に描画される。
このメモリプレーン方式は、メモリ領域を同一アドレス
で指定される複数のプレーンに分割し、これらプレーン
に各画素の色情報を割り当てる方式である。例えば、４
プレーンを持つ場合には、１画素は、各プレーン毎に１
ビットづつの合計４ビットのデータによって表現され
る。

【００１９】また、デュアルポート画像メモリ（ＶＲＡ
Ｍ）３０には、テキストデータも格納される。１文字分
のテキストデータは、ＸＧＡ、ＶＧＡのどちらの仕様に
おいても，８ビットのコードと８ビットのアトリビュー
トからなる合計２バイトのサイズを持つ。アトリビュー
トは、フォアグランドの色を指定する４ビットデータと
バックグランドの色を指定する４ビットデータから構成
されている。

【００２０】ＤＡＣ３５は、ディスプレイコントローラ
１０によって生成されたＣＲＴビデオデータをアナログ
Ｒ，Ｇ，Ｂ信号に変換してＣＲＴディスプレイ５０に供
給する。

【００２１】ディスプレイコントローラ１０は、レジス
タ制御回路１１、システムバスインターフェース１２、
描画用のコプロセッサ１３、メモリデータバス制御回路
１４、ＣＲＴコントローラ（ＣＲＴＣ）１５、メモリア
ドレスバス制御回路１６、メモリ制御回路１８、スプラ
イトメモリ１９、シリアライザ２０、ラッチ回路２１、
フォアグランド／バックグランドマルチプレクサ２２、
グラフィック／テキストマルチプレクサ２３、カラーパ
レット２４、スプライトカラーレジスタ２５、ＣＲＴビ
デオマルチプレクサ２６、スプライト制御回路２７、お
よびフラットパネルエミュレーション回路２８から構成
されている。

【００２２】レジスタ制御回路１１は、システムバスイ
ンターフェース１２を介してシステムバス３からのアド
レスおよびデータを受けとり、アドレスのデコード、お
よびそのデコード結果によって指定される各種レジスタ
に対するリード／ライト制御を行なう。システムバスイ
ンターフェース１２は、システムバス３を介してホスト
システムとのインターフェース制御を行なうものであ
り、ＩＳＡ、ＥＩＳＡ、マイクロチャネル、ローカルバ
ス等の各種仕様に適合したバスインターフェースをサポ
ートする。

【００２３】描画用コプロセッサ１３は、ＣＰＵ１から
の指示に応答して、デュアルポート画像メモリ（ＶＲＡ
Ｍ）３０中の描画データに対してさまざまな描画機能を
提供するものであり、画素のブロック転送、線描画、領
域の塗りつぶし、画素間の論理／算術演算、画面の切り
出し、マップのマスク、Ｘ−Ｙ座標でのアドレッシン
グ、ページングによるメモリ管理機能等を有している。
この描画用コプロセッサ１３には、ＶＧＡ／ＸＧＡ互換
のデータ演算回路１３１、２次元アドレス発生回路１３
１、およびページングユニット１３３が設けられてい
る。

【００２４】データ演算回路１３１は、シフト、論理算
術演算、ビットマスク、カラー比較等のデータ演算を行
なうものであり、またＶＧＡ互換のＢＩＴＢＬＴ機能も
有している。２次元アドレス発生回路１３１は、矩形領
域アクセス等のためのＸ−Ｙの２次元アドレスを発生す
る。また、２次元アドレス発生回路１３１は、領域チェ
ックや、セグメンテーション等を利用したリニアアドレ
ス（実メモリアドレス）への変換処理も行なう。ページ
ングユニット１３３は、ＣＰＵ１と同じ仮想記憶機構を
サポートするためのものであり、ページング有効時には
２次元アドレス発生回路１３１が作ったリニアアドレス
をページングによって実アドレスに変換する。また、ペ
ージング無効時にはリニアアドレスがそのまま実アドレ
スとなる。このページングユニット１３３は、ページン
グのためにＴＬＢを備えている。

【００２５】メモリデータバス制御回路１４は、デュア
ルポート画像メモリ（ＶＲＡＭ）３０のパラレルデータ
ポート（ＤＡＴＡ）のデータバスを制御するためのもの
であり、ソース、パターン、マスク、デストの４マップ
のデータをページモードによってまとめてアクセスする
ためのバッファを備えている。このバッファは、ライト
データバッファの機能も兼ねる。

【００２６】ＣＲＴコントローラ１５は、ＸＧＡ仕様に
合った高解像度（例えば、１０２４×７６８ドット）で
フラットパネルディスプレイ４０またはＣＲＴディスプ
レイ５０に画面表示を行うための各種表示タイミング信
号を発生するＸＧＡ用のＣＲＴＣと、ＶＧＡ仕様に合っ
た中解像度（例えば、６４０×４８０ドット）でフラッ
トパネルディスプレイ４０またはＣＲＴディスプレイ５
０に画面表示を行うための各種表示タイミング信号を発
生するＶＧＡ用のＣＲＴＣを備えている。これら表示タ
イミング信号は、ＣＲＴコントローラ１５に設けられて
いる水平／垂直カウンタを利用して生成される。また、
ＣＲＴコントローラ１５は、ＸＧＡまたはＶＧＡ用の表
示タイミングに同期してその表示対象位置に対応した表
示画面上の座標位置をピクセル単位で示すＸ−Ｙのピク
セルアドレスや、デュアルポート画像メモリ（ＶＲＡ
Ｍ）３０のシリアルポート（シリアルＤＡＴＡ）から画
面表示すべき描画データを読み出すための表示アドレス
を生成する。

【００２７】ＣＲＴディスプレイ５０に供給される表示
タイミング信号としては、水平同期信号ＨＳＹＮＣ、垂
直同期信号ＶＳＹＮＣがあり、またフラットパネルディ
スプレイ４０に供給される表示タイミング信号として
は、水平同期信号ＬＰ、垂直同期信号ＦＰ、シフトクロ
ックＳＣＫがある。フラットパネルディスプレイ４０に
対する水平同期信号ＬＰ、垂直同期信号ＦＰ、シフトク
ロックＳＣＫの発生タイミングや極性は、フラットパネ
ルディスプレイ４０の仕様に応じて変化される。

【００２８】メモリアドレスバス制御回路１６は、シス
テムバスインターフェース１２を介して供給されるＣＰ
Ｕ１からのアドレス、描画用コプロセッサ１３からのア
ドレス、ＣＲＴＣコントローラからのアドレスを選択し
て、デュアルポート画像メモリ（ＶＲＡＭ）３０に供給
する。メモリ制御回路１８は、デュアルポート画像メモ
リ（ＶＲＡＭ）３０をリード／ライトアクセスするため
の各種制御信号（Ｃｏｎｔ）、およびシリアルデータポ
ートからのデータ読み出しタイミングを制御するための
クロックＳＣＫ、出力イネーブル信号ＳＯＥを発生す
る。また、メモリ制御回路１８は、スプライトメモリ１
９のアクセス制御と、スプライト表示タイミング制御を
行なう。

【００２９】スプライトメモリ１９には、グラフィック
モードではスプライトデータ、テキストモードではフォ
ントが書き込まれる。この場合、スプライトデータは１
つだけでなく、複数例えば４つのスプライトデータがス
プライトメモリ１９に書き込まれる。テキストモードで
は、デュアルポート画像メモリ（ＶＲＡＭ）３０から読
み出されたテキストデータのコードがインデックスとし
てスプライトメモリ１９に供給され、そのコードに対応
するフォントが読み出される。このスプライトメモリ１
９は８Ｋバイトの記憶容量を有している。各スプライト
データは１Ｋバイトであるので、グラフィックモードで
はその内の４Ｋバイト（１Ｋバイト×４）がスプライト
データの格納領域に使用される。

【００３０】シリアライザ２０は、複数画素分のパラレ
ルなピクセルデータをピクセル単位（シリアル）に変換
するパラレル／シリアル変換回路であり、グラフィック
モードではデュアルポート画像メモリ（ＶＲＡＭ）３０
のシリアルデータポート（シリアルＤＡＴＡ）から読み
出されるメモリデータとスプライトメモリ１９から読み
出されるスプライトデータをそれぞれパラレル／シリア
ル変換し、テキストモードではスプライトメモリ１９か
ら読み出されるフォントデータをパラレル／シリアル変
換する。

【００３１】ラッチ回路２１は、コードデータからフォ
ントデータへの変換の遅れ時間だけアトリビュートの出
力タイミングを遅延させるためのものであり、テキスト
モードにおいてデュアルポート画像メモリ（ＶＲＡＭ）
３０から読み出されるテキストデータのアトリビュート
を保持する。フォアグランド／バックグランドマルチプ
レクサ２２は、テキストモードにおいてアトリビュート
のフォアグランド色（前面色）／バックグランド色（背
景色）の一方を選択する。この選択は、シリアライザ２
０から出力されるフォントデータの値“１”（フォアグ
ランド），“０”（バックグランド）によって制御され
る。グラフイック／テキストマルチプレクサ２３は、グ
ラフイックモードとテキストモードの切替えを行なうた
めのものであり、グラフイックモードにおいてはシリア
ライザ２０から出力されるメモリデータを選択し、テキ
ストモードにおいてはフォアグランド／バックグランド
マルチプレクサ２２の出力を選択する。

【００３２】カラーパレット制御回路２４は、グラフィ
ックまたはテキストデータの色変換を行なってビデオデ
ータを生成するためのものである。このカラーパレット
制御回路２４は、２段構成のカラーパレットテーブルを
備えている。第１のカラーパレットテーブルは、１６個
のカラーパレットレジスタから構成されている。各カラ
ーパレットレジスタには、６ビットのカラーパレットデ
ータが格納されている。第２のカラーパレットテーブル
は、２５６個のカラーパレットレジスタから構成されて
いる。各カラーパレットレジスタには、Ｒ，Ｇ，Ｂそれ
ぞれ６ビットから構成される１８ビットのカラーデータ
が格納されている。

【００３３】グラフィックモードにおいては、８ビット
／ピクセルのＸＧＡ仕様のメモリデータは、第１のカラ
ーパレットテーブルを介さずに、第２のカラーパレット
テーブルに直接送られ、そこでＲ，Ｇ，Ｂそれぞれ６ビ
ットから構成されるカラーデータに変換される。また、
４ビット／ピクセルのＶＧＡ仕様のメモリデータは、ま
ず第１のカラーパレットテーブルに送られ、そこで６ビ
ットのカラーデータに変換されて出力される。そして、
この６ビットのカラーデータには、カラーパレット制御
回路１９内蔵のカラー選択レジスタから出力される２ビ
ットデータが加えられ、これにより合計８ビットのカラ
ーデータとなる。この後、その８ビットのカラーデータ
は、第２のカラーパレットテーブルに送られ、そこで
Ｒ，Ｇ，Ｂそれぞれ６ビットから構成されるカラーデー
タに変換される。

【００３４】一方、テキストモードにおいては、ＸＧ
Ａ，ＶＧＡどちらの仕様のテキストデータも、第１およ
び第２の２段のカラーパレットテーブルを介して、Ｒ，
Ｇ，Ｂそれぞれ６ビットから構成されるカラーデータに
変換される。

【００３５】また、ＸＧＡのグラフィクスモードにおい
ては、１画素が１６ビットから構成されるダイレクトカ
ラモードがあり、この場合には、その１６ビット／ピク
セルのメモリデータは、カラーパレット制御回路２４を
介さずに、ＣＲＴビデオマルチプレクサ２６に直接供給
される。

【００３６】スプライトカラーレジスタ２５は、スプラ
イト表示色を指定する。このスプライトカラーレジスタ
２５には、８個のスプライトカラーレジスタが設けられ
ている。４つのスプライトデータ毎に２つのスプライト
カラーレジスタが割り当てられる。ＣＲＴビデオマルチ
プレクス演算回路２６は、ＣＲＴビデオ表示出力を選択
するものであり、カラーパレット制御回路２４の出力、
またはシリアライザ２０からのダイレクトカラー出力の
選択、さらにはスプライト表示のビデオ切替えおよび演
算を行なう。スプライト制御回路２７は、シリアライザ
２０によってパラレル／シリアル変換されたスプライト
データに従ってＣＲＴビデオマルチプレクス演算回路２
６を制御し、スプライト表示時のビデオ切替え制御を行
なう。

【００３７】フラットパネルエミュレーション回路２８
は、ＣＲＴビデオ出力を変換してフラットパネルディス
プレイ４０用のフラットビデオデータＶＤを生成する。
この場合、フラットビデオデータＶＤは、フラットパネ
ルディスプレイ４０がカラーか階調表示かによって大き
くことなる。また、カラーの場合はその表示カラー数や
パネルがＴＦＴかＳＴＮかによっても異なり、階調表示
の場合はその階調数や、ＰＤＰかＬＣＤかによっても異
なる。フラットビデオデータＶＤのデータ形式は、この
ようなのパネルの仕様に応じて変化される。次に、図２
を参照して、この発明の特徴とするフラットパネルディ
スプレイ４０の仕様を識別するための構成について説明
する。

【００３８】図２に示されているように、ディスプレイ
コントローラ１０とフラットパネルディスプレイ４０と
の間のインターフェースには、データ線１０１、水平同
期信号線１０２、シフトクロック信号線１０３、垂直同
期信号線１０４、方向制御線１０５が設けられている。
データ線１０１、水平同期信号線１０２、シフトクロッ
ク信号線１０３、および垂直同期信号線１０４は、従来
より設けられているものであり、この実施例では、デー
タ線１０１をビデオデータの転送とＲＯＭ４０１からの
ステータスデータの転送に共用するために、データ線１
０１を双方向のデータ線として使用している。

【００３９】データ線１０１を双方向データ線として使
用するため、ディスプレイコントローラ１０には３ステ
ート出力バッファ２０１と入力バッファ２０２が設けら
れており、またフラットパネルディスプレイ４０には入
力バッファ４０２と３ステート出力バッファ４０３が設
けられている。データ線１０１の転送方向は、方向制御
線１０５によって切替えられる。

【００４０】すなわち、方向制御線１０５上の信号ＤＩ
Ｒが“１”の場合は、３ステート出力バッファ２０１が
アクティブ、３ステート出力バッファ４０３の出力がハ
イインピーダンスになるので、データ線１０１の転送方
向はディスプレイコントローラ１０からフラットパネル
ディスプレイ４０への向きとなる。この転送方向は、フ
ラットパネルエミュレーション回路２８で生成されたビ
デオデータＶＤをデータ線１０１を介してフラットパネ
ルディスプレイ４０内の表示回路に転送する場合、つま
り通常のデータ表示のために利用される。

【００４１】方向制御線１０５上の信号ＤＩＲが“０”
の場合は、３ステート出力バッファ２０１の出力がハイ
インピーダンス、３ステート出力バッファ４０３がアク
ティブになるので、データ線１０１の転送方向はフラッ
トパネルディスプレイ４０からディスプレイコントロー
ラ１０への向きとなる。この転送方向は、ＲＯＭ４０１
から読み出されたステータスデータ（ＳＴＡＴＵＳ）を
データ線１０１を介してディスプレイコントローラ１０
内に転送する場合、つまりフラットパネルディスプレイ
４０の仕様を判断する初期設定時に利用される。

【００４２】水平同期信号線１０２は、ディスプレイコ
ントローラ１０のＣＲＴコントローラ１５によって発生
されたフラットパネルディスプレイ用の水平同期信号Ｌ
Ｐをフラットパネルディスプレイ４０に供給するための
ものであり、フラットパネルディスプレイ４０の仕様を
判断する初期設定時には、ステータスリードクロックＲ
ＣＫの転送用として利用される。このステータスリード
クロックＲＣＫは、例えばＣＰＵ１からのＩ／Ｏリード
信号に基づいてＣＲＴコントローラ１５によって生成さ
れるものである。水平同期信号ＬＰとステータスリード
クロックＲＣＫはセレクタ２０３に供給され、このセレ
クタ２０３の出力が水平同期信号線１０２に供給され
る。セレクタ２０３では、信号ＤＩＲが“１”の場合は
水平同期信号ＬＰが選択され、信号ＤＩＲが“０”の場
合はステータスリードクロックＲＣＫが選択される。す
なわち、フラットパネルディスプレイ４０の仕様を判断
する初期設定時にはステータスリードクロックＲＣＫが
出力され、表示動作時には水平同期信号ＬＰが出力され
る。このステータスリードクロックＲＣＫは、ＲＯＭ４
０１のリードアドレスを生成するためのカウンタ４０４
に供給される。このカウンタ４０４は、ステータスリー
ドクロックＲＣＫの数に応じてＲＯＭ４０１のリードア
ドレスをインクリメントする。

【００４３】シフトクロック信号線１０３、垂直同期信
号線１０４は、それぞれディスプレイコントローラ１０
のＣＲＴコントローラ１５によって発生されるシフトク
ロックＳＣＫ，垂直同期信号ＦＰをフラットパネルディ
スプレイ４０に供給するためのものであり、垂直同期信
号ＦＰはカウンタ４０４のリセット信号としても利用さ
れる。

【００４４】さらに、ディスプレイコントローラ１０の
ＣＲＴコントローラ１５には、ＲＯＭ４０１から読み出
されたステータスデータを一時的に保持するための構成
として、カウンタ２０４、デコーダ２０５、および解像
度ステータスレジスタ２０６、カラー／階調ステータス
レジスタ２０７を始めとする複数のステータスレジスタ
が設けられている。カウンタ２０４は、ステータスリー
ドクロックＲＣＫの数をカウントして、そのカウント値
をデコーダ２０５に供給する。デコーダ２０５は、カウ
ント値にしたがってステータスレジスタ２０６、２０
７、…を順番にイネーブルに設定する。解像度ステータ
スレジスタ２０６は、ＲＯＭ４０１から読み出された解
像度を示すステータスデータを保持し、またカラー／階
調（グレイ）ステータスレジスタ２０７はＲＯＭ４０１
から読み出されたカラー／階調の区別を示すステータス
データを保持する。

【００４５】これら、ステータスレジスタの内容は、Ｉ
／Ｏリード等によってＣＰＵ１によって読み取られ、こ
れよってフラットパネルディスプレイ４０の仕様がソフ
トウェア的に判別される。そして、この判別結果にした
がって、ビデオデータの生成形式（カラー／階調）、出
力形式（同時に出力する画素数、１画素当たりのビット
数等）、水平同期信号ＬＰ、垂直同期信号ＦＰ、シフト
クロックＳＣＫのタイミングおよび極性等が制御され
る。制御の手法としては、予め複数のデータ発生回路や
タイミング信号発生回路を設けておき、判別結果にした
がって使用する回路を選択する構成や、判別結果にした
がったパラメータをレジスタに設定し、そのレジスタ内
容に応じてビデオデータの出力形式や同期信号のタイミ
ング／極性を可変設定する構成が利用できる。次に、図
３のタイミングチャートを参照して、ＲＯＭ４０１から
ステータスデータを読み出す際の動作を説明する。

【００４６】フラットパネルディスプレイ４０の仕様を
判別するための初期設定時に於いては、信号ＤＩＲが
“０”レベルになり、ビデオデータＶＤを出力するため
の３ステート出力バッファ２０１はハイインピーダンス
状態になり、またＲＯＭ４０１から読み出されたステー
タスデータを出力するための３ステート出力バッファ４
０２はアクティブになる。この状態で、ステータスリー
ドクロックＲＣＫが順次発生される。このステータスリ
ードクロックＲＣＫに同期して、カウンタ２０４，４０
４のカウント値は、“０”，“１”，“２”，…と順次
カウントアップされる。

【００４７】ＲＯＭ４０１からは、カウンタ４０４のカ
ウント値“０”，“１”…に応じて解像度ステータスデ
ータ、カラー／階調ステータスデータ、…が順次読み出
され、それがデータ線１０１を介してディスプレイコン
トローラ１０に転送される。カウンタ２０４のカウント
値が“０”の場合には解像度ステータスレジスタ２０６
がイネーブル状態に設定されているので、レジスタラッ
チクロックが入力された際に解像度ステータスデータが
解像度ステータスレジスタ２０６にラッチされる。。ま
た、カウンタ２０４のカウント値が“１”の場合にはカ
ラー／階調ステータスレジスタ２０７がイネーブル状態
に設定されているので、レジスタラッチクロックが入力
された際にカラー／階調ステータスデータがカラー／階
調ステータスレジスタ２０７にラッチされる。このよう
にして、ＲＯＭ４０１の各種ステータスデータはデータ
線１０１を介してディスプレイコントローラ１０に送ら
れ、対応するレジスタに格納される。

【００４８】これらステータスレジスタ２０６，２０７
の内容はＣＰＵ１によって読み取られ、これによってフ
ラットパネルディスプレイ４０の仕様が判別される。そ
して、その判別結果に応じて表示タイミングやデータ出
力形式の制御がなされる。

【００４９】以上のように、この実施例においては、フ
ラッパネルディスプレイ４０内にＲＯＭ４０１が設けら
れており、そのＲＯＭ４０１に表示制御に必要な各種ス
テータスデータが記憶されているので、そのステータス
データを読み出すことによって種々のフラットパネルデ
ィスプレイの仕様を自動的に判別できるようになり、各
種フラットパネルディスプレイの仕様に応じた表示制御
を行なうことができる。また、ビデオデータが転送され
るデータ線１０１を双方向データ線とし、その双方向デ
ータ線の方向を切替えることによって制御情報の読み出
しを行なっているので、ディスプレイコントローラ１０
とフラットパネルディスプレイ４０間の信号線の数の増
大を招くこともない。したがって、簡単な構成でフラッ
トパネルディスプレイの判別を行なうことができる。

【００５０】

【発明の効果】以上のようにこの発明によれば、簡単な
構成で種々のフラットパネルディスプレイの仕様を自動
的に判別できるようになり、使用されるフラットパネル
ディスプレイに応じた表示制御を行なうことができる。

【図面の簡単な説明】

【図１】この発明の一実施例に係わる表示制御システム
全体の構成を示すブロック図。

【図２】同実施例におけるディスプレイコントローラと
フラットパネルディスプレイ間のインターフェース部の
構成を示す図。

【図３】同実施例においてフラットパネルディスプレイ
に設けられているＲＯＭからステータスデータを読み出
す動作を説明するタイミングチャート。

【符号の説明】

１…ＣＰＵ、４…表示制御システム、１０…ディスプレ
イコントローラ、１５…ＣＲＴコントローラ、４０…フ
ラットパネルディスプレイ、１０１…データ線、２０６
…解像度ステータスレジスタ、２０７…カラー／階調ス
テータスレジスタ。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】フラットパネルディスプレイと、 このフラットパネルディスプレイ内に設けられ、そのフ
   ラットパネルディスプレイの表示制御に必要な各種制御
   情報を記憶するメモリ装置と、 前記フラットパネルディスプレイに表示する表示データ
   およびその表示タイミングを制御するための表示タイミ
   ング制御信号を発生する表示制御装置と、 前記フラットパネルディスプレイと前記表示制御装置間
   に設けられ、前記表示制御装置から発生された前記表示
   データまたは前記メモリ装置から読み出された前記制御
   情報が転送される双方向データ線と、前記表示データ が前記表示制御装置から前記フラットパ
   ネルディスプレイに転送され前記制御情報が前記フラッ
   トパネルディスプレイから前記表示制御装置に転送され
   るように、前記双方向データ線のデータ転送方向を切り
   替える転送方向切り替え手段と、前記表示制御装置内に設けられ、前記制御情報を前記フ
   ラットパネルディスプレイから前記表示制御装置に転送
   する際に、前記メモリ装置から前記制御情報を読み出す
   ための読み出し制御信号を生成し、前記表示タイミング
   制御信号を前記フラットパネルディスプレイに供給する
   ための信号線を介して前記フラットパネルディスプレイ
   に供給する手段と、 前記フラットパネルディスプレイ内に設けられ、前記読
   み出し制御信号に同期して、前記メモリ装置に供給する
   読み出しアドレスの値を順次増分するアドレス発生回路
   とを具備することを特徴とする 表示制御システム。