JP3028760B2 - 半導体発光素子 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体レーザ等の半導
体発光素子に関する。

【０００２】

【従来の技術】化合物半導体を母材とする従来の半導体
レーザの半導体基板は、図１及び図２に示すようにｎ型
のＧａＡｓから成る基板層１及びバッファ層２、ｎ型の
ＡｌＧａＩｎＰから成るクラッド層３、ＧａＩｎＰから
成る活性層４、ｐ型のＡｌＧａＩｎＰから成るクラッド
層５、ｎ型のＧａＡｓから成る電流ブロック層６、ｐ型
のＧａＡｓから成るコンタクト層７を備えている。リッ
ジ型導波構造を構成する尾根状のクラッド層８は電流ブ
ロック層６の内側に配置され、ＧａＩｎＰから成るコン
タクト層９を介してＧａＡｓコンタクト層７に接続され
ている。ＧａＡｓコンタクト層７の主面即ち半導体基板
の第１の主面とＧａＡｓ基板層１の主面即ち半導体基板
の第２の主面にはそれぞれ第１の電極層１０及び第２の
電極層１１が形成されている。図２は上記の半導体レー
ザ素子を導電性支持体としての金属放熱板１２にろう付
け（半田付け）したところを示す。図示のように、発光
部即ち活性層４での発熱を素子外部に良好に放熱させる
ために活性層４に比較的近く形成された第１の電極層１
０が下向きにされて金属放熱板１２にろう材１３で固着
されている。

【０００３】

【発明が解決しようとする課題】図２では説明の便宜
上、ｎ型クラッド層３と第１の電極層１０との間隔が比
較的大きく示されているが、実際の素子においてはこの
間隔は数μｍ程度のわずかなものである。このため、第
１の電極層１０を放熱板１２にろう付けする際に、ろう
材１３の量が多すぎると、図２に示すようにろう材１３
がｎ型クラッド層３の側面に付着することがある。ろう
材１３のクラッド層３に対する付着は、半導体ウエハか
ら個々の半導体レーザ素子にブレーキング法で分割する
際に欠け部分１４が生じた場合に起り易い。即ち、欠け
部分１４が生じると、図２に示すように第１の電極層１
０を下側にした場合に欠け部分１４を含む領域が逆台形
状となり、ろう材１３が半導体レーザ素子の側面の上方
まで付着し易くなる。ろう材１３がｎ型クラッド層３に
付着すると、両者の間にショットキバリア（金属−半導
体障壁）が生じ、半導体レーザが順方向バイアスされて
いる時にろう材１３からｎ型クラッド層３に直接に流れ
込む漏れ電流（無効電流）が生じる。この漏れ電流は発
光に寄与しない電流即ちノイズ成分であり、特に活性層
４を通る電流のレベルが低い場合には、これに対する漏
れ電流の割合が大きくなり、ＳＮ比が悪くなる。尚、こ
の種の欠けは素子のハンドリング時に生じることもあ
る。又、ブレ−キング時にウエハ上面に形成した引っ掻
き傷はそのまま素子に残存するが、これによっても同様
の問題が生じ易い。

【０００４】そこで、本発明の目的はろう材の付着に基
づく漏れ電流を低減することができる半導体発光素子を
提供することにある。

【０００５】

【課題を解決するための手段】上記目的を達成するため
の本発明は、第１の主面とこの第１の主面に対向する第
２の主面との間に第１導電型のクラッド層と活性層と前
記第１導電型と反対の第２導電型のクラッド層と前記第
１導電型のクラッド層に尾根状クラッド領域を生じさせ
るように形成された第２導電型の電流ブロック層とを有
する半導体基板と、前記第１の主面に形成された第１の
電極と、前記第２の主面に形成された第２の電極とを有
し、前記第１の電極をろう材によって放熱性を有する導
電性支持体に固着するように形成された半導体発光素子
において、前記第２導電型のクラッド層の側面の少なく
とも一部及び前記活性層の周縁領域の少なくとも一部に
隣接するように漏れ電流ブロック層が配置され、前記漏
れ電流ブロック層は前記ろう材との間にシヨットキバリ
ア接合を生じさせることができる第１導電型の半導体領
域から成り、前記シヨットキバリア接合は、光を放射さ
せるための順方向バイアス電圧を前記第１及び第２の電
極間に印加した時に逆バイアス状態になるものであるこ
とを特徴とする半導体発光素子に係わるものである。

【０００６】

【発明の作用及び効果】本発明は次の作用効果を有す
る。 (イ) 第２導電型のクラッド層の側面に第１導電型の半
導体領域から成る漏れ電流ブロック層を形成し、この第
１導電型の半導体領域を、これとろう材との間にシヨッ
トキバリア接合を生じさせることができるものとし、且
つこのシヨットキバリア接合を、発光素子の順バイアス
時に逆バイアス状態になるものとしたので、ろう材が漏
れ電流ブロック層に接触してもシヨットキバリア接合の
逆バイアスによってここを流れる電流が抑制される。ま
た、発光素子の逆バイアス時には、第２導電型のクラッ
ド層と第１導電型の漏れ電流ブロック層との間のｐｎ接
合が逆バイアス状態になるので、漏れ電流が抑制され
る。即ち、ろう材が半導体基板の側面に付着した場合に
おける漏れ電流の経路にｐｎ接合とシヨットキバリア接
合との両方が存在するので、発光素子の順バイアス時と
逆バイアス時との両方において漏れ電流を容易且つ良好
に抑制することができる。 （ロ） 第２導電型のクラッド層に第１導電型の半導体
領域から成る漏れ電流ブロック層を形成する構成である
ので、漏れ電流ブロック層を比較的浅く形成しても漏れ
電流抑制効果が得られる。従って、漏れ電流ブロック層
の形成が容易になる。

【０００７】

【実施例】次に、図３〜図７を参照して本発明の一実施
例に係わる半導体レーザ素子について説明する。但し、
図３〜図７において、図１及び図２と実質的に同一の箇
所には同一符号を付してその説明を省略する。

【０００８】図３は図１に対応する箇所を示す断面図で
あり、尾根状クラッド層８が延伸する方向に直交する図
６のＢ−Ｂ線に相当する部分の断面を示している。図４
は図３のＡ−Ａ線即ち尾根状クラッド層８が延伸する図
６のＣ−Ｃ線の一部を示す断面図である。図３と図１と
の対比から明らかなように、図３の半導体レーザ素子
は、図１の半導体レーザ素子に漏れ電流ブロック層１５
を付加した他は図１と同様に構成したものである。

【０００９】本発明に従う漏れ電流ブロック層１５は、
ｐ型半導体領域であってｎ型クラッド層３の側面の一部
を囲むように形成され、活性層４の周辺領域にも接触し
ている。半導体ウエアから個々の半導体レーザ素子に分
割する前の漏れ電流ブロック層１５の平面パターンは図
６に示す通りであって、破線で示す素子区画線に沿って
配設されている。しかし、尾根状のｐ型クラッド層８が
素子側面に露出する部分の近傍には漏れ電流ブロック層
１５が設けられていない。従って、図４には漏れ電流ブ
ロック層１５が含まれていない。

【００１０】図３及び図４に示す半導体レーザ素子を製
造する時には、図５に示す半導体基板層１とバッファ層
２とｎ型（第１導電型）クラッド層３とを有する半導体
ウエハを用意する。次に、ｐ型導電型の不純物をｎ型ク
ラッド層３に選択的に拡散して漏れ電流ブロック層１５
を形成する。この漏れ電流ブロック層１５は既に説明し
たように図６に示す平面パターンを有し、図６で帯状に
延びている突出部からなる尾根状クラッド層８の近傍を
除く分割線上に形成され、１つの半導体レーザ素子の領
域を環状に囲むように配置されている。

【００１１】次に、ｎ型クラッド層３及び漏れ電流ブロ
ック層１５の上にエピタキシヤル成長法によって活性層
４、ｐ型（第２導電型）クラッド層５、ｎ型電流ブロッ
ク層６、コンタクト層７及び９を周知の方法で形成し、
更に、第１及び第２の電極層１０、１１を形成する。

【００１２】次に、図６に示す例えば垂直方向に延びる
鎖線１６に沿って周知のブレーキング法によって半導体
ウエハを分割し、更に図６の水平方向に延びる鎖線１７
に沿う部分をブレーキング法で分割する。ブレーキング
法とは、半導体ウエハの一方の表面（例えば第１の電極
層１０側の表面）に連続的又は間欠的に浅い溝（引掻き
傷）を形成し、これに沿って半導体ウエハを折り曲げて
分割する方法である。このブレーキング法で半導体ウエ
ハを切断すると、既に説明したように素子の側面に逆台
形状の欠け部分１４が生じる虞れがある。多くの場合、
この逆台形状の欠け部分１４は鎖線１６、１７で示す分
割線に沿う全周に生じることはなく、部分的に生じる。
従って、尾根状クラッド層８及びこれに隣接する活性層
４の素子側面露出領域に欠け部分１４が生じる可能性は
低い。要するに尾根状クラッド層８の素子側面に露出す
る部分の素子側面全体に占める割合は極めて小さいの
で、ここに欠け部分１４が生じる可能性は低い。

【００１３】漏れ電流ブロック層１５は半導体ウエハの
状態では図６から明らかなように互いに隣り合う２つの
半導体レーザ素子に跨がって形成され、且つ鎖線１６、
１７の分割線に沿って配置されているので、分割後に約
半分になり、素子側面に露出する。

【００１４】半導体レーザ素子を金属放熱板１２に固着
する時には、図７に示すように第１の電極層１０を下側
にし、従来と同一の方法でろう材１３で第１の電極層１
０を金属放熱板１２に固着する。この時、図７の左側側
面のように逆台形状の欠け部分１４があると、ろう材１
３が第１の電極層１０よりも上に付着し、ｎ型クラッド
層３に近づく。しかし、ｎ型クラッド層３の周辺にｐ型
の漏れ電流ブロック層１５が形成されているので、ｎ型
クラッド層３にろう材１３が直接に接触する可能性は従
来よりも低くなる。ろう材１３が漏れ電流ブロック層１
５に接触する虞れはあるが、たとえ接触しても両者の間
のｐｎ接合によってここを通る電流が制限される。即
ち、半導体レーザ素子に逆方向バイアス電圧が印加され
ている時にはｐ型漏れ電流ブロック層１５とｎ型クラッ
ド層３との間のｐｎ接合は逆バイアスとなり、ここを通
る電流は実質的にゼロである。順方向バイアス電圧が印
加されている時には、ｐｎ接合の順方向の立上り電圧以
上の電圧が印加された時にろう材１３とブロック層１５
とのショットキ接合が逆方向にバイアスとなるのでほと
んど電流が流れることがなく、漏れ電流を無視できる程
度に抑制できる。即ち、図２の従来のショットキバリア
の場合の順方向特性線は図８のＢとなり、この立上り電
圧はｐｎ接合の特性線Ａの立上り電圧よりも低く問題で
あったが、本発明においては周辺欠け部分でコンタクト
された場所がショットキ接合の逆方向性をもつため特性
Ｃの立上がり電圧となり実際の使用において何ら問題が
なくなる。従って、図２の従来の半導体レーザ素子では
低電流領域における漏れ電流即ちレ−ザ発振のための無
効電流の割合が大きくなるのに対し、本発明の半導体素
子では無効電流が実質的に全くなくなり、安定したしき
い値電流Ｉtrを有する素子を歩留まり良く得ることがで
きる。

【００１５】

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） ブレーキングのための引掻き傷を第２の電極層
１１側に設けてブレーキングすることができる。なお、
ブレーキングの方向に無関係に第１の電極層１０側にも
欠け部分１４が生じることがある。 （２） ブレーキングのための引掻き傷を設ける領域の
第１又は第２の電極層１０又は１１をエッチング等で選
択的に除去し、その後に引掻き傷を設けることができ
る。

【図面の簡単な説明】

【図１】従来の半導体レーザ素子を示す断面図である。

【図２】図１の半導体レーザ素子を放熱板に固着した状
態を示す断面図である。

【図３】本発明の実施例の半導体レーザ素子を図６のＢ
−Ｂ線に相当する部分で示す断面図である。

【図４】図３の半導体レーザ素子を図３のＡ−Ａ線で示
す断面図である。

【図５】図３の半導体レーザ素子を得るための半導体ウ
エハを図６のＢ−Ｂ線で示す断面図である。

【図６】図５の半導体ウエハの平面図である。

【図７】図３の半導体レーザ素子を放熱板に固着した状
態を示す断面図である。

【図８】ｐｎ接合とショットキバリアの順方向の電圧−
電流特性を示す図である。

【符号の説明】

３ ｎ型クラッド層 ４ 活性層 １３ ろう材 １５ 漏れ電流ブロック層

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01S 5/00

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 第１の主面とこの第１の主面に対向する
   第２の主面との間に第１導電型のクラッド層と活性層と
   前記第１導電型と反対の第２導電型のクラッド層と前記
   第１導電型のクラッド層に尾根状クラッド領域を生じさ
   せるように形成された第２導電型の電流ブロック層とを
   有する半導体基板と、前記第１の主面に形成された第１
   の電極と、前記第２の主面に形成された第２の電極とを
   有し、前記第１の電極をろう材によって放熱性を有する
   導電性支持体に固着するように形成された半導体発光素
   子において、 前記第２導電型のクラッド層の側面の少なくとも一部及
   び前記活性層の周縁領域の少なくとも一部に隣接するよ
   うに漏れ電流ブロック層が配置され、前記漏れ電流ブロ
   ック層は前記ろう材との間にシヨットキバリア接合を生
   じさせることができる第１導電型の半導体領域から成
   り、前記シヨットキバリア接合は、光を放射させるため
   の順方向バイアス電圧を前記第１及び第２の電極間に印
   加した時に逆バイアス状態になるものであることを特徴
   とする半導体発光素子。